

Teknik Gelişim Programı

Çip tasarımı, Verilog ve yarışma hazırlığı

Bu programda çip tasarımı tanıyarak başlayacak, sayısal tasarımın temellerini hatırlayacak ve Verilog ile kendi donanım tasarımlarınızı geliştirmeye doğru ilerleyeceksiniz. Sonraki aşamalarda bireysel bir RTL projesi üzerinde çalışacak, RISC-V mimarisini ve TEKNOFEST yarışma sistemini tanıyacaksınız.

PROGRAM MODÜLLERİ

- 00 Çip Tasarımına İlk Bakış
- 01 Sayısal Tasarım Temelleri **BU DOKÜMAN**
- 02 Verilog ile RTL Tasarım
- 03 Algoritmik RTL Projesi
- 04 RISC-V ve Yarışma Sistemini Tanıma

PROGRAMIN AMACI

Amacımız yalnızca bir yarışmaya hazırlanmak değil. Üniversitemizde çip tasarımıyla ilgilenen, öğrendiklerini uygulamaya dönüştüren ve deneyimini yeni öğrencilere aktarabilen bir ekip oluşturmak istiyoruz.

Her dönem yeni öğrencilerin yetişmesi ve önceki öğrencilerin deneyimlerini paylaşmasıyla bu birikimin devam etmesini hedefliyoruz. Böylece geliştirilen projeler, teknik dokümanlar ve öğrenme deneyimleri kişilere bağlı kalmadan gelişmeye devam edebilir.

MODÜL 1 HAKKINDA

Bu modülde sayısal tasarımın temel kavramlarını kısaca hatırlayacak, **iki devre tasarlayacak** ve bir sonraki modülde Verilog ile tasarıma başlamak için gerekli hazırlığı yapacaksınız.

Alanı tanı

→

Temeli hatırla

→

RTL tasarla

→

Proje geliştir

→

Yarışma sistemini tanı

01 SAYISAL TASARIM TEMELLERİ

Kısa bir tekrar, iki devre tasarımı ve Verilog'a hazırlık



Daha önce sayısal tasarım veya sayısal elektronik dersi aldıysanız bu modüldeki kavramların birçoğu size tanıdık gelecektir.

Buradaki amacımız her konuyu en baştan ve ayrıntılı biçimde anlatmak değil. Bildiğiniz kavramları yeniden hatırlamak ve bunları devre tasarlarken kullanabilecek duruma gelmek.

Modül boyunca iki farklı devre türü üzerinde çalışacaksınız: **kombinasyonel ve ardışıl devreler**. Bu iki yapı arasındaki farkı anlamak, Verilog ile donanım tasarlarken işinizi kolaylaştıracak.

HIZLI HATIRLATMA

SAYILAR VE MANTIK	KOMBİNASYONEL DEVRELER	ARDIŞIL DEVRELER
- Binary ve hexadecimal sayı sistemleri - Bit genişliği ve iki'nin tümleyeni - Doğruluk tabloları ve Boolean ifadeler	- MUX, decoder ve comparator - Half adder ve full adder - Çıkışın yalnızca mevcut girişlere bağlı olması	- Clock, reset ve enable - D flip-flop ve register - Çıkışın hem girişlere hem de saklanan duruma bağlı olması



BU MODÜLDE NE YAPACAĞIZ?

Önce kombinasyonel ve ardışıl devrelerin nasıl çalıştığını hatırlayacağız. Ardından bir **4-bit toplayıcı** ve bir **4-bit sayaç** tasarlayacaksınız.

Bu iki çalışma için hazır bir devreyi incelemek yerine mantık ifadelerini ve blok diyagramlarını kendiniz oluşturmanız bekleniyor. Böylece tasarımın arkasındaki mantığı daha iyi anlayabilirsiniz.

Bu çalışma aynı zamanda Modül 2'ye hazırlık niteliğinde. Bir sonraki aşamada bu devreleri Verilog ile yazacağınız için burada aldığınız tasarım kararlarını açıklayabiliyor olmanız önemli.

02 İZLEME LİSTESİ

Kısa teknik tekrar

Aşağıdaki videolar, uygulamalarda kullanacağınız konuları hatırlamanıza yardımcı olacak. Her videodaki bütün ayrıntıları öğrenmeniz gerekmiyor. Özellikle devre tasarlarken işinize yarayacak kavramlara odaklanın.

01 · Oğuz Ergin

Taban Aritmetiği ▶ izle

Binary ve hexadecimal sayı sistemlerini, bit genişliğini ve sayıların dijital sistemlerde nasıl gösterildiğini hatırlamak için.

03 · Oğuz Ergin

Birleşik Devre Elemanları ▶ izle

Comparator, decoder, encoder, multiplexer ve demultiplexer gibi devre bloklarını yeniden hatırlamak için.

05 · SUBU ASIC – Doç. Dr. Serkan Dereli

Full Adder Tasarımı ▶ izle

Carry-in girişinin görevini ve birden fazla bitin nasıl toplandığını anlamak için.

07 · SUBU ASIC – Doç. Dr. Serkan Dereli

Ardışıl Devreler, D Mandal ve D Flip-Flop ▶ izle

Clock sinyaliyle veri saklamayı, D flip-flop'u ve register yapısını yeniden gözden geçirmek için.

02 · Crash Course Computer Science

Boolean Logic & Logic Gates ▶ izle

Mantık kapılarının nasıl çalıştığını ve sayısal devrelerin temelini nasıl oluşturduğunu gözden geçirmek için.

04 · SUBU ASIC – Doç. Dr. Serkan Dereli

Half Adder Tasarımı ▶ izle

Bir toplama işleminde toplam ve elde çıkışlarının nasıl oluştuğunu görmek için.

06 · SUBU ASIC – Doç. Dr. Serkan Dereli

Tasarım Seviyeleri ve Bileşik, Ardışıl Devreler ▶ izle

Kombinasyonel ve ardışıl devrelerin farkını ve bu devrelerin tasarım içindeki yerini hatırlamak için.

VİDEOLARI İZLERKEN

Tanımları ezberlemeye çalışmak yerine şu soruların cevaplarını düşünün:

Bu devrenin girişleri neler? Çıkışları nasıl oluyor? Hangi durumda nasıl davranıyor?

Bir sonraki sayfadaki uygulamalarda bu kavramları doğrudan kullanacaksınız.

İŞARETLİ SAYILAR: KISA BİR HATIRLATMA

4 bitlik iki'nin tümleyeni gösteriminde temsil edilebilen sayılar **-8 ile +7** arasındadır. Negatif bir sayının gösterimi için $-x = \sim x + 1$ ilişkisi kullanılır. En soldaki bit (MSB) işaret bilgisini taşır.

İşaretlili sayılarda **carry ile overflow aynı şey değildir**. Toplama sonucunun işareti, aynı işaretli iki sayının toplandığı durumda beklenmedik biçimde değişiyorsa overflow oluşabilir.

Örnekler:

İŞLEM	CARRY	OVERFLOW	AÇIKLAMA
0011 + 0101 = 1000	0	1	3 + 5 = 8, 4 bitlik işaretli aralığın dışında.
1111 + 0001 = 0000	1	0	-1 + 1 = 0.
1000 + 1000 = 0000	1	1	-8 + -8 sonucu temsil edilebilir aralığın dışında.
0101 + 0010 = 0111	0	0	5 + 2 = 7.

03 BİREYSEL TEKNİK ÇALIŞMA

İki devre, iki farklı tasarım mantığı


Şimdi öğrendiklerinizi kullanma zamanı. İlk çalışmada kombinyasyonel bir devre, ikinci çalışmada ise clock ile çalışan ardışıl bir devre tasarlayacaksınız.

Bu iki çalışma için simülasyon aracı kullanmanız gerekmiyor. Devrelerinizi mantık ifadeleri, blok diyagramları ve davranış tabloları üzerinden hazırlayın. Önemli olan yalnızca devrenin nasıl görüldüğü değil, neden o şekilde çalıştığını da açıklayabilmeniz.

01 4-bit ripple-carry adder

İlk olarak full adder devresinin doğruluk tablosunu oluşturun ve Sum ile Carry ifadelerini yazın. Ardından dört full adder hücrelerini birbirine bağlayarak iki adet 4-bit sayıyı toplayan bir devre tasarlayın.

Bu yapıda bir basamaktan çıkan Carry-out sinyali, sonraki basamağın Carry-in girişine bağlanır. Bu nedenle elde sinyali basamaklar boyunca ilerler.




TASARLARKEN DİKKAT ETMENİZ GEREKENLER

- A[3:0], B[3:0] ve Cin girişlerini; S[3:0] ve Cout çıkışlarını gösterin.
- Her basamağın Carry-out sinyalini bir sonraki basamağın Carry-in girişine bağlayın.
- FA0 en düşük anlamlı biti, FA3 ise en yüksek anlamlı biti toplayın.
- $0011 + 0101$, $1111 + 0001$ ve $1000 + 1000$ işlemlerinde Carry sinyalinin nasıl ilerlediğini adım adım gösterin.
- Carry-out ile signed overflow'un neden aynı kavram olmadığını açıklayın.

02 Enable ve reset girişli 4-bit sayaç

İkinci çalışmada clock kenarında güncellenen, reset ile sıfırlanan ve enable girişine göre sayan bir 4-bit sayaç tasarlayacaksınız.

Devrenin blok diyagramını ve davranış tablosunu oluşturun. Özellikle reset ve enable sinyallerinin sayacın davranışını nasıl etkilediğine dikkat edin.



SAYAÇ İÇİN ÇALIŞMA KURALLARI

Reset **senkron**dur ve **aktif yüksek** seviyededir.

Reset, enable sinyalinden **önceliklidir**.

enable = 0 olduğunda sayaç mevcut değerini korur.

Sayaç 4 bit olduğu için $1111 + 1$ işleminin sonucu 0000 olur. Sayaç **mod 16** çalışır.

TASARLARKEN DİKKAT ETMENİZ GEREKENLER

- Reset, enable ve mevcut Q değerine göre bir sonraki Q değerini belirleyin.
- Enable aktif değilken register'ın neden mevcut değerini koruduğunu açıklayın.
- Sayaç $Q = 1110$ değerindeyken başlayıp üç aktif clock kenarı boyunca hangi değerleri aldığını gösterin.
- Sayaç 1111 değerinden 0000 değerine döndüğünde bit genişliğinin etkisini açıklayın.

Bu iki çalışmayı tamamlarken her sinyalin görevini ve devrenin hangi koşulda nasıl davrandığını **kendi cümlelerinizle** anlatabilmeniz önemli.

04 TESLİM VE DEĞERLENDİRME

Çalışmanızı nasıl teslim edeceksiniz?

Tasarımlarınızı bir PDF'te toplayın, kısa bir videoyla anlatın ve ikisini birlikte gönderin.

NOT

Bu modülde soru seçmeyeceksiniz; iki projeyi de tamamlayacaksınız. Projelerinizi ve çıktılarınızı bir PDF hâline getirin. Ardından projelerinizi ve PDF'nizi anlattığınız, en fazla 5 dakika süren webcam'li bir video hazırlayın. Hem PDF'yi hem de videoyu paylaşım bağlantısı üzerinden gönderin.

TESLİM BİÇİMİ

Devreleri anlatmak için dijital çizim araçlarını kullanabilirsiniz. Çizimlerin anlaşılır olması önemli: Bütün bağlantılar, sinyal adları ve açıklamalar net biçimde görünmeli.

Yararlanılan kaynakları belgenin sonunda belirtmeyi unutmayın.

ADIM 01**PDF hazırla**

çizimler, açıklamalar, kaynaklar

**ADIM 02****Webcam ile anlat**

en fazla 5 dakika

**ADIM 03****Gönder**

PDF + video, paylaşım bağlantısı

05 ARAŞTIRMA VE MODÜL 2'YE GEÇİŞ

Verilog'a geçmeden önce

İki devrenin tasarımını tamamladınız. Şimdi yaptığınız tasarımları daha iyi anlamak ve bir sonraki modüle hazırlanmak için birkaç temel soruyu gözden geçirin.

- ⚙️ Kombinasyonel ve ardışıl devreler arasındaki temel fark nedir?
- ⚙️ Ripple-carry adder içinde Carry sinyali nasıl ilerler?
- ⚙️ Bit genişliği arttıkça toplama gecikmesi neden artabilir?
- ⚙️ Clock kenarı bir register'ın davranışını nasıl belirler?
- ⚙️ Reset ve enable sinyalleri devrenin çalışmasını nasıl etkiler?
- ⚙️ Donanım tanımlama dili ile programlama dili arasında ne fark vardır?

Bu soruların cevaplarını kendi tasarımlarınız üzerinden açıklamaya çalışın. Bir kavramı yalnızca tanım olarak bilmekle onu bir devrede kullanabilmek aynı şey değildir.

BİR SONRAKİ MODÜL · 02

Verilog ile RTL Tasarım

Bir sonraki modülde burada tasarladığınız 4-bit toplayıcıyı ve sayacı Verilog ile yeniden oluşturacaksınız. Böylece mantık ifadeleri ve blok diyagramlarıyla hazırladığınız tasarımların RTL kodunda nasıl ifade edildiğini göreceksiniz.

Modül 2'de şu konular üzerinde çalışacağız:

- ⚙️ Modül, port ve sinyal tanımları
- ⚙️ Kombinasyonel tasarımda `assign` ve `always @(*)`
- ⚙️ Clock ve reset kullanan ardışıl RTL tasarımları
- ⚙️ Testbench ile giriş üretme ve çıkışları doğrulama
- ⚙️ Dalga biçimlerini inceleyerek devrenin davranışını anlama

MODÜL 2'NİN İLK PROJESİ

İlk olarak 4-bit toplayıcıyı ve 4-bit sayacı ayrı Verilog modülleri olarak yazacaksınız. Ardından bu yapıları mini ALU ve register uygulamalarına doğru genişleteceksiniz.

Bu aşamada hedefimiz yalnızca çalışan kod yazmak değil; yazdığınız RTL'nin hangi donanım yapısını oluşturduğunu da anlayabilmeniz.

MODÜL ÇIKTISI

İki devre, sinyaller ve çalışma mantığı

Çalışmanızı bitirdiğinizde iki devrenin tasarımını, sinyallerin görevlerini ve devrelerin çalışma mantığını açıklayabiliyor olmanız bekleniyor. Bu bilgiler, Verilog ile tasarıma geçerken temeliniz olacak.