Otázek: 22

Příprava na maturitu

Mechatronika

Suchánek Lukáš SPŠ Prosek 2026

1. Sekvenční logické řízení, klopné obvody

Klíčové pojmy: sekvenční obvod, klopný obvod, SR, JK, D, T, automat (Mealy, Moore), stavový diagram, čítač, registr, synchronní/asynchronní řízení, hazard

Sekvenční obvod
Na rozdíl od kombinačního má sekvenční obvod **paměť** – výstup závisí na vstupech *a* na předchozím stavu. Základním stavebním prvkem je **klopný obvod** (bistabilní člen – může být ve stavu 0 nebo 1).

Rozdělení sekvenčních obvodů:

- **Asynchronní** – stav se mění ihned při změně vstupů; rychlejší, ale náchylné k hazardům
- **Synchronní** – stav se mění pouze při hodinovém impulsu (CLK); stabilnější, snadněji se navrhují

Princip klopného obvodu
Klopný obvod má dva stabilní stavy (0 a 1). Přechod mezi stavy se řídí:

- **Úrovní** – obvod reaguje, když je CLK na vysoké/nízké úrovni
- **Hranou** – obvod reaguje pouze při náběžné/sestupné hraně CLK

Hranové řízení je výhodnější – zabraňuje vícečetným přepnutím.

Přehled klopných obvodů

Typ	Vstupy	Funkce	Zvláštnost
RS	S, R	S=1: nastav Q=1; R=1: nastav Q=0	Zakázaný stav S=R=1
D	D, CLK	Q přejde na hodnotu D při hraně CLK	Jednoduchý, základ registrů
JK	J, K, CLK	J=K=0: paměť; J=1,K=0: set; J=0,K=1: reset; J=K=1: přepnutí	Nemá zakázaný stav
T	T, CLK	T=1: přepne stav; T=0: paměť	Základ čítačů

Detailní popis klopných obvodů:

- **RS klopný obvod** – (set-reset) nejzákladnější typ; S (Set) nastaví Q=1, R (Reset) nastaví Q=0. Stav S=R=1 → zakázaný stav.
- **D klopný obvod** – eliminuje zakázaný stav; data (D) se zapíší při hraně hodinového signálu (CLK). Základ registrů a pamětí.
- **JK klopný obvod** – vylepšená verze RS obvodu.

J	K	Výtup
0	0	drží stav
0	1	vynuluje
1	0	nastaví
1	1	překlopí

- **T klopný obvod** – zjednodušený JK s jedním vstupem; při T=1 a CLK=1, se stav překlopí.

JK klopný obvod – charakteristická rovnice: $Q_{n+1} = J \cdot \overline{Q_n} + \overline{K} \cdot Q_n$
D klopný obvod: $Q_{n+1} = D$
T klopný obvod: $Q_{n+1} = T \oplus Q_n$
SR klopný obvod: $Q_{n+1} = S + \overline{R} \cdot Q_n$ (pro S · R=0)

Stavový diagram – vizualizace chování
Stavový diagram znázorňuje přechody mezi stavy pomocí kruhů a šipek:

- **Kruh** – reprezentuje stav (0 nebo 1)
- **Šipka** – přechod mezi stavy při splnění podmínky
- **Podmínka** – zápis ve tvaru "vstup/výstup"

Moorův a Mealyho automat
Automat je model sekvenčního obvodu s definovanými stavy a přechody:

	Moorův automat	**Mealyho automat**
Výstup závisí na	pouze na stavu	stavu i vstupu
Stabilita výstupu	stabilní, mění se při přechodu	může se měnit i bez přechodu
Počet stavů	obvykle více	obvykle méně
Použití	bezpečnostní systémy	rychlé řídicí automaty

Příklad: Automat pro rozpoznání sekvence 101

- **Stavy:** S0 (čekám na 1), S1 (čekám na 0), S2 (čekám na 1), S3 (detekováno)
- **Přechody:** S0–1→S1, S1–0→S2, S2–1→S3, S3–0→S2, S3–1→S1
- **Výstup:** Y=1 pouze ve stavu S3 (Mealyho varianta)

Čítače a registry

- **Asynchronní čítač** – výstup předchozího KO je CLK následujícího; jednodušší, ale pomalejší (ripple carry). *Nevýhoda:* zpoždění se sčítá při průchodu řetězcem.
- **Synchronní čítač** – všechny KO mají společný CLK; rychlejší, bez hazardů. Převodní logika určuje, které KO se přepne.
- **Čítač se zátěží** – lze přednastavit počáteční hodnotu; používá se pro děličky s programovatelným poměrem.
- **Posuvný registr** – D klopné obvody zapojené do série; sériový vstup / výstup dat. Typy:
  - **SIPO** (Serial-In Parallel-Out) – sériový vstup, paralelní výstup
  - **PISO** (Parallel-In Serial-Out) – paralelní vstup, sériový výstup
  - **SISO** (Serial-In Serial-Out) – zpoždění signálu
  - **PIPO** (Parallel-In Parallel-Out) – přesun dat mezi registry

Hazardy v sekvenčních obvodech
Hazard je krátký nežádoucí impuls při změně vstupů:

- **Statický hazard** – výstup má krátce opačnou hodnotu
- **Dynamický hazard** – výstup několikanásobně přepne
- **Řešení:** synchronní design, redundance v logice, filtry