


Homework 03

Ren-Der Chen (陳仁德)
Department of Computer Science and
Information Engineering
National Changhua University of Education
E-mail: rdchen@cc.ncue.edu.tw
Fall, 2019


4個數字之遞增排序電路

n 下圖是hw01利用2輸入遞增與遞減排序模組,所組成之4 個數字遞增排序電路。



4個數字之管線化(Pipelined)遞增排序電路

n 插入2個stages之pipeline registers及input/output registers
· 設計3-stage之pipelined排序電路。



作業描述 (1/4)

- n 利用hw01之4個數字遞增排序電路,設計3-stage之 pipelined排序電路(sort4_pipe.v)。
- n 利用D flip-flop概念設計8-bit之暫存器模組電路(R),該模 組為時脈正緣觸發(clk),並具有非同步reset輸入(rst)。
- n 電路中應加入適當之延遲(delay)估計,以模擬輸出信號產生時之延遲現象。輸出信號之變化不可跟clock之正緣觸發同時發生。
- n sort4_pipe電路之input/output信號如下
 - I input clk, rst;
 - input [7:0] x0, x1, x2, x3; // X
 - output [7:0] y0, y1, y2, y3; // Y

3

作業描述 (2/4)

- n 另外再設計一個testbench檔案(sort4_pipe_tb.v)來驗證電路的正確性。
- n Testbench中需再設計時脈信號(clk)產生器,週期為40ns。
- n 請使用Modelsim進行Functional simulation,觀察text message及waveform之輸出。

5

作業描述 (3/4)

- n 於每個時脈週期,依序輸入下列測試樣本
 - $X = \{68, 94, 41, 50\}$
 - $X = \{34, 15, 82, 65\}$
 - $X = \{102, 24, 36, 77\}$
 - $X = \{23, 6, 120, 11\}$
 - $X = \{45, 54, 22, 5\}$
 - $X = \{7, 42, 90, 89, \}$

作業描述 (4/4)

- n Text message部分,針對每個時脈週期之測試樣本,先列 印出4個輸入值X,再印出4個輸出排序值Y。
- n Waveform部分,應清楚標示出每個時脈週期測試樣本之4個輸入值,及4個輸出值。
- n 挑戰:於testbench中加入判斷機制,自動檢查每一個時 脈週期之排序結果是否均正確,並輸出文字訊息"Pass!"

作業繳交

- TF耒쉢父
- n 繳交之作業檔案請以"您的學號_03"(ex. **S0754000_03**)命 名,包含
 - Ⅰ Verilog原始檔 (請全部壓縮成一個**S0754000_03**.zip)
 - Ⅰ 作業報告檔 (請參考範本 **S0754000_03**.ppt)
- n 繳交方式:彰化師大雲端學院,課程作業區,以附檔作答
- n 繳交期限: 2019/11/27 (三) 12:00
- n 有關課程及作業相關問題,可於FB社團 (2019_硬體描述語言) 提出討論

7