Soc_Lab4_1 第 11 組

1. Explanation of your firmware code:

這次的 firmware code 是利用 c code 完成的,一開始先將 inputbuffer 裡面的資料進行初始化,也就是都為 0。之後從 stream 裡面取出 data,再把之存入 bram 裡面,接著利用迴圈 的方式將資料依序和 tap 進行相乘,並且進行總和。最後的 if 迴圈是在最後若超過 0 到 10 的範圍時。會扣掉 N,始之對應到正確的位置,之後將計算結果印出。

2.Interface between BRAM and wishbone:

把 valid 接到 ram 的 en,

把 wstrb 接到 ram 的 we,


把 ram 的 do 接到我們 wishbone 的 wbs_dat_o,

把 wbs_dat_i 接到 ram 的 Di,

把 wbs_adr_i 接到 ram 的 addr en 要跳起來,同時 addr 要到 3800_0000 以及 cyc 跟 stb 都要跳起來,

ram 的寫讀則是根據 wbs 的 sel 以及 we 去判斷,

我們的 ack 接到 ready ready 有個 counter 去數 10 個 delay 最後使 ack=1,波形如下圖。



3.Synthesis report:

1. Slice Logic							
+	-+		+	+-		+	+
Site Type Util%							
+	-+		+	+-		+	-+
+ Slice LUTs* <0.01	1	1	L	0	0	53200	1
LUT as Logic	1	1	L	0	0	53200	1
<0.01 LUT as Memory	Γ	0	Ĺ	0	0	17400	1
0.00 Slice Registers	Γ	0	Ĺ	0	0	106400	1
0.00 Register as Flip Flop 0.00	L	0	L	0	0	106400	1
Register as Latch	1	0	I	0	0	106400	1
F7 Muxes 0.00	1	0	L	0	0	26600	1
F8 Muxes	1	0	Ī	0	0	13300	1
0.00	-+	<u>.</u>	+	+-		+	+
+						'	•

2. Memory										
Site Type	Used	Fixed	Prohibited	Available	Util%					
Block RAM Tile	2	0	0	140	1.43					
RAMB36/FIFO* RAMB36E1 only	2 2	0	0	140 	1.43					
RAMB18 +	0 +	0 	0	280 	0.00					