Tutoriumsblatt 13 Rechnerarchitektur im SoSe 2020

Zu den Modulen P,Q

Tutorium: Die Aufgaben werden in Tutorien-Videos vorgestellt, die am 16. Juli 2020 (17 Uhr)

veröffentlicht werden.

Aufgabe T35: Arbeitsweise Caches

(- Pkt.)

Nehmen Sie einen Speicher mit 64 und einen Cache mit 16 Blöcken an. Wir benötigen nacheinander folgende Adresszugriffe bei anfangs leerem Cache:

- a. Geben Sie für jede Referenz an, ob ein Cache-Hit oder ein Cache-Miss eintritt. Gehen Sie dabei von dem in der Vorlesung eingeführten Direktabbildungs-Verfahren aus.
- b. Stellen Sie den Inhalt des Caches dar, nachdem alle Zugriffe erfolgt sind.
- c. Wie viel Speicherplatz ist erforderlich, um einen Direct-mapped Cache zu realisieren, der 256 KByte Daten zwischenspeichern kann, wenn die Größe jedes Cache-Blocks und jedes Datenwortes im Speicher 32 Bit = 4 Byte beträgt. Gehen Sie von 32-Bit Adressen aus (es werden ganze Datenworte adressiert). Hinweis: Jeder Cache-Block benötigt ein Validierungs-Bit und ein geeignetes Tag!

(a) Carolle 16-Blocke > 4 1848 Spedier 64-Blocke > 6 1845

00	000	→ 0000
11	1111	-> inn

Add (DEC)	Add(BIN)	Hit/Miss	Cacheblock			
1	000 001	М	000 1			
4	690 190	M	01800			
8	000 100	М	1000			
5	bap 104	M	0101			
20	01/200	M	0100			
17	010 001	Μ	0001			
19	010011	M	0011			
30	11/1 000	M	1000			
11	00/1001	M	1904			
4	00/1011	M	1011			
43	0 th 190	M	0100			
5	10h 011	M	1 511			
6	0010 101	H	0101			
9	000110	M	6110			
17	00/00/	H	1001			
	01/2001	Н	000			

Cache:																
Addresse	00	01	02	03	04	05	06	07	08	09	10	11	12	13	14	15
Inhalt		A		19	4	5	Ь		&	9		14				
		17			20				56			43				
					4			7								
							4	ク								

Cocke:

Addresse | 00 | 01 | 02 | 03 | 04 | 05 | 06 | 07 | 08 | 09 | 10 | 11 | 12 | 13 | 14 | 15 |

Inhalt | 14 | 19 | 4 | 5 | 6 | 56 | 9 | 43

(6) 256 kByte in 32 Bit Specular = 218 Byte = 216 Bladel

(b) 256 kByte in 32 Bit Specular = 22 Byte = 216 Bladel

(b) Word

=) 16 Bit address for cade

Since we use 32 Brt addresses => 32-16 = 16 Brt Tag

[16 Bt] [16 Bt]
TAG Cache Block

LD Ro Block: 32 Bit + 16 Bit + 1 Bit = 49 Bit Speicher tag Valid Bit

= 392 KB

Aufgabe T36: Pipelining


4

6

(- Pkt.)

Beantworten Sie die folgenden Fragen zum Thema Pipelining.

- a. Erklären Sie die prinzipielle Idee von Pipelining.
- b. Wie bestimmt man die Länge einer Pipelinestufe, d.h. wie lang muss das Zeitintervall (Taktzyklus) für eine Stufe mindestens sein?
- c. Warum müssen die Pipelinestufen eine gleich lange Ausführungszeit besitzen?
- d. Von welchen zwei Eigenschaften hängt der Leistungsgewinn einer idealen Pipeline ab (also ohne Berücksichtigung von Konflikten)?
- e. Nennen Sie zwei Gründe, warum es keinen Sinn macht bzw. nicht möglich ist, die Anzahl der Stufen beim Design einer Pipeline beliebig hoch zu wählen?
- f. Benennen und erläutern Sie die drei verschiedenen Arten von Konflikten (Hazards), die durch die Einführung von Pipelining entstehen können? Geben Sie je ein Beispiel für diejenigen Hazards an, die bei der MIPS-Architektur auftreten können. Begründen Sie kurz, warum ein Hazard im Falle der MIPS-Architektur nicht entstehen kann,



Wir beobachten, dass häufig die gleichen Befehlskomponenten in der gleichen Reihenfolge auftreten. Deshlab unterteilen wir die Befehle in Teilinstruktionen (sog. Pipelinestufen), die dann parallel ausgeführt werden können. Danach erhöht sich der Durchsatz der CPU.

14

12

10

- Die Länge der Pipelinestufen muss der Länge der langsamsten Teilinstruktion entsprechen.
- Da der Stufen sich sonst überschneiden und nicht mehr zum Taktzyklus passen würden.
- Anzahl der Stufen: je mehr Stufen, desto effizienter.
 Ausführungszeit pro Stufe: je kürzer, desto schneller.
- Mehr Stufen führen zu mehr potenziellen Hazards (sog. Konflikten) und somit zu einer Minderung der Effizienz.

 Außerdem ist es nicht möglich, Befehle in beliebig viele Stufen zu unterteilen. Auch aus Hardwaresicht steigen die Kosten mit steigender Stufenanzahl.

IF) < HAZARDS>

1) Structural Hazards

Die Hardware ist nicht in der Lage, bestimmte Teilinstruktionen gleichzeitig auszuführen. Bei MIPS kommt das nicht vor, da die Architektur für das Pipelining konzipiert würde. Es gibt z.B. keinen gleichzeitigen Lese- und Schreibzugriff auf ein Register.

2) Control Hazards

Die Pipeline muss warten, ob ein bedingter Sprung ausgeführt werden muss.

Bsp:

```
beq $t0, $t1, label
add $t4, $t0, $t2
```

zu Beginn des add-Befehls ist der PC noch nicht bekannt.

=> Holen der nächsten Instruktion im folgenden Taktzyklus ist nicht möglich

Mögliche Lösungen:

- Einfügen von "Stalls" (Warten) bis die Information bekannt sind.
- Branchprediction (Sprungvorhersage). Hierbei wird spekulativ weitergerechnet, bis feststeht, ob sich die Vorhersage als richtig erwiesen hat. Im Falle einer falschen vorhersage müssen die ausgeführten Befehle verworfen werden (Pipeline Flush), was sehr viel Zeit kostet.

3) Data Hazards

Ein Befehl kann nicht ausgeführt werden, der die benötigten Daten noch nicht bereitstehen.

Bsp:

```
add $t0, $t1, $t2
add $t4, $t0, $t2
```

Das Register \$t0 wird gelesen, obwohl es eine veralteten Inhalt besitzt.

Mögliche Lösung: Einfügen von "Stalls" (wie oben)