双核微处理器实时系统的软件架构方法**

白亮1, 严义1, 周宏伟2

(1. 杭州电子科技大学 计算机学院,杭州 310018; 2. 泰瑞机器股份有限公司)

摘要:针对双核微处理器在工业控制领域的应用,探讨了基于共享内存的双核处理器软件架构的设计方法,主要分析讨论了双核之间的通信方法、数据共享策略以及双核任务分配方法。以 F28M35 双核处理器为例,介绍了该处理器资源结构、双核间的通信机制以及共享内存的使用方法。设计了一种以系统控制块数据结构为核心的软件架构方法,并成功运用在注塑机控制系统中。

关键词: 双核微处理器; 双核通信; 共享内存; F28M35

中图分类号: TP368.1 文献标识码: A

Software Architecture Method of Real-time System with Dual-core Processor[™]

Bai Liang¹, Yan Yi¹, Zhou Hongwei²

(1. College of Computer, Hangzhou Dianzi University, Hangzhou 310018, China; 2. Tederic Machinery Co., Ltd.)

Abstract: Aiming at applications of dual-core microprocessor in the field of industrial control, this paper discusses the design methods of dual-core processor's software architecture based on the shared memory, mainly involving dual-core, communication methods, data sharing strategies and the methods for dual-core task allocation. Taking F28M35 dual-core processor as an example, this paper describes the structure of the processor resources, the dual-core communication mechanisms and uses methods of shared memory. A software architecture method is designed based on the data structure named system control block, and the method is successfully applied in control systems of injection machines.

Key words: dual-core processor; dual-core communication; shared memory; F28M35

引言

随着嵌入式技术的不断成熟以及业界对工业设备小型化、个性化需求的不断提高,越来越多的工业设备控制采用嵌入式系统设计。工业设备控制的最大的特点是对系统实时性要求较高,而通常情况下,控制过程中常常同时存在多种不同实时性要求的任务,不同任务对处理器时间的占用比例也有较大差异,因此如何有效满足并提高系统实时性能成为研究的重点。

传统的控制系统中,单核处理器架构是主流,除了通过提升处理器主频来提高系统的响应速度,还可以通过使用抢占式实时操作系统、引入多线程、改进系统任务调度策略等软件方法来进一步提高系统性能。但随着应用不断复杂,控制精度要求不断提高,有限的系统资源成为系

* 基金项目: 国家自然科学基金项目(61272189); 国家 863 计划项目 (2013AA040301); 浙江省重点科技创新团队"面向行业的嵌入式关键 技术"(2010R50008)。

统性能提升的最大瓶颈。

针对单 CPU 架构的局限性,多处理器系统的研究应用逐渐增多。参考文献[1]采用 FPGA 和多个 DSP 互连的并行处理结构,实现了高速数据传输带宽、低延迟且计算性能强大的实时图像处理系统。参考文献[2]提出了一种基于 ARM 的双 CPU 协调运动控制系统的设计方法。参考文献[3]采用 ARM+DSP 的主从式双 CPU 结构设计嵌入式运动控制器。参考文献[4]分析比较了几种典型的嵌入式双核通信接口,并介绍了典型接口的设计要点。参考文献[5]在单核嵌入式操作系统构架的基础上,提出一种基于对称通信的双核处理器嵌入式操作系统架构,解决了异构双核处理器的通信效率和共享内存的利用问题。随着双核架构应用的不断推广,同时双核微处理器技术逐渐成熟,如何设计稳定高效的双核系统软件架构成为当前研究的重点。本文以 F28M35 双核系统为例,介绍了一种以 IPC 通信机制为核心,基于共享内存的双核软件架构方法。

1 双核间通信的系统结构

完成双核间的数据通信,除了共享内存外,还需要系

统提供一套双核间交互的信号机制。通常该信号机制中 同时包括中断信号和非中断信号。利用该信号机制,结合 共享内存,可设计出各种灵活的通信方式。

通信协议和通信接口封装是双核通信应该重点考虑 的环节。简单的数据通信,双方可以直接发送数据,默认 双方已经知道数据的含义以及数据应该放置的内存地址。 但是随着系统逐渐复杂,代码量增加,无协议的数据通信 给编程和理解都带来很大问题,降低了系统的可扩展性 能。在设计中,双核通信可以采用和系统外设相同的通信 协议,例如串口通信使用的 Modbus 协议,这样可以重复 利用协议解析函数,同时也可提高可移植性。另外可根据 实际需要自行定义适用的通信协议,或者将通用的通信协 议做适当修改以更适应共享内存大数据量的数据通信。 关于通信接口的软件封装通常定义数据发送函数、数据接 收函数、协议解析函数等,原则是接口尽量精简,最大程度 降低双核间的耦合度。

2 双核间的数据共享机制

双核间实现数据共享主要有两种策略,一种是将共享 数据直接存储于共享内存中,双核均可对其进行操作。该 方法关键要解决对共享内存互斥访问的问题。关于双口 RAM 互斥访问的方法大致有两种:

- ① 硬件判优。系统通过存储器冲突仲裁单元向两个 内核提供共享内存访问冲突标志,当双核同时对相同地址 的 RAM 进行存取时,仲裁单元触促发相应忙信号,设计 中可利用该信号插入等待时间,避免访问冲突。
- ② 信号量机制。系统提供独立于双核的信号量管理 单元,该方式又叫令牌判优方式,每个令牌可对应指定地 址,指定长度的共享内存段。双核按照协定的规则交替获 得令牌,进而操作相应的共享内存段。当双核同时申请同 一个令牌时,信号量管理单元裁定谁先占用。设计中可通 过在访问内存前先申请对应的令牌,实现双核对共享内存 区的互斥访问。

另一种实现数据共享的策略是在双核各自本地定义 相同的数据作为共享数据,按照写后及时更新的原则,利 用中断方式通过双核间的数据通信实现数据同步。这种 方法适用于共享数据满足一定条件时,即该共享数据对于 其中一个内核是只读的,否则,由于双核独立运行,运行进 度几乎没有制约,若出现双核均改写共享数据,则无法保 证数据的有效性。

3 双核任务分配

任务分配的原则在于充分利用双核资源,最大限度缩 短系统响应时间。例如在运动控制领域利用 ARM+DSP 双核处理器架构控制系统,在 ARM 核中实现系统逻辑控 制,在DSP核中实现运动控制输出,ARM核控制运动过

程,通过命令的形式驱动 DSP 核实现具体的运动动作。 在注塑机控制实例中,利用 ARM 核实现注塑过程控制, 而在 DSP 端完成注塑机位置和温度的智能控制算法,实 现系统优化处理。

4 F28M35 双核处理器的软件架构设计

4.1 F28M35 双核存储结构

TI的全新 Concerto - F28M35 微控制器采用了一种 双子系统架构,其中包含一个 TI C28x 内核与一个 ARM Cortex-M3内核。这种混合架构将业内用于控制和主机 通信功能的最佳技术融入到单个控制器中,而该控制器可 提供维持实时控制环路所需的性能、效率及可靠性,并具 备低延迟通信所需的快速响应能力。

如图 1 所示,在 F28M35 中包含两类共享内存,一类 是 MTOC - message RAM(MTOCMSGRAM)和 CTOM message RAM(CTOMMSGRAM),大小都为 2 KB,其特 点是一个内核对其有读写的权限,而另外一个内核仅有只 读权限。例如,M3内核可以读写MTOCMSGRAM内存, 而 C28x 内核只能对 MTOCMSGRAM 进行读操作。另外 一类共享内存包含8个内存块(S0~S7),大小均为8KB。 该类内存可以被划分到任意内核,系统通过控制寄存器 MSxMSEL 设置该类内存的属性,每块内存对应该寄存器 中的一位,通过设置相应位来设置相应内存块的归属权。 例如,若S0被设置为归属M3内核,则M3内核可读写该内 存,而 C28 内核只能对其进行读操作。同时需要注意的是, 控制寄存器 MSxMSEL 只能在 M3 内核中进行设置。




图 1 F28M35x 系统结构

4.2 IPC 机制

在双核技术中,双方之间的通信是核心。在 F28M35x体系结构中,基于 IPC 信号和 IPC 中断实现 IPC 通信(Inter Processor Communications)机制。其工作原理



如图 2 所示。




图 2 IPC 机制原理

该处理器在每个方向(MTOC/CTOM)上定义了 32 个 IPC 信号,前 4 个信号触发时可以附加中断功能。处理器通过一套寄存器组实现 IPC 信号的操作。如图 2 所示,每个内核通过自己存储空间内的一套寄存器实现 IPC 功能,每个寄存器 32 位,每一位分别代表一个 IPC 信号,第0~3 位同时可设置为 IPC 中断。以 C28 内核为例,寄存器组分别包括:

- ① CTOMIPCSET。用于向 M3 核发送 IPC 信号或者 IPC 中断。该寄存器置位时,同时将 CTOMIPCFLG 和 CTOMIPCSTS 寄存器相应位置为 1。
- ② CTOMIPCCLR。用于清除 C28 到 M3 方向上的 IPC 信号或 IPC 中断标志。该寄存器置位时,同时将 CTOMIPCFLG 和 CTOMIPCSTS 寄存器相应位清零。
- ③ CTOMIPCFLG。该寄存器为只读寄存器,用于显示 C28 核到 M3 核方向上当前 IPC 信号的状态。该寄存器和 M3 存储空间中的 CTOMIPCSTS 寄存器在物理上是同一个寄存器。
- ④ MTOCIPCSTS。作用和 CTOMIPCFLG 类似,同样是只读的,只是表征方向相反,用于显示 M3 核到 C28 核当前 IPC 信号的状态。同样,它和 M3 存储空间中的 MTOCIPCFLG 寄存器在物理上是同一个寄存器。
- ⑤ MTOCIPCACK。该寄存器置位时,同时将 MTO-CIPCFLG 和 MTOCIPCSTS 寄存器相应位清零。当 C28 内核收到 M3 发送来的 IPC 信号或者 IPC 中断时,利用该寄存器发送确认信息,完成二者的握手。

形象地说,双核之间维护了两条相互独立的全双工通道,每条通道包含了一个方向的信号发送(SET)和反向的信号确认(ACK)。同时双方可以随时读取两个方向下的当前 IPC 状态(FLG/STS),最终实现双核间的 IPC 交互

机制。

此外,F28M35 还提供了一套 IPC 消息寄存器,分别是 MTOC Message Registers 和 CTOM Message Registers,分别在每个内核空间对应 4 个寄存器。结合 IPC 信号和 IPC 中断实现双核之间的便捷通信。以 M3 内核空间为例说明,如表 1 所列,该寄存器组包括命令寄存器、地址寄存器、写数据寄存器、读数据寄存器。

表 1 MTOC 消息寄存器

寄存器名称	类 型	M3 读/写	C28 读/写
MTOCIPCCOM	命令寄存器	读/写	只读
MTOCIPCADDR	地址寄存器	读/写	只读
MTOCIPCDATAW	写数据寄存器	读/写	只读
MTOCIPCDATAR	读数据寄存器	只读	读/写

4.3 双核芯片的软件系统

以系统控制块数据结构为核心的双核系统的架构方法。即设计了一种数据结构,称作系统控制块(System Control Block, SCB)。将系统所有相关控制对象均映射到系统控制块中,每个任务对系统的操作均可转化为对 SCB的读写操作,这样系统可以很方便地实现模块化,定义 SCB操作管理模块即可实现多任务对系统操作的统一管理。关于 SCB 与实际控制对象的物理关联可以通过对应的驱动模块实现。

图 3 中描述了以 SCB 为核心的系统简易逻辑架构, SCB 不仅体现控制器与外部控制对象之间的关系,例如,映射人机界面操作、PC 机监控过程以及各种输入/输出信号等;同时,SCB 还包含了双核之间实现系统控制的内部数据映射。SCB 的基本结构如图 4 所示,主要包括 A 核外设映射区、B 核外设映射区、系统参数区、系统状态区等。




图 3 基于 SCB 的系统架构



图 4 SCB 结构示意图

SCB 是整个系统的体现,从处理器内部分析,双核通过 维护同一个 SCB 实现对系统的协调控制。利用双核之间 的通信,当其中一个内核的 SCB 被写操作时,立即向另一 内核发送更新命令,实时完成双核间的数据同步。以 A 内 核 I/O 资源映射为例说明 SCB 的同步,过程如图 5 所示。




图 5 SCB 同步示例

利用本节介绍的 IPC 信号机制,以及多种形式的存储 空间,可以灵活设计出多种双核通信方式。如下所述:

- ① 仅利用 IPC 信号或者 IPC 中断方式,多用于完成 拓扑序列事件执行,或者系统启动时初始化握手交互。
- ② IPC 信号/中断+IPC 消息寄存器组方式,用于小 数据量的通信。命令寄存器中的命令完全由软件定义,用 户可设计不同的命令来完成不同的数据操作,多用于对字 节型内存的读写操作。
- ③ IPC 信号/中断+MSGRAM/S0-S7 方式,S0-S7 可分别分配给任意内核,该方式可以实现大数据量的核间 通信,同时利用通用或者自定义的通信协议,提高系统的 扩展能力及可移植性。

结语

如图 6 所示,基于 F28M35 双核处理器设计实现的注 塑机控制器,采用本文介绍的方法实现了主从式软件架 构,ARM核作为主核完成与上位机的通信任务和系统逻 辑过程的控制任务,利用 DSP 高速的计算能力作为从核 完成注塑机位置控制和温度控制智能算法的执行任务,双 核通过 SCB 的映射实现相互的协调。新的控制器替代了 原有的以 600 MHz 主频处理器为核心的控制系统,较好 地完成了注塑机的控制任务。

在以后的工作中,从核智能控制算法仍有优化的空 间,系统性能仍可进一步改善。

另外,除了主从模式,可研究双主模式,实现更灵活有 效的系统架构,并完成双端独立的在线监控和程序下载等 功能,可进一步降低软件开发难度。




图 6 双核系统的注塑机控制器

编者注:本文为期刊缩略版,全文见本刊网站 www. mesnet, com, cn.

参考文献

- [1] Yan Luxin, Zhang Tianxu, Zhong Sheng. A DSP+FPGAbased parallel architecture for real - time image processing [C]. Proceedings of the 6th World Congress on Intelligent Control and Automation, Dalian, China, Jun21 - 23, 2006: 10022 - 10025.
- [2] 卢冠军,严义,赵健勇. 基于 ARM 的双 CPU 协调运动控制 系统[J]. 机电工程,2012(8):985-988.
- [3] Zheng Yi, Pi Youguo, Design and realization of embedded motion controller based on ARM and DSP[J]. Computer Measurement & Control, 2012, (20)4.
- [4] 吕鸿波,刘云海,刘斌兵. 嵌入式双核系统通信接口研究[J]. 电视技术,2006(3):24-27.
- [5] 蒋建春,曾素华,岑明. 一种基于异构双核处理器的嵌入式 操作系统构架设计[J]. 计算机应用,2008(10):2686-2689.
- [6] 陈芳园,张冬松,王志英. 异构多核处理器体系结构设计研 究[J]. 计算机工程与科学,2011(12):27-36.
- [7] F28M35x Concerto Microcontrollers [EB/OL]. 2013. http://www.ti.com.
- [8] Concerto F28M35x Technical Reference Manual [EB/OL]. 2013. http://www.ti.com.

白亮(硕士研究生),研究方向为嵌入式系统开发;严义(教授);周宏 伟(工程师)。

(责任编辑:薛士然 收稿日期:2014-02-27)