紫紅處

數位邏輯設計實驗結報

- 實驗班別：■資工(星期三)
- 實驗名稱：(十二) 同步與非同步計數器
- 實驗日期：2025 年____月____日
- 組別編號：22
- 成員名單：


【實驗目的】

以 Vorilog 硬體描述語言，在 DE2-155 平台上重做實驗六同步與非同步計數器。

我們本次組別實驗為：

使用 D-FF 實現 mod-7 非同步 up counter。並使用波形產生器產生 10kHz 的方波，在程式語言內實現除頻器，達到 1Hz。

【電路設計】



D 型正反器： Q' 連到 D，使每次觸發時，D 會為上一個 D 的反相。

使其變為：Q0 -> 每次翻轉；Q1 -> 每當 Q0 由 1 轉至 0 時翻轉；Q2 -> 每當 Q1 由 1 轉至 0 時翻轉。

	Q2（連接 D1）	Q1（連接 D0）	Q0（連接 CLK）
T0	0	0	0
T1	0	0	1
T2	0	1	0
T3	0	1	1
T4	1	0	0
T5	1	0	1
T6	1	1	0
T7	1	1	1

而我們再將 Q2 Q1 Q0 與 AND 相接後連接 CLEAR，即其為 111（7）時清除，實現 MOD7：

000 -> 001 -> 010 -> 011 -> 100 -> 101 -> 110 -> 000

【Vorilog】

D 型正反器

```
module D_FF (
    input D,
    input Clk,
    input Clear,
    output reg Q,
    output Qnot
);
    always @(posedge Clk or negedge Clear) begin
        if (!Clear)
            Q = 1'b0;
            Qnot = 1'b1;
        end
        else begin
            Q = D;
            Qnot = ~Q;
        end
    end

endmodule
```

除頻器（於 RATE 處填入要除的赫茲倍數）

```
module FreqDiv (
    input iClk,
    output reg oClk
);
    integer count;
    parameter RATE = 10000; //除以 10,000：10kHz → 1Hz

    initial begin
        count = 0;
        oClk = 0;
    end

    always @(posedge iClk) begin
        if (count < RATE / 2)
            oClk <= 1;
        else
            oClk <= 0;

        count <= (count + 1) % RATE;
    end
endmodule
```

Mod_7 非同步計數器

於 isSEVEN 處實現 Clear，若此時 Q 為 111，則 Clear 為 1；若非 111，則 Clear 為 0，清除（000）。

```
module Mod7_AsyncCounter (
    input clk_1Hz,
    input manualClear,
    output [2:0] Q
);
    wire q0, q1, q2;
    wire q0not, q1not, q2not;

    wire isSeven;
    wire autoClear;
    assign isSeven = q0 & q1 & q2;
    assign autoClear = manualClear & ~isSeven;

    D_FF ff0(.D(q0not), .Clk(clk_1Hz), .Clear(autoClear), .Q(q0), .Qnot(q0not));
    D_FF ff1(.D(q1not), .Clk(q0),      .Clear(autoClear), .Q(q1), .Qnot(q1not));
    D_FF ff2(.D(q2not), .Clk(q1),      .Clear(autoClear), .Q(q2), .Qnot(q2not));

    assign Q = {q2, q1, q0};
endmodule
```

七段顯示器

```
module SevenSegment (
    input [3:0] bin,
    output reg [6:0] seg
);
    always @(*) begin
        case (bin)
            4'd0: seg = 7'b1000000;
            4'd1: seg = 7'b1111001;
            4'd2: seg = 7'b0100100;
            4'd3: seg = 7'b0110000;
            4'd4: seg = 7'b0011001;
            4'd5: seg = 7'b0010010;
            4'd6: seg = 7'b0000010;
            default: seg = 7'b1111111;
        endcase
    end
endmodule
```

Top

```
module top (
    input iClk_10kHz,
    input Clear,
    output [6:0] HEX0,
    output LED0
);
    wire clk_1Hz;
    wire [2:0] count;


    FreqDiv div_inst (
        .iClk(iClk_10kHz),
        .oClk(clk_1Hz)
    );

    Mod7_AsyncCounter counter_inst (
        .clk_1Hz(clk_1Hz),
        .Clear(Clear),
        .Q(count)
    );


    SevenSegment display (
        .bin({1'b0, count}),
        .seg(HEX0)
    );

    assign LED0 = clk_1Hz;
endmodule
```


【開發板】




000



001




010



011




100



101



110



000