紫紅處

數位邏輯設計實驗結報

- 實驗班別：■資工(星期三)
- 實驗名稱：(六)　　計數器
- 實驗日期：2025 年 4 月 2 日
- 組別編號：22
- 成員名單：

【實驗目的】

設計同步、非同步計數器。


【實驗原理】

計數器（counter）是依照預先設定的狀態顯序（ prescribed sequence of states ）行進的暫存器，主要作為數值計數用，舉凡時鐘，碼表等與計算時間有關的元件都會用到計數器，計數器利用正反器儲存進行的狀態，並透過輸入觸發訊號來進行狀態的計數。

計數器依照正反器時脈輸入端連接的方式，可以把計數器分成非同步計數器(asynchronous counter)和同步計數器(synchronous counter)兩類，兩者最大的差異在 CLOCK 的輸入方式。


【實驗過程和記錄】

第一個實驗中，我們利用同步計數器去實作 mod-7 的 up counter，首先繪製出 Q(t) 和 Q(t+1) 的對照圖(0~6 循環)，7 的標計為 don't care，去得到三個位元分別的 JK 狀態並做成 Kmap，最後去實作電路圖。



同步計數器 mod-7 up counter

第二個實驗，我們利用除頻電路會把輸入訊號降低為原來的 1/N 倍的方式去實作 mod-8 的 up counter，每一個 JK Flip-Flop 就會除以 2，所以我們利用串連三個的方式做出 mod 8 的效果，而在 7493 當中我們利用輸入 clock B 的方式就可以直接連接到三個 JK Flip-Flop，並把 R0、R1 接上 GND，即可在輸出的 QB、QC、QD 代表的三位元。



實驗二、7493 的電路圖

【問題與討論】


• 解釋同步和非同步計數器的差異

這兩者的差異在 clock **的輸入**時，非同步計數器的訊號傳遞是**一級一級的傳遞**，假設有三個 JK 正反器，那就必須先把 clock 接到第一個然後他的輸出接到第二個的 clock 接口；而同步處理器則是**每一個整反器都直接連接到相同的 clock**，整體速度會比非同步更快，因為少了要一直往下級傳遞訊號。


• 計數器與除頻器的差異

計數器是利用**往上**或**往下**計數的方式**計算脈波次數**，並以多位元表達；而除頻器藉由**降低頻率**，也就是連結多個 JK 正反器每個除以 2^n 去實現 mod-8 的概念。


【電路圖】




同步計數器：0




同步計數器：1




同步計數器：2




同步計數器：3




同步計數器：4




同步計數器：5




同步計數器：6




7493 計數器：1




7493 計數器：2




7493 計數器：2




7493 計數器：3



7493 計數器：4



7493 計數器：5



7493 計數器：6