


第七章 微电子技术概述



7.1 微电子技术内涵

7.2 集成电路发展历史

7.3 集成电路产业分工

7.4 集成电路设计方法



7.1 微电子技术内涵





- 微电子学的概念：微电子学（Microelectronics）是电子学的一门分支学科，是研究集成电路**设计、制造、测试、封装**等全过程的一门学科。或者说，主要是研究电子或离子在固体材料中的运动规律及其应用，并利用它实现信号处理功能的学科。
- 目的：实现电路和系统的**集成**。
- 对应的行业：**半导体行业**，以半导体材料为加工对象。
- 核心产品：**集成电路**（Integrated Circuit，缩写为IC）。

7.1 微电子技术内涵






□ 集成电路的定义



即芯片，通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片上，封装在一个外壳内，执行特定电路或系统功能。




(a) 封装好的集成电路



(b) 集成电路剖析图



(c) 集成电路的内部单元




7.1 微电子技术内涵




北京邮电大学
Beijing University of Posts and Telecommunications


□ 集成电路与应用



晶圆与裸片



封装



系统



产品

□ 集成电路的重要性

- 集成电路作为全球信息产业的基础与核心，被誉为“工业粮食”和“生死攸关的工业”。
- 集成电路广泛应用于计算机、人工智能、信息通信、新能源汽车、消费电子、智慧医疗等各个领域，极大的推动了信息技术的发展和应用。
- 集成电路产业是评价一个国家综合实力的重要指标，是各国综合国力竞争的制高点。


□ 相关政策

- 2014年6月，国务院印发《国家集成电路产业发展推进纲要》，指出集成电路产业是信息技术产业的核心，是支撑经济社会发展和保障国家安全的战略性、基础性和先导性产业。
- 国家“十四五”规划纲要提出，强化国家战略科技力量，加强原创性引领性科技攻关。集成电路作为战略性前沿领域关键技术，是引领新一轮科技革命和产业变革的关键力量，对国家的信息安全与综合国力具有战略性意义。

□ 集成电路按电路功能分类

- **数字集成电路** (Digital IC) : 指处理数字信号的集成电路, 即采用二进制方式进行数字计算和逻辑函数运算的一类集成电路。
- **模拟集成电路** (Analog IC) : 指处理模拟信号 (连续变化的信号) 的集成电路。
- **数模混合集成电路** (Digital-Analog IC) : 是既包含数字电路, 又包含模拟电路的新型电路。

7.1 微电子技术内涵



7.1 微电子技术内涵


7.2 集成电路发展历史

7.3 集成电路产业分工

7.4 集成电路设计方法





7.2 集成电路发展历史




- 1947年，美国贝尔实验室的巴丁 (J. Bardeen)、布拉顿 (W. Brattain) 和肖克利 (W. Shockley) 三人发明了第一个晶体管。从此人类步入了飞速发展的电子时代，这是集成电路发展历程中的第一个里程碑。三人因此获得了1956年诺贝尔物理学奖。

7.2 集成电路发展历史



- 1958年，德州仪器的**杰克·基尔比 (Jack Kilby)** 做出了世界上**第一块集成电路**。这是一块长11.1mm、宽1.6mm的锗半导体，上面集成了晶体管、电阻和电容等共**12个元件**。这项划时代的伟大发明被时间沉淀出不可估量的价值，基尔比因此获得了**2000年的诺贝尔物理学奖**。

7.2 集成电路发展历史




- 1959年，仙童公司的**罗伯特·诺伊斯 (Robert Noyce)** 利用平面工艺光刻技术，在保护性氧化层上**蒸镀铝金属线**将分散在硅面上的电极、晶体管、电阻器和电容器**互相连接起来**，从而为集成电路大规模生产奠定了坚实的基础。基尔比和诺伊斯都被授予 “美国国家科学奖章”，他们被公认为**集成电路的共同发明者**。

7.2 集成电路发展历史





Aug. 27, 1963 DAWON KAHNG 3,102,230
ELECTRIC FIELD CONTROLLED SEMICONDUCTOR DEVICE
Filed May 31, 1960



- 1960年美国贝尔实验室的**马丁·阿塔拉(M.M. Atalla)**和**道旺·科恩 (Dawon Kahng)**研发了首个**金属氧化物半导体场效应晶体管**，简称**MOS管**。这一发明揭开了MOS集成电路的篇章，成为半导体发展史上最重要的里程碑之一，为后来的**CMOS技术**奠定了最初的理论基础，随后集成电路工业进入快速发展期。

7.2 集成电路发展历史




- 1965年，戈登·摩尔（Gordon Moore）在美国《Electronics》杂志35周年纪念文章中预言：芯片元件数每18个月翻倍，而元件成本减半。这就是著名的摩尔定律，直到今天这一预言仍然是全球半导体行业最重要的驱动原则之一。

7.2 集成电路发展历史——摩尔定律




□ Intel处理器演进：4004, 8086

中央处理器（CPU）用于执行逻辑运算，是现代电子产品的核心



1971年，Intel第一款商用微处理器4004，电路规模：2300个晶体管。生产工艺：10um。最快速度：108KHz。




1978年，英特尔推出了第一个16位微处理器8086，约28,000个晶体管，主频为4.77MHz，0.8MIPS运算能力。

7.2 集成电路发展历史——摩尔定律



□ Intel处理器演进：386




1985年，电路规模：275,000个晶体管，生产工艺：1.5um，时钟频率：33MHz

7.2 集成电路发展历史——摩尔定律



□ Intel处理器演进: Pentium (奔腾) II




1997年, 电路规模: 7,500,000个晶体管, 生产工艺:
 $0.35\mu\text{m}$, 芯片面积为 209mm^2 , 时钟频率为233~300MHz.

7.2 集成电路发展历史——摩尔定律



□ Intel处理器演进: Pentium® 4




2000年, 电路规模: 4千2百万个晶体管, 生产工艺: 0.13um, 时钟频率: 1.4GHz

7.2 集成电路发展历史——摩尔定律



□ Intel处理器演进: Core 2 Duo




2006年, 电路规模: 3亿个晶体管, 生产工艺: 65nm, 面积: 143 mm², 最高主频: 2.66 GHz

7.2 集成电路发展历史——摩尔定律



□ Intel处理器演进: Core i7



2009年, 电路规模: 7.3亿个晶体管, 生产工艺: 45nm, 面积: 263mm², 最高主频:
3.2 GHz

7.2 集成电路发展历史——摩尔定律



□ Intel处理器演进：酷睿™ i9 处理器 14900KS





2024年，电路规模：百亿个晶体管，生产工艺：10nm，最高主频：6.2 GHz

7.2 集成电路发展历史——摩尔定律



□ 摩尔定律


“在价格不变的情况下，集成电路上可容纳的元器件的数目约每隔18-24个月便会增加一倍，同时性能也将提升一倍。”



7.2 集成电路发展历史——摩尔定律




□ 摩尔定律 (2023年)



7.2 集成电路发展历史——摩尔定律



□ 摩尔定律 (2023年)




7.2 集成电路发展历史——摩尔定律




□ 器件结构

随集成规模增大，单个晶体管尺寸减小，栅电压调控效率降低、漏电流增加



高K金属栅极代替多晶硅栅极
(45nm)



FinFET，鳍状栅极，加强对沟道的控制（22nm）
由胡正明（ChenmingHu）发明

7.2 集成电路发展历史——摩尔定律



□ 集成电路相关技术演进

时间(年)	< 90s 90s 2004 2006 2007 2011 2012 2016 2017 2020 2021+										
工艺节点 (nm)	> 3000 > 130 90 65 45 28 22 10 7 5 < 5										
材料	Si/SiON		应变硅		高介电绝缘层					Ge/GaN/SiC...	
结构	PD-SOI/平面晶体管					FD-SOI/鳍式晶体管				GAA/BPR...	
光刻技术	汞灯	KrF 248nm	ArF 193nm	浸没式				极紫外(EUV) 13.5nm			
封装技术	QFP...	BGA	QFN/芯片级/系统级			晶圆级/层叠式/2.5D/3D...					
设计工具	CAD...	面向过程		面向对象 EDA							

简述何为摩尔定律？说说自己对摩尔定律的理解？

7.2 集成电路发展历史——摩尔定律




□ 后摩尔时代三大技术路线

□ More Moore

□ More than Moore

□ Beyond Moore或Beyond CMOS



Source: 2005 ITRS Document online at: <http://www.itrs.net/Links/2005ITRS/Home2005.htm>

阐述后摩尔时代半导体技术发展的三大技术路线？

7.1 微电子技术内涵

7.2 集成电路发展历史

7.3 集成电路产业分工



7.4 集成电路设计方法



7.3 集成电路产业分工



□ 集成电路产业链




集成电路产业链包括哪些？

上游：设计
(Fabless)

中游：制造
(Foundry)

下游：封测



7.3 集成电路产业分工



□ 集成电路设计

IC设计- EDA & IP (占IC产业链产值30%)

EDA & IC Design

- EDA技术是在电子CAD技术基础上发展起来的计算机软件系统，以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品自动设计。
- IC设计公司针对某款芯片产品，是利用EDA工具，对系统、算法、协议等建模仿真，并在不同抽象层次对设计进行描述，保证电路功能符合设计预期，最后实现芯片产品的电路设计、性能分析以及最终的芯片版图。

IP

- IP是一种知识产权 (Intellectual Property)，各个行业都有自己的知识产权，半导体行业领域IP可以理解为是一种事先定义、设计、经验证、可重复使用的功能模块。
- IP销售给IC设计公司，形成更大规模的系统，并收取License费用，例如arm

集成电路设计方法经历了哪三个重要阶段？

7.3 集成电路产业分工



□ 集成电路制造

制造- 掩模版 & 晶圆（占IC产业链产值50%）

掩模版

- 掩模版（Mask）：在制作IC的过程中，利用光蚀刻技术，在半导体上形成图型，为将图型复制于晶圆上，必须透过掩模版来实现。比如冲洗照片时，利用底片将影像复制至相片上。
- 制作一套掩模版的费用在数万美元至数百万美元。目前一款晶片至少需用到八层掩模版，较为复杂的产品需用到四、五十层掩模版。掩模版数越多，生产过程也越久。

Foundry

- 晶圆代工是指向专业的集成电路设计公司提供专门的制造服务。这种经营模式使得设计公司不需要自己承担造价昂贵的厂房，就能生产。这就意味着，晶圆代工商将庞大的建厂风险分摊到广大的客户群以及多样化的产品上，从而集中开发更先进的制造流程。

7.3 集成电路产业分工



□ 集成电路封装测试

成品- 封装 & 测试 (占IC产业链产值20%)

TEST

- 晶圆测试
晶圆测试为IC后端的关键步骤，标有记号的不合格晶粒会被淘汰，以免增加制造成本。具承先起后的作用。
- IC成品测试
封装成型后的测试，目的是确认IC成品的功能、速度、容忍度、电力消耗、热力发散等属性是否正常，以确保IC 出货前的品质。

Assembly

- 将前段制程加工完成之后的晶圆经切割、上片、焊线等流程，安装芯片的外壳，起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁——芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制板上的导线与其他器件建立连接。

7.3 集成电路产业分工



□ 集成电路产业模式：三大产业模式

□ 垂直整合设计和制造 (IDM)

集芯片的设计、制造、封装、测试等环节于一体，是早期集成电路企业采用的产业模式，但目前仅有少数企业可以维持

代表企业：英特尔、三星电子及德州仪器等

□ 无工厂半导体企业，仅设计 (Fabless)

仅进行电路设计与销售，将生产、测试、封装等环节外包

代表企业：高通、华为海思、联发科 (MTK) 等

□ 专业芯片代工企业，仅制造 (Foundry)

仅制造、封装或测试芯片，不进行芯片设计

代表企业：台积电 (TSMC)、中芯国际 (SMIC)


7.3 集成电路产业分工



□ 集成电路产业模式：垂直整合设计和制造IDM

优势：设计并制造，设计与工艺迭代优化，产品竞争力强，保护知识产权

劣势：公司内部涉及整个产业链各个环节，资金投入巨大，产品转型困难



IDM模式和垂直分工模式的区别是什么？

7.3 集成电路产业分工



□ 集成电路产业模式：Foundry（专业芯片代工企业，仅制造）

优势：不承担由于市场调研不准、产品设计缺陷等决策风险。

劣势：投资规模较大，维持生产线正常运作费用较高；需要持续投入维持工艺水平，一旦落后追赶难度较大。

1987年，**台积电**（台湾积体电路制造股份有限公司）在台湾成立，该公司的创始人张忠谋开创了一种新的产业模式“**Foundry**”，即仅制造电路，不设计电路，这种模式也被称为代工厂模式。

“台积电不但创造了自己的产业（半导体制造代工业），也创造了客户的产业（半导体设计产业）。”




7.3 集成电路产业分工



□ 集成电路产业模式：Fabless（无工厂半导体企业，仅设计）

优势：资产较轻，初始投资规模小，创业难度相对较小；企业运行费用较低，转型灵活。

劣势：与IDM相比无法与工艺协同优化，因此难以完成指标严苛的设计；与Foundry相比需要承担各种市场风险。



7.1 微电子技术内涵

7.2 集成电路发展历史

7.3 集成电路产业分工


7.4 集成电路设计方法




7.4 集成电路设计方法




早期集成电路设计方法



8088A Mask Transparent Overlays (1976)




Schematic of Intel 4004 (1971)



Hand drawn gate layout (Fairchild)



Rubylith Operators (1970)



The original Tape-Out?

早期的芯片设计原理图和版图都是靠人工

7.4 集成电路设计方法



□ 集成电路设计面临的新挑战

Motivation

United States Patent Office 3,138,743
Patented June 23, 1964


1
3,138,743
SEMI-CONDUCTOR ELECTRONIC CIRCUITS
Jack S. Kilby, Dallas, Tex., assignor to Texas Instruments Incorporated, Dallas, Tex., a corporation of Texas
Filed Feb. 6, 1964, Ser. No. 794,000
21 Claims. (Cl. 317-185)

2
This invention relates to semiconductor electronic circuits, and more particularly to certain integrated electronic circuits fabricated from monolithic semiconductor material.
Many methods and systems for fabricating electronic circuits have been proposed in the past. At first, most of the effort was spent upon reducing the size of the components and of putting them more closely together. Much attention toward reducing component size is still being given on the one hand, and other efforts have been made to reduce the size of electronic circuits such as by fabricating the previous components from


time can best be attained by use of a few materials and operations as possible. In accordance with the principles of the invention, the elements in circuit relationships are obtained using only one material for all circuit elements and a limited number of compatible process steps for the production thereof.
The above is accomplished by the present invention by utilizing a body of semiconductor material exhibiting one type of conductivity, either n-type or p-type, and having formed therein a different region or regions of opposite conductivity type to form a p-n junction between each region or regions and the semiconductor body so, in the case may be, between different regions. According to the principles of the invention, all components of an electronic circuit are fabricated within the body of semiconductor material. It is to be noted that all components of the circuit are integrated into the body of semiconductor material and electrically perform function.




1964 - The Intel 4004



1971 - The Intel 4004
2,300 Transistors



1982 - The Intel 80286
1.2M Transistors





2006 - Itanium 2 "Montecito"
1.7B Transistors

晶体管数量超过几百亿个！！

集成电路设计面临的新挑战

Motivation

Core i7-6950X Extreme Edition (Broadwell-E)




芯片工作频率超过3GHz!!

7.4 集成电路设计方法



□ 集成电路设计面临的新挑战



从传统ASIC演变为片上系统SoC，功能和复杂度不断提升！！

7.4 集成电路设计方法



□ 集成电路设计面临的新挑战



集成电路设计空间优化探索。如何做优化？靠人工吗？

7.4 集成电路设计方法




□ 集成电路设计：EDA




7.4 集成电路设计方法



□ 集成电路设计：借助EDA，在不同抽象层次描述设计




功能定义Specification



设计描述


版图Layout



7.4 集成电路设计方法



□ 工业界标准的集成电路设计流程



□功能和规范定义


- 市场需求分析
- 芯片架构设计：功能、输入/输出、软硬件划分、性能/功耗/面积
约束、系统建模
- 设计文档与SPEC
- 明确设计约束
- 目标工艺、Foundry、班车

7.4 集成电路设计方法



□设计与验证

- RTL设计
- IP验证与集成
- RTL可综合性检查
- 仿真与验证：模块级、子系统级和SoC级仿真与验证




□ 逻辑综合

- 输入：工艺文件、RTL代码、约束文件、DFT定义
- 输出：门级网表
- Synthesis综合：将RTL代码转换为generic逻辑网表
- Mapping映射：将generic网表映射到目标工艺标准单元库
- Optimization优化：性能、面积和功耗优化
- Post Synthesis checks：门级网表仿真、形式验证、静态时序分析、面积和功耗评估。

```
module mark1;  
  reg [31:0] m[0:8192];  
  reg [12:0] pc;  
  reg [31:0] acc;  
  reg[15:0] ir;  
  
  always  
  begin  
    ir = m[pc];  
    if(ir[15:13] == 3b'000)  
      pc = m[ir[12:0]];  
    else if (ir[15:13] == 3'b010)  
      acc = -m[ir[12:0]];  
    ...  
  end  
endmodule
```

RTL级




门级

7.4 集成电路设计方法



□ 物理设计

- 布图规划
- I/O 环
- 电源环
- 布局
- 时钟树综合
- 布线



□ Signoff和流片

- 设计规则检查
- 电路图一致性检查
- 寄生参数提取Parasitic Extraction
- 静态时序分析STA with SI
- 后仿真Post-layout Gate-level Sim
- 功耗分析Power Analysis
- 数据提交

北京邮电大学

感谢聆听!