

第7章 微电子技术

7.1 集成电路技术概述

7.1.1 集成电路内涵

集成电路是20世纪60年代发展起来的一种半导体器件,它的英文名称为 Integrated Circuit,缩写为 IC。它是以半导体晶体材料为基片,经过氧化、光刻、扩散、外延、蒸镀等半导体制造工艺,将电路元件、有源器件和互连线集成在基片内部、表面或基片之上,实现某种电子功能的微型化电路。经过半个多世纪的飞速发展,集成电路在性能提升、体积微缩、成本降低、功耗优化、可靠性和稳定性等方面都取得了显著进步,例如1971年,英特尔(Intel)制造的第一款处理器4004,片内集成2300个晶体管,特征尺寸是 $10\mu\text{m}$,频率108kHz。2023年,英特尔(Intel)发布第14代酷睿i9-14900K处理器,基于Intel 7制程(10nm工艺制程),峰值频率为6.0GHz,晶体管数量高达100亿个。与第一款处理器4004相比,英特尔(Intel)新一代酷睿i9处理器频率提升超过5万倍,集成度超过400万倍,特征工艺尺寸降至 $1/1000$,集成电路技术的发展成就可见一斑。

今天,集成电路广泛应用于计算机、人工智能、信息通信、新能源汽车、消费电子、智慧医疗等各个领域,极大地推动了信息技术的发展和应用,并对人类的生活、工作和社会产生了深远的影响。集成电路是信息处理的基础设备,在韩国被誉为“工业粮食”,在美国被称为“生死攸关的工业”。随着信息社会的持续发展,集成电路产业的技术水平和产业规模,是评价一个国家综合实力的重要指标,特别是集成电路产业对于加强国家信息安全至关重要,是各国科技竞争、产业竞争、综合实力竞争的制高点。集成电路产业在国民经济中发挥着举足轻重的作用,据国际货币基金组织测算,集成电路产业1元的产值,可以带动相关电子信息产业10元的产值,进而带来100元的GDP。此外,集成电路产业是培养发展战略性新兴产业、推动信息化和工业化深度融合的基础和核心,是推动信息产业升级、实现经济高质量发展、维护国家信息安全的重要保障。

可见,集成电路作为全球信息产业的基础与核心,对经济建设、社会发展和国家信息安全具有重要战略意义和核心关键作用,是衡量一个国家或地区现代化程度和综合实力的重要标志之一。2014年6月,国务院印发《国家集成电路产业发展推进纲要》,指出集成电路产业是信息技术产业的核心,是支撑经济社会发展和保障国家安全的战略性、基础性和先导性产业。国家“十四五”规划纲要提出,强化国家战略科技力量,加强原创性引领性科技攻关。集成电路作为战略性前沿领域关键技术,是引领新一轮科技革命和产业变革的关键力量,不但对国民经

济和生产生活至关重要,而且对国家的信息安全与综合国力具有战略性意义。

7.1.2 集成电路发展历史



回顾集成电路的发展历史,以下事件具有里程碑意义。

集成电路发展历史

(1) 1947 年,美国贝尔实验室的巴丁(J. Bardeen)、布拉顿(W. Brattain)和肖克利(W. Shockley)三人发明了第一个晶体管,如图 7-1 所示。从此人类步入了飞速发展的电子时代,这是集成电路发展历程中的第一个里程碑。三人因此获得了 1956 年的诺贝尔物理学奖。




图 7-1 1947 年第一个晶体管问世

(2) 1958 年,德州仪器的杰克·基尔比(Jack Kilby)做出了世界上第一块集成电路,如图 7-2 所示。这是一块长 11.1 mm、宽 1.6 mm 的锗半导体,上面集成了晶体管、电阻和电容等多种元件。在全人类的共同见证下,这项划时代的伟大发明被时间沉淀出不可估量的价值,基尔比因此获得了 2000 年的诺贝尔物理学奖。




图 7-2 1958 年第一块集成电路

(3) 1959 年,仙童公司的罗伯特·诺伊斯(Robert Noyce)利用平面工艺光刻技术,通过在保护性氧化层上蒸镀铝金属线将分散在硅面上的电极、晶体管、电阻器和电容器互相连接起来,如图 7-3 所示。这样,人们便可在单硅片上制造完整的电路,从而为集成电路大规模生产奠定了坚实的基础。基尔比和诺伊斯都被授予“美国国家科学奖章”,他们被公认为是集成电

路的共同发明者。




图 7-3 1959 年第一块基于平面工艺光刻技术的集成电路

(4) 1960 年,美国贝尔实验室的马丁·阿塔拉(M. M. Atalla)和道旺·科恩(Dawon Kahng)研发了首个金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor, MOSFET 或 MOS),简称 MOS 管,如图 7-4 所示,这一发明揭开了 MOS 集成电路的篇章,成为半导体发展史上最重要的里程碑之一,为后来的 CMOS(Complementary Metal Oxide Semiconductor)技术奠定了最初的理论基础,随后集成电路工业进入快速发展期。




图 7-4 1960 年首个金属氧化物半导体场效应晶体管

(5) 1965 年,戈登·摩尔(Gordon Moore)观察到单块芯片上的晶体管数目每 18~24 个月翻一倍。他在美国《Electronics》杂志 35 周年纪念文章中预言:芯片元件数每 18 个月翻倍,而元件成本减半,如图 7-5 所示。这就是著名的摩尔定律,直到今天这一预言仍然是全球半导体行业最重要的驱动原则之一。




图 7-5 1965 年戈登·摩尔提出著名的摩尔定律

(6) 1970 年 10 月,英特尔成功研发世界上第一款成熟商用的 DRAM 芯片 C1103,存储容量 1 KB,如图 7-6 所示。

(7) 1971 年,英特尔推出全球第一款微处理器 4004,如图 7-7 所示,由 2 300 个晶体管构成了一款包含运算器、控制器在内的可编程运算的芯片。中央处理器单元的发明和应用对全球科技产生了深远的影响,标志着大规模集成电路时代(Large-Scale Integration, LSI)已经到来。




图 7-6 1970 年第一款商用 1KB DRAM




图 7-7 1971 年第一款微处理器 4004

(8) 1978 年,64 KB 动态随机存储器诞生,不足 0.5 cm² 的硅片上集成了 14 万个晶体管,标志着超大规模集成电路(Very Large-Scale Integration, VLSI)时代的来临。

(9) 1993 年,集成 1 000 万个晶体管的 16MB Flash 和 256MB DRAM 研制成功,全球半导体迈入特大规模集成电路(Ultra Large-Scale Integration, ULSI)时代。

(10) 进入 20 世纪 90 年代后,集成电路进入飞速发展阶段。正如摩尔定律预言的那样,平面 CMOS 工艺的特征尺寸不断缩小,集成电路的集成度每 18 个月翻一番。首先,特征尺寸缩小增加了集成度,集成电路运算资源不断提升,或者说提供同样的运算能力所需的硬件成本减半。其次,特征尺寸微缩意味着更低的工作电压、更快的开关速度和更低的功耗,集成电路综合性能不断迭代升级。得益于特征尺寸微缩带来的集成电路成本降低和综合性能提升,个人电脑、互联网和智能移动设备这些新兴应用市场得到快速发展。在这一阶段是摩尔定律和集成电路产业的黄金年代,虽然在晶体管特征尺寸缩小的过程中遇到一些困难,但是通过铜互联、栅极 High-k 材料等方法都可以在不改变平面器件工艺的情况下把特征尺寸继续做小。

(11) 2010 年前后,主流 CMOS 工艺进入 28 nm 节点,由于栅极对沟道的控制能力随栅长减小而快速减弱,漏电流问题日益凸显,特征尺寸微缩遇到了前所未有的挑战。因此必须开发新的晶体管器件结构以满足特征尺寸微缩的需求。2013 年,由胡正明教授提出的鳍式场效应晶体管(Fin Field-Effect Transistor, FinFET)在 16/14nm 工艺中成为主流晶体管结构。当工艺进入 3 或 5 nm 节点后,还需要开发新的 GAA(Gate All-Around)器件结构,才能保证栅极对沟道的控制能力。晶体管器件结构从平面型晶体管(PlanarFET),逐渐演变为 FinFET 和 GAAFET,如图 7-8 所示。随着工艺逐渐逼近物理极限,特征尺寸微缩带来的收益越来越小,首先,集成电路设计的 NRE(Non-Recurring Engineering, NRE)成本大幅上升,先进工艺的投入产出比难以具备商业合理性。其次,特征尺寸微缩带来的性能提升速度正在减缓,因为漏电流问题日益严重,阈值电压无法随特征尺寸降低而下降,导致电路性能增速逐渐放缓。与此同时,金属互连线的延迟、功耗和散热问题也对摩尔定律提出了巨大挑战。




图 7-8 晶体管器件结构演化升级

事实上,早在 2005 年,国际半导体技术蓝图(ITRS, 2005 International Technology Roadmap for Semiconductor)委员会就提出 2020 年前后硅基 CMOS 技术将达到其性能极限,并首次提出了后摩尔时代全球半导体技术发展的三个主流路线:即 More Moore、More than Moore 和 Beyond Moore 或 Beyond CMOS,如图 7-9 所示。其中,More Moore 是延续摩尔定律的技术路线,主张进一步缩小特征工艺尺寸,兼顾 CMOS 晶体管的性能和功耗,在器件结构、沟道材料、连接导线、系统架构、制造工艺等方面创新研究;More than Moore 不再执着于晶体管特征尺寸的缩小,而是以系统应用为出发点,将不同种类的电路,如模拟电路、射频器件、无源器件、高压电路、生物芯片、传感器等,通过片上系统集成(System on Chip, SoC)或者系统级封装(System in package, SiP),使得原先功能单一、分立的集成电路,转变成具有高附加值的系统解决方案;Beyond CMOS 即“超越摩尔”,是指使用硅基 CMOS 以外的新材料、新器件作为下一代半导体技术的基础组件。




图 7-9 后摩尔时代半导体技术发展路线 (by ITRS)

7.1.3 集成电路设计方法

近年来,单片集成电路上的晶体管数量增加了几百万倍,为适应电路规模的急剧增加,集成电路设计方法也不断演进升级,以弥补集成电路工艺进步和设计效率之间的差距。整体而言,集成电路设计的重心是逐渐向更高的层次移动,从早期的全定制设计方法演变为当代主流的半定制设计方法,下一代集成电路设计方法将转向基于 IP(Intellectual Property)的片上系统 SoC(System on Chip)设计。

1. 全定制设计

全定制设计是集成电路最基本的设计方法,是对所有的元器件尺寸、参数进行定制化设计。全定制设计可以实现最小面积、最佳布线布局、最优功耗速度积,得到最优的电特性。该方法适宜于模拟电路、数模混合电路以及对速度、功耗、面积有特殊要求的场合,或者在缺少现成元件库的场合。全定制设计要考虑目标工艺特点,根据电路需求决定器件工艺类型、布线层数、材料参数、工艺方法、极限参数、成品率等因素。对于集成电路设计人员的经验和专业水平要求较高,需要掌握电路设计和版图设计方法,同时也要掌握工艺相关知识。全定制设计的特点是设计门槛高、周期长、设计成本昂贵。

早期的集成电路规模小,复杂度低,主要是进行单个器件的版图设计或者小规模电路及版图设计,这一阶段主要依靠人工计算器件和电路参数,手工进行版图和掩膜设计。随着集成电路规模发展到超大规模阶段,这种全定制的设计方法难以满足数字集成电路的要求,逐渐被淘汰。今天的模拟集成电路及 IP 仍然采用全定制设计方法,不同的是出现了一系列专业 EDA (Electronic Design Automation, 电子设计自动化)工具帮助设计者完成电路结构设计、电路仿真、版图设计、版图检查、寄生参数提取、后仿真等,设计效率大大提高。

2. 半定制设计

半定制设计是一种模块化的设计方法,基础模块由最初的晶体管发展到今天的标准单元。标准单元是经过验证的标准逻辑门电路,比晶体管规模要大一些,如与门、或门、多路开关、触发器等,在不同的设计层次对标准单元进行抽象描述,形成用于电路仿真(Simulation)、综合(Synthesis)和版图(Layout)专用的数据库(Library),即仿真库、综合库和版图库。在这些标准单元数据库和 EDA 工具的支持下,对集成电路功能的抽象描述层次就可以从电路级上升到行为级,电路规模显著增加。这种基于标准单元的设计方法称为半定制设计,是目前数字集成电路采用的主流设计方法。

目前,数字集成电路设计已经形成一套能够支持千万门级电路规模的标准设计流程。在前端,设计人员根据系统功能和性能定义(Specification),用 HDL(Hardware Description Language, 硬件描述语言)在 RTL(Register Transfer Level, 寄存器传输级别)对集成电路功能进行抽象描述,在这一阶段设计人员只是对电路的行为级功能进行建模,而无须关注底层门级电路。在后端的综合阶段,EDA 工具以前端 RTL 代码和标准单元综合库作为输入,在特定的约束下,例如目标峰值频率、功耗、面积等,将 RTL 描述的电路转换为门级电路网表,EDA 工具会保证前端 RTL 和门级网表功能的一致性。在后端的布局布线阶段,EDA 工具以门级网表和标准单元版图库作为输入,根据相应的约束和版图规则进行自动布局布线,生成一个在物理层次对电路功能抽象描述的版图文件,最终交付晶圆厂进行制造加工。可见,在 EDA 工具和晶圆厂标准单元库的支持下,数字集成电路设计方法的自动化和工程化水平已经相当高了。

3. 基于 IP 的片上系统 SoC 设计

SoC 是将一个完整的系统集成在一个芯片内的设计方法,内部电路 IP 模块的种类和规模都大幅增加,电路设计复杂度激增。传统的半定制设计方法基于标准单元门进行复用(Re-Use)设计,SoC 的出现推动了集成电路设计方法学新一轮的重大提升,将复用单元从标准逻辑门级别向 IP 级别转化。IP 复用是指在集成电路设计过程中,通过继承、共享或购买所需的 IP 内核,如 CPU 核、存储器、外设等,然后再利用 EDA 工具进行集成设计、综合和验证,从而加速流片设计过程,降低开发风险。IP 复用已逐渐成为现代集成电路设计的重要手段,在日新月异的各种应用需求面前,超大规模集成电路设计正步入一个 IP 整合的时代。

基于 IP 的 SoC 设计是在更高层次对电路进行抽象建模,旨在解决芯片架构级规划和软硬件协同验证的问题。这种系统级设计方法利用行为级建模,可以快速有效地进行芯片架构设计空间探索,以及决策系统软硬件划分方案。目前,大型设计公司基于 IP 的 SoC 设计方法正在发展成为主流。

7.1.4 集成电路产业链

集成电路产业链主要包括芯片设计、制造、封装和测试等,根据企业在产业链中的分工,可以将全球集成电路企业大致分为两类,分别是 IDM(Integrated Device Manufacture, 集成电路制造)模式和垂直分工模式,如图 7-10 所示。

1. IDM 模式

IDM 模式是指垂直整合制造商独立完成集成电路设计、晶圆制造、封装测试的全产业链

环节。集成电路设计只是其中的一个部门,企业同时还拥有自己的晶圆厂、封装厂和测试厂。IDM 模式的优势是将设计、制造等环节协同优化,充分发掘技术潜力,企业具有很强的抵御供应链风险的能力,该模式对企业的技术和资金实力要求极高。目前,全球仅有三星、英特尔、恩智浦、英飞凌、意法半导体等少数国际巨头采用这一模式。




图 7-10 集成电路产业模式

2. 垂直分工模式

20 世纪 90 年代,集成电路产业进入飞速发展阶段,人们发现 IDM 模式体系过于庞大,难以满足各类集成电路细分市场的发展需求。于是,集成电路产业链开始分解为高度专业化的细分领域,出现了设计、制造、封装和测试相互独立的上、下游产业链。在这种垂直分工模式下,各主要产业链环节分别形成了高度专业化的厂商,包括上游的集成电路设计企业(Fabless)、中游的晶圆代工厂和下游的芯片封装测试厂。在该模式下,Fabless 企业直接面对终端客户需求,晶圆代工厂以及封装测试厂为 Fabless 企业提供加工服务。Fabless 企业只从事集成电路的设计环节,处于产业链上游,技术密集程度很高。集成电路产业的垂直分工模式,极大地整合了行业内的优势资源,大大降低了设计企业进入半导体产业的门槛。这是集成电路发展历史上的一次重要分工,对产业飞速发展起到决定性作用。

与 IDM 厂商相比,Fabless 企业的资金和规模门槛较低,有效降低了大规模固定资产投资所带来的财务风险,企业能够将自身资源更好地集中于设计开发环节,最大限度地提高企业运行效率,加快新技术和新产品的开发速度,提升综合竞争能力。全球绝大部分集成电路设计企业均采用 Fabless 模式,比如美国的高通公司、我国的海思半导体等。

7.1.5 集成电路应用

集成电路种类繁多,一般可以从功能、结构、制造工艺、集成度、用途和封装等多个角度进行分类,如表 7-1 所示。

表 7-1 常见集成电路分类方式

分类方法	分类名称
按信号类型分类	模拟集成电路(Analog Integrated Circuits)
	数字集成电路(Digital Integrated Circuits)
	数模混合集成电路(Digital-Analog Hybrid Integrated Circuits)

续 表

分类方法	分类名称
按制造工艺分类	半导体集成电路(Semiconductor Integrated Circuits)
	薄膜集成电路(Thin-film Integrated Circuits)
	厚膜集成电路(Thick-film Integrated Circuits)
按集成度分类	小规模集成电路(Small Scale Integrated Circuits,SSI)
	中规模集成电路(Medium Scale Integrated Circuits,MSI)
	大规模集成电路(Large Scale Integrated Circuits,LSI)
	超大规模集成电路(Very Large Scale Integrated Circuits,VLSI)
	特大规模集成电路(Ultra Large Scale Integrated Circuits,ULSI)
	极大规模集成电路(Giga Scale Integrated Circuits,GSi)
按产品功能分类	存储器 Memory,包括 SRAM、DRAM、FLASH、EEPROM 等
	微处理器,包括 CPU、DSP、MCU、MPU 等
	逻辑芯片,包括 FPGA、ASIC、ASSP 等
	模拟芯片,包括 LDO、DC-DC、ADC、DAC、RF 等
按封装形式分类	双列直插封装(Dual Inline Package,DIP)
	单列直插封装(Single Inline Package,SIP)
	方型扁平式封装(Quad Flat Package,QFP)
	方形扁平无引脚封装(Quad Flat No-leads Package,QFN)
	球栅阵列封装(Ball Grid Array Package,BGA)
按定制方式和用途	通用标准、通用定制、专用标准、专用定制

模拟集成电路主要用来放大、滤波、调制和处理各类连续变化的模拟量。模拟集成电路又可以分为功率类和信号链类两大类产品。其中,功率类模拟集成电路主要包括驱动芯片、电源转换芯片和充电/电池管理芯片等;信号链类模拟集成电路主要包括模数转换芯片、高速接口芯片、信号放大器、信号调理芯片和传感器芯片等。

数字集成电路负责处理离散、不连续的各类数字信号。根据功能不同,数字集成电路可以分为逻辑类、存储类和微处理器类等。其中,逻辑类数字集成电路包括通用芯片(CPU、GPU、NPU、DPU)、FPGA 和专用 ASIC 芯片等;存储类芯片包括易失性存储芯片(SRAM、DRAM 等)和非易失性存储(Flash、EEPROM、ROM 等)芯片;微处理器类芯片包括 MCU、MPU、DSP、嵌入式微处理器、通用高性能微处理器等。

数模混合集成电路是将模拟集成电路和数字集成电路整合在一块芯片中,是一种更为复杂的芯片形态。片上系统 SoC 是典型的数模混合集成电路,在单个芯片上集成了系统的全部要素,模拟部分包括电源转换模块、时钟模块、模数转换器、运放等。数字部分包括处理器核、存储器、DSP、外设等。与传统设计相比,SoC 是将整个系统集成在一起,其性能和可靠性显著提高,功耗和体积大幅降低,具有广阔的应用前景。

7.2 集成电路设计

目前,产业界已经形成了标准的数字集成电路设计方法和流程,不同规模的设计公司在 EDA 工具、IP 供应商和 Foundry 工艺的支持下,都能够进行上千万门级的大规模集成电路开发。这是集成电路产业向专业化细分领域发展的结果,也是上、下游产业链精诚合作的结果。

目前,产业界普遍采用的数字集成电路设计基本流程和各个阶段使用的 EDA 工具如图 7-11 所示。




图 7-11 标准集成电路设计流程

整个设计流程可以大致分为前端和后端两部分。前端是从设计规范和功能定义文档出发,在架构级和 RTL 级对芯片进行抽象描述,并通过逻辑综合最终生成芯片的网表级描述。后端的任务是将网表转换成晶圆厂能够识别加工的版图,在这个过程中,后端要解决时序收敛、信号完整性、功耗/面积优化、可制造设计和成品率等关键问题。

业界通常会将集成电路前端和后端交由不同的部门负责,这两部分相对独立,却又频繁交互。例如,前端人员在设计芯片架构时,需要确认并行/串行处理、存储器容量、数据位宽等核心问题,这些都会直接影响芯片最终的面积、功耗和峰值频率,这就需要后端人员基于目标工艺对芯片架构原型进行量化评估,给前端人员架构设计提供重要依据。静态时序分析是保证时序收敛的重要手段,贯穿于整个设计流程,当后端人员发现布局布线无法保证时序收敛时,就会通知前端人员去修改设计约束或者直接修改 RTL 代码。有经验的前端设计人员能够完成高质量的 RTL 代码设计,减少由于逻辑功能错误和时序收敛问题引起的设计反复。现代 EDA 工具能够帮助前端人员快速完成单次设计迭代,大大提高设计空间探索的效率。

7.2.1 功能定义

集成电路功能定义是市场调研和需求分析的结果。从逻辑上来说,功能定义是要解决“做什么”的问题,而后续整个设计流程是回答“怎么做”的问题。功能定义是整个设计流程的起点,对集成电路功能、接口、成本、功耗、性能等核心参数进行规范定义,具体包括以下几个

方面。

1. 功能

对集成电路产品未来的应用系统进行分析,根据系统功能来制定集成电路的具体功能。这一阶段的主要任务是首先明确应用系统为芯片提供的资源,例如电源电压大小、系统时钟频率、数据输入规范、信号接口协议等;其次明确芯片需要完成的核心任务,例如图像处理、语音处理、系统控制、人机交互、输出数据规范等;功能源于需求,只有精准把握应用需求,找到现有系统方案的痛点,才能定义出具有竞争力的芯片产品。

2. 约束

除了对集成电路的功能定性描述,还应该明确具体的约束条件,例如芯片的上市时间(Time To Market, TTM)、成本、功耗、性能等,这些信息对立项评估和可行性分析至关重要。

3. 风险

集成电路设计具有周期长、投入大和风险高的特点,立项之前需要做好风险评估。财务风险是对芯片产品未来盈利能力的风险评估,包括对芯片出货量和单价的估计,以及芯片研发成本和生产成本的估算。技术风险是对芯片研发周期、技术瓶颈、稳定性、可靠性等指标的综合评估。集成电路行业的多项目晶圆(Multi Project Wafer, MPW)是将多个使用相同工艺的集成电路设计放在同一晶圆片上的流片,制造完成后,每个设计可以得到数十片芯片样品。MPW方式以较低的成本实现芯片功能的快速验证,能够显著降低芯片设计的风险,被业界广泛采用。

7.2.2 RTL设计与仿真

RTL设计是指在寄存器传输级对芯片电路进行抽象描述。比RTL抽象层次更高的级别包括系统级和行为级,这些抽象层次缺少硬件细节的描述。目前,虽然业界也有面向系统级的综合工具(即将高层次抽象描述自动转换为门级描述),但是其转换效率和可靠性还无法满足要求。比RTL抽象层次更低的级别是逻辑门级或原理图级,但是门级网表可读性较差,设计效率无法满足要求。因此,RTL设计是一种更为高效、准确、规范的硬件电路描述方式,目前是前端设计人员采用的最主流的电路设计方法,同时业界主流的EDA综合工具均提供RTL级到门级转换的功能。

设计人员使用硬件描述语言(Hardware Description Language, HDL)进行RTL设计,目前有两种硬件描述语言:Verilog HDL和VHDL,并且都已成为IEEE标准。两者共同的特点在于:能形式化地抽象表示电路的结构和行为,支持逻辑设计中层次与模块的描述,可借用高级语言的精巧结构来简化电路的描述,具有电路仿真与验证机制以保证设计的正确性,支持电路描述由高层到低层的综合转换,硬件描述与实现工艺无关(有关工艺参数可通过语言提供的属性包括进去),便于文档管理,易于理解 and 设计重用。不同点在于:VHDL数据类型严格,模型必须精确定义和匹配数据类型,其效率要低于Verilog HDL。整体来说,VHDL语法严格,代码规则更严苛,Verilog HDL则更加灵活,其可读性和易用性高于VHDL。

前端设计人员用RTL代码描述时序电路和组合电路的功能,如图7-12所示,具体包括输入信号、输出信号、时钟和复位信号;输入信号和寄存器之间的逻辑功能;寄存器和寄存器之间的逻辑功能;寄存器和输出信号之间的逻辑功能;寄存器的种类和数量,逻辑门的数量。

芯片的峰值性能、面积、功耗等参数和目标工艺密切相关,RTL 代码中无法反映这些参数的准确数值。




图 7-12 寄存器传输级 RTL 描述电路

RTL 设计过程是将芯片功能从设计规格(Specification)转换为 RTL 代码,这一过程是依靠设计人员手工完成的。仿真验证的目的是保证这一转换过程准确无误。仿真验证的一般性含义是使用 EDA 工具(例如 VCS、Modelsim 等),模拟真实的使用场景给 RTL 代码提供激励,观察 RTL 代码所有节点的响应结果,验证设计的正确性。目前,业界主流的仿真验证都是针对 RTL 代码的动态仿真。综合和布局布线阶段生成的门级网表一般采用静态验证方式,因为,一方面,门级网表是基于底层基础标准单元构建的,电路规模非常庞大,仿真验证的效率非常低;另一方面,综合和布局布线工具从原理上可以保证 RTL 代码和门级网表逻辑功能的一致性,因此后端网表主要是验证时序收敛性、面积、功耗和可制造性,而非功能验证。

RTL 代码的测试平台如图 7-13 所示。其中,测试平台(Testbench)是核心部件,首先完成测试信号和待测 RTL 设计的物理连接;然后提供测试激励,包括时钟信号、复位信号和测试向量,设计人员通过观察 EDA 仿真波形输出来判断测试结果是否符合预期,当然也可以将输出波形传回给测试平台,测试平台将波形转换成文本并判断是否符合预期;最后依靠系统打印的信息查看仿真结果。




图 7-13 RTL 代码的测试平台(Testbench)

7.2.3 逻辑综合

逻辑综合是将高层次语言描述的逻辑功能,经过布尔函数化简、优化后,转换成由低层次门级电路搭建的网表。高层次语言描述的逻辑功能一般是指用硬件描述语言(如 Verilog HDL 或 VHDL)在寄存器传输级对目标功能进行抽象设计而形成的 RTL 代码。门级网表一般是指基于目标工艺的标准单元库搭建的逻辑网表。综合 EDA 工具可以保证 RTL 代码和门级网表逻辑功能的一致性,同时根据设计约束,在由性能、面积和功耗组成的设计空间内进

行探索,最终实现满足设计约束的门级网表。综合 EDA 工具将设计人员从烦琐、复杂的底层逻辑门设计工作中解脱出来,并且快速迭代设计,探索设计空间中的最优解决方案。因此,逻辑综合是集成电路设计自动化流程中不可或缺的重要组成部分。

逻辑综合的流程分为综合输入(Read)、翻译(Translation)、映射与优化等几个关键步骤,如图 7-14 所示。




图 7-14 标准的逻辑综合流程

1. 综合输入

逻辑综合输入包括 RTL 代码、设计约束和工艺库三部分。其中,RTL 代码是逻辑综合的起点,高质量的 RTL 代码的一个重要特点就是可综合性,即 RTL 代码的逻辑语法和编码风格符合逻辑综合 EDA 工具的编译规则,包括词法分析、语法分析和语义分析、中间表示优化等。

设计约束是指对芯片设计的边界进行限制和要求,以确保综合后的电路满足预期性能、时序和功耗指标。设计约束在整个逻辑综合和后端布局布线流程中起着关键的作用。逻辑综合中常见的设计约束包括时序约束、面积约束、功耗约束、综合环境约束和设计规则约束等。设计者可以通过设计约束让电路逻辑功能一致的前提下,实现不同性能、面积和功耗的折中优化方案。

2. 翻译

翻译(Translation)是将 RTL 代码转换为 GTech(Generic Technology)网表的过程,这是一种由通用逻辑门表示的中间网表,与工艺信息无任何关联。翻译的本质是对高层次硬件描述语言的编译过程,具体包括词法分析、语法分析和语义分析、中间表示优化、网表生成、网表

优化等步骤。

(1) 词法分析:指逐行解析 RTL 代码文件,识别并分解出词法单元标记关键词(如 module、assign、always 等)、标识符(如 sys_clk、sram_addr 等)、常量(如 12、4'b1010 等),逻辑操作/运算符(如+、*、<<、&& 等)的过程。

(2) 语法分析和语义分析:语法分析指分析词法单元标记关键词序列,形成满足语法结构的中间表示,比如 module、变量、类型(wire 还是 reg,位宽表示)、always 语句块、敏感列表、赋值语句、循环语句、常数表达式、逻辑表达式、运算操作表达式等;语义分析指进行规则检查,例如变量的类型是否正确、位宽是否匹配、下标是否越界、敏感列表是否包含应有的信息之类的检查。

(3) 网表生成:指将中间表示转换为通用网表,用通用逻辑门电路代替逻辑表达式。比如逻辑表达式转换成逻辑操作电路,运算表达式转换成算术运算单元,边沿触发 always 块中的变量转换为寄存器,case 语句的变量赋值转换成多路选择器(MUX)等。

3. 映射与优化

(1) 工艺映射(Mapping)指将通用网表转换为由目标工艺标准单元组成的网表。其本质是用目标工艺提供的有限逻辑门,去构建与同样网表相同的逻辑功能。电路中的组合逻辑功能(逻辑运算、控制类功能)和时序逻辑(各类触发器和锁存器)是分开独立映射的,而且通常时序逻辑优化和映射的优先级要高于组合逻辑。

时序逻辑映射的关键在于保证电路结构的正确性。寄存器的类型有很多,如上沿/下沿触发、数据使能端、电平触发、复位/置位、同步/异步复位、是否带反向输出功能等,时序逻辑映射需要在标准单元库中准确找到对应的寄存器类型并完成网表映射,如图 7-15 所示。组合逻辑映射是将已经优化好的组合电路转换成标准单元组合,其本质是根据给定的布尔网络,找到一个由多级单元门搭建的等效电路,同时保证电路成本最低(成本用延时、面积和功耗来表征),如图 7-16 所示。




图 7-15 时序逻辑映射

(2) 时序优化是这一阶段的主要任务,根据工艺库中标准单元门的延时信息计算关键路径的延时信息,当发生时序违反〔建立时间(setup)或者保持时间(hold)〕时,将关键路径上的逻辑门进行替换或者重组来满足时序约束的要求。对于已经满足时序约束的路径,则主要进行面积优化。RTL 代码中的复杂运算逻辑常常是延时最大的关键路径,这些运算逻辑操作在映射阶段由于没有足够的时序信息,一般被综合成最小面积的逻辑。如果这类关键路径存在时序违例,则首先优化运算逻辑的电路架构,可以使用速度更快、级数更少的电路架构来减少延迟。




图 7-16 组合逻辑映射

7.2.4 物理设计



芯片物理设计是将综合后的网表转化为版图(Layout)的过程,如 集成电路物理设计图 7-17 所示,版图最终交付给晶圆厂进行生产。在芯片设计流程里通常把整个物理设计过程也称作 Layout,这一阶段涉及复杂且昂贵的 EDA 工具,设计难度较高,需要设计人员对半导体制造工艺和电路原理具有较深的认识。整个芯片物理设计流程可分为布图规划(Floorplan)、布局(Placement)、时钟树综合 CTS(Clock Tree Synthesis)和布线(Routing)等关键步骤。




图 7-17 芯片物理设计流程

1. 布图规划

布图规划是芯片物理设计的起点,是对芯片版图的宏观规划。布图规划的主要内容包含芯片面积的规划、芯片输入/输出(I/O)单元的规划、IP 硬核或模块的规划等。在某些不规则设计中,需要对布线通道进行特殊设置,这些参数的设定也是布图规划的组成部分。当设计进入深亚微米阶段,金属互连线的延时逐渐成为主要矛盾,为了保证芯片时序收敛,在布局之前就要对时钟网络提前规划。可见,布图规划是对芯片版图结构的整体规划和设计。

在布图规划步骤开始之前,需要准备好相关设计和工艺库数据,设计网表和设计约束文件由综合工具生成,工艺库数据(物理库文件、时序库文件和 I/O 文件)均由 Foundry 提供,布图要求文件由前端设计人员依据芯片功能和综合报告来制定,其中包括 I/O 摆放位置、芯片 core 面积预估、IP 硬核摆放位置、芯片的形状等。当读入以上设计和工艺数据后,版图 EDA 工具将标准单元库组成的芯片 core、I/O 单元和 IP 硬核分开显示,如图 7-18 所示。




图 7-18 读入 IP 核、I/O 和芯片内核 core

在此基础上,进行布图规划设计的工作主要包括 I/O 环设计和 IP 硬核摆放。I/O 环设计是指确定 I/O 的数量、位置、布局等关键信息。作为连接芯片内部信号和封装管脚的桥梁,I/O 环的设计需要综合考虑封装可行性、印制板 PCB 走线、芯片内核供电、芯片 I/O 供电、芯片功能等因素,首先要保证信号进出芯片的路径尽可能短,尤其是高频信号或者微弱的模拟输入信号,避免信号交叉,方便封装基板制造,减少基板或印制板的层数。

此外,IP 硬核(如 SRAM、PLL 等)占用面积较大,需要在布图规划阶段确定其物理位置。IP 硬核摆放位置是建立在布图规划基础上的,会对前期布图规划预期产生影响,例如 IP 硬核的位置会影响与其相关联的信号 I/O 单元位置或电源 I/O 单元数量。此外,还需要通过布线通道分析验证后期布线可行性,一般在 IP 硬核四周还会预留不允许摆放标准单元仅供专用布线的通道,防止在布局阶段工具自动将标准单元门摆放在 IP 硬核周围,导致 IP 硬核周围的布线资源被占用,造成出现布线拥塞的情况。因此,在布图规划和布局中,需要进行多次设计迭代,直至满足设计目标。

2. 布局

I/O 环设计和 IP 硬核摆放是一种更高优先级的布局,需要在布图规划阶段完成,剩下的任务是对标准单元门的布局。一般可以采用平铺式或者层次化的布局方案。

(1) 平铺式布局方案。平铺式布局方案是在芯片后端设计中使用平铺布局,即将芯片上的各个功能块、电路元件等按照一种相对均匀、规则的方式分布在整个布局空间内。这种布局方式有其优势和适用场景,但也需要根据具体的设计要求和约束做出权衡。平铺式布局通常

能够充分利用芯片面积,同时有助于减小电路之间的布线长度,从而降低信号传输的延时和功耗。此外,由于电路元器件分布均匀,能够有效避免热点拥塞区域,更有利于散热设计。在平铺式布局方案中,几乎所有标准单元的摆放均由 EDA 工具自动布局方法实现,设计人员也可以通过脚本或手工方式对特殊单元位置进行干预,例如时钟树上的缓冲单元和门控时钟单元。随着芯片电路规模的增加,平铺式布局需要考虑的因素增多,设计空间变得非常庞大,布局非常耗时,设计和验证的难度也随之增加。

(2) 层次化布局方案。在层次化布局方案中,首先根据逻辑综合后各个子模块面积大小,手动分配子模块的位置。然后对子模块内部电路进行布局,布局采用平铺式方法。最后把所有子模块在顶层组装,其布局方法也和平铺式一样。

在层次化布局方案设计中,子模块的约束类型通常包括向导约束(Guide)、区域约束(Region)和围栏约束(Fence),这些约束可以实现子模块布局和布线的管理和控制。向导约束用于指导子模块内部单元的布局和连接方式。通过向导约束,可以定义特定单元的位置、方向、间距等,确保子模块内的元件按照设计规范进行布局。向导约束属于较为宽松的约束,允许模块内部的标准单元摆放在向导范围以外,同时也允许不属于该模块的标准单元放置在向导范围之内。区域约束规定了子模块内部所有标准单元允许摆放的区域,超出该区域即视为违反规则。但是允许不属于该模块的标准单元摆放进该区域。围栏约束是最严格的约束类型,它规定了子模块内部所有标准单元只能摆放在该区域,同时不允许摆放其他模块的标准单元。这些约束类型的使用有助于确保芯片的物理设计在子模块层次上满足设计要求,并提供了对布局和布线的有效控制。

3. 时钟树综合

在逻辑综合阶段,时序分析假定时钟网络是理想的,即时钟的上升沿会在同一时刻到达芯片内部所有触发器的时钟端口,忽略了时钟偏斜(Skew)和抖动(Jitter)等非理想因素,但是实际时钟网络上存在各种非理想因素,后端静态时序分析将时钟设置为传播时钟(Propagated Clock)再进行时序分析,这就需要对时钟网络进行专门的设计,解决时钟网络上由于大扇出、长走线、高负载引起的信号完整性问题,并保证在真实时钟网络条件下,整个芯片的时序满足要求。

芯片规模越大,时钟网络上的延时就越大,那么时钟到达不同位置触发器的时间差异也就越大。因此,必须在时钟源到触发器最短的路径上增加时钟缓冲单元(Clock Buffer),使得所有触发器时钟路径延时达到平衡。时钟树结构被广泛用于数字芯片的时钟网络设计,时钟源成为根节点(Root Pin),时钟信号经过一系列缓冲单元最终到达寄存器的时钟端称为叶节点(Leaf Pin)。时钟网络从根节点逐级插入缓冲单元,按照芯片时钟网络的约束要求产生时钟树的过程称为时钟树综合(Clock Tree Synthesis, CTS)。根据时钟网络的分布特征,时钟树有很多种结构,如 H 树、X 树、平衡树、梳状结构。其中, H 树是较为常见的结构,时钟源为根节点,通过插入时钟缓冲单元,可以保证时钟到达所有叶节点的时间相同,从而减小时间偏斜,如图 7-19 所示。

4. 布线

布线是在版图中将已经摆放好的模块或标准单元连在一起的过程。布线质量会影响信号完整性、时序收敛和芯片的可制造性。在后端 EDA 工具的支持下,布线方案不需要人工干预,由工具进行密集运算,在各种绕线策略间寻找最优化的布线方案。常见的布线流程包括以

下内容。




图 7-19 H 树时钟分布网络

(1) 全局布线。全局布线是一种粗粒度的布线规划,将整个芯片核心区域分割成等大的布线单元 Gcell,每个单元又均匀地划分出布线通道,如图 7-20 所示,这种布线结构可以支持多条走线方案,工具计算布线单元的利用率,如果利用率超出了布线通道数量,工具可以优化绕线,减少布线单元的拥塞。全局布线迭代时间较短,为后期详细布线做好顶层设计,可以提高整个流程的布线效率。全局布线的目标是合理划分布线通道,使得总连接线最短,布线均匀分散避免拥塞,保证信号完整性,保证时序收敛。




图 7-20 全局布线规划示意图

(2) 详细布线。详细布线是在全局布线的基础上,将网表中同属于一个线(Net)上的所有端点(Pin)连接上,对详细布线的要求是连线距离尽量短,同一根线尽可能避免切换不同的金属层,同时保证连线的长度、最小宽度、最小间距、最小面积等符合设计规则。详细布线是芯片物理设计的最后环节,工具会根据最终布线结果提取连线寄生参数,并用于最终的静态时序分析。当芯片制程降至 180 nm 以下时,对于串扰(Crosstalk)引起信号完整性问题的分析必不可少,如果串扰最终引起时序不收敛,那么需要对详细布线进行优化。具体方法包括增加走线间隔,对关键信号线屏蔽保护,避免平行走线以及插入缓冲器等。

7.2.5 EDA 工具

集成电路设计是一个高度专业化和复杂的过程,它涵盖了从概念构思到最终产品制造的多个阶段。这个过程不仅需要深厚的工程知识,还依赖于一系列高度专业化的电子设计自动化 EDA 工具。现代 EDA 工具是推动集成电路朝着高集成度、高频率、低功耗、小尺寸方向发展的决定性因素。很难想象百万门以上的数字集成电路,如果依靠人工将 RTL 代码转换为门级电路将是何等的困难和耗时。以下将讨论集成电路设计的每个阶段及对应的 EDA 工具。

1. 需求分析与规划

在需求分析与规划阶段,设计团队首先定义芯片的基本功能和性能目标,包括处理速度、功耗、物理尺寸和成本等方面。为此,设计师需要进行市场调研,了解潜在用户的需求,以及竞争产品的性能和定价。此外,还需要考虑未来的技术趋势,确保设计的芯片在未来几年内仍然具有竞争力。这一阶段的工作重点是确定一个既现实又富有前瞻性的目标。这一阶段是考验团队的市场分析能力和产品定义水平,不涉及 EDA 工具的使用。

2. 系统级设计

系统级设计是将需求和产品定义转化为具体的技术方案。设计人员在这一阶段使用高级建模工具来创建整个系统的初步模型。这些模型帮助设计人员理解不同设计决策对性能、功耗和成本的影响。在这个阶段,设计人员利用建模工具高效率地探索巨大设计空间,评估多种不同的架构方案,选择最优化的芯片架构方案进行深入开发。

目前电子系统级(Electronic System Level, ESL)工具通常采用工业标准语音建模,包括 C/C++、System C、SystemVerilog 等,业界主流的系统级设计验证工具包括 Mentor Graphics 公司的 Seamless 工具,以及 Carbon Design Systems 公司的 SoC Designer 工具。此类工具提供一个软硬件协同验证环境,允许同时调试系统的硬件和软件,通过创建虚拟的系统原型,可以在实际硬件制造之前就对整个系统进行测试和验证,大大缩短开发周期。同时这类工具还提供性能参数分析功能,支持各种系统架构的早期定量评估。

3. 逻辑设计与功能验证

逻辑设计阶段是将系统级设计转换为具体的硬件描述语言(HDL)代码的过程。设计人员使用 VHDL 和 Verilog HDL 语言对芯片功能进行寄存器传输级的建模。完成逻辑设计后进行功能验证。功能验证也叫仿真,是指从电路的描述提取模型,然后在模型的顶层施加激励信号,通过观察该模型在外部激励信号下的实时响应来判断该电路功能是否符合预期。仿真一般使用事件驱动的方法。

逻辑设计阶段对 EDA 工具依赖较少,一般使用 RTL 代码质量检查工具进行代码分析,这类工具通常称为 Lint 工具,如 Synopsys 公司的 SpyGlass 工具, Cadence 公司的 Hal 工具以及 Mentor Graphics 的 Questa RTL Lint 工具。使用 Lint 工具可以在设计早期就发现代码中的潜在问题,包括代码规范和风格问题、逻辑错误、仿真和综合问题预测,等等。

功能验证工具主要分为晶体管级仿真工具和逻辑仿真工具。SPICE 是目前最经典且广泛使用的晶体管级仿真工具之一,其特点是高精度、多功能性和对用户开放。当今主流的 EDA 工具如 HSPICE、PSPICE、Electronics Workbench 都是从 SPICE 演变而来。为了适应

更大规模电路的仿真需求, FastSPICE 仿真器逐渐成为主流, 它在保证仿真精度的同时提供更快仿真速度。常见工具包括 Mentor Graphics 公司的 Eldo, Cadence 公司的 Spectre 和 Ansys 公司的 Nanosim。晶体管级仿真工具主要用于模拟集成电路设计。逻辑仿真工具主要用于数字集成电路的仿真与验证, 这类工具可以进行行为级、RTL 级和门级网表的仿真, 特点是速度快、易于操作、方便调试。Synopsys 公司的 VCS 是业界领先的逻辑仿真工具, 其结合周期算法和事件驱动算法, 通过先进的编译技术和仿真算法, 具有仿真速度快、精度高的特点。VCS 支持多种硬件描述语言, 包括 Verilog HDL, SystemVerilog, VHDL 等, 同时支持强大的调试工具, 如交互式调试、波形查看和性能分析等, 帮助设计人员快速定位和解决问题。Mentor Graphics 的 Modelsim 也是广泛使用的仿真工具, 其采用直接优化的编译技术、Tcl/Tk 技术和单一内核仿真技术, 支持 VHDL 和 Verilog HDL 的混合仿真。

4. 逻辑综合

在逻辑综合阶段, 需要将 HDL 代码转换成由标准单元门组成的门级网表, 这一步骤使用的工具称为逻辑综合工具。除了以上转换工作, 逻辑综合工具还需要进行优化设计以满足时序、功耗和面积等约束条件。Synopsys 公司的 Design Compiler 工具是业界最具影响力的综合工具之一, 广泛应用于全球范围内的顶尖半导体公司和设计团队, 基于 Design Compiler 的综合流程被业界公认为芯片设计标准流程。Design Compiler 已经发展成为连接设计与工艺的桥梁, 前面提到 RTL 设计人员在编写代码期间需要了解逻辑综合工具的工作原理, 以便指导工具将 RTL 代码转换为预期硬件电路, 同时要避免综合工具无法识别或存在歧义的代码。对于工艺部分, 绝大部分的晶圆代工厂、IP 供应商和标准单元库提供商提供的设计数据都支持 Design Compiler 的综合流程。

除了 Design Compiler, Cadence 公司提供的 Genus 综合解决方案支持高效的 RTL 到门级的转换, 并针对多种设计目标进行优化, 包括速度、面积和功耗。Siemens EDA (前身是 Mentor Graphics 公司提供的 Precision Synthesis 工具支持多种 FPGA 和 ASIC 设计, 提供了包括逻辑综合在内的多种功能。

5. 布局与布线

布局与布线 (Place & Route) 的主要目的是在给定的硅片区域内确定集成电路中各个组件 (包括标准单元和宏单元, 如 I/O、SRAM、PLL 等 IP 固核) 的物理位置, 并规划它们之间的连线路径。这一阶段对于实现设计性能、功耗、面积和可靠性目标至关重要。目前, 主流的 EDA 公司都有专门的布局与布线工具, 例如 Cadence 公司提供的 Innovus 工具和 Synopsys 公司提供的 IC Compiler 工具。

Innovus 工具是 Cadence 公司专用于布局布线的核心工具, 工具支持从数字设计到物理实现的全设计流程, 特别是在性能、功耗和面积优化方面表现突出。Innovus 采用先进算法实现多目标优化任务, 支持基于 7 nm 以下先进工艺节点的设计, 工具内集成了自家时序分析引擎 Tempus 和功耗分析引擎 Voltus, 提供完整的数字芯片设计解决方案, 适用于高性能计算、移动设备、汽车电子和物联网设备等多种应用领域的 SoC 设计。

IC Compiler 是 Synopsys 提供的布局与布线解决方案, 其提供高质量、高性能的 IC 设计实现, 特别对先进工艺节点支持方面, 工具支持包括 5 nm 和 3 nm 在内的最先进工艺节点。IC Compiler 提供先进的算法优化引擎, 同时与自家工具 Design Compiler、PrimeTime 无缝集成, 实现从 RTL 到版图 GDSII 的全流程设计解决方案, 广泛应用于高性能、低功耗的应用处

理器、GPU、网络芯片等领域的核心芯片设计。

6. 物理验证

集成电路流片(tape out)之前需要进行物理验证,具体任务包括设计规则检查(DRC)、布局与原理图比对(LVS)、光学近似校正(OPC)、寄生参数提取等。在这方面,Cadence 公司的 Calibre 工具已经成为业界标准。其中,Calibre DRC 用于检查芯片版图设计是否符合特定制造工艺的规则,这些规则涵盖了尺寸、间距、宽度等多个方面,以确保设计可以成功制造。Calibre LVS 可用于比对设计的物理图形和原理图,确保它们之间的一致性,这一步骤对于验证设计的正确性非常关键。随着工艺节点的不断缩小,OPC 成了必不可少的步骤,用于修改掩模图形,以补偿光刻过程中的光学失真。Calibre xACT 是 Calibre 家族中提供高级 3D 寄生提取能力的工具,它可以精确地提取电阻、电容等寄生参数,这些参数将用于静态时序分析、后仿真和功耗分析。随着工艺尺寸的不断下降,互连线上的延时、电阻、电容已经不可忽略,甚至逐渐成为路径延时的主导因素。因此布局布线后的寄生参数提取已经成为后端物理验证的关键环节。

Synopsys 公司的 StarRC 是一款专业的寄生参数提取软件,广泛应用于集成电路设计中,特别是在数字、定制和混合信号设计领域。StarRC 专注于提供高精度的电阻、电容以及电感的寄生参数提取,支持包括简单 RC 模型到复杂的 RCL 和 CCAP(耦合电容)模型在内的多种寄生模型。StarRC 针对最新的工艺技术进行了优化,包括 7 nm、5 nm 甚至更先进的节点,能够处理极小特征尺寸带来的挑战,该工具在高速、高频和大规模设计中表现突出。

7. 静态时序分析

静态时序分析是验证集成电路设计中信号时序是否满足要求的关键步骤,工具不需要运行动态仿真,而是通过分析时序路径中数据和时钟延时的相对关系来判断是否存在建立时间和保持时间的时序风险。静态时序分析存在于设计流程的多个环节,例如逻辑综合阶段会根据设计约束对布局布线之前的网表做静态时序分析,布局布线期间的时序优化依据也来自静态时序分析的结果。还有一个非常重要的环节需要静态时序分析,即后端物理设计完成后,对后端网表和反提寄生参数进行时序验证,这一步骤是芯片 sign off 的重点检查工作。

PrimeTime 是 Synopsys 提供的业界领先的 STA 工具,目前已经成为业界标准,支持从设计阶段到最终签发阶段的时序分析和优化。PrimeTime 的多模多角度(MMM)分析功能允许开发者在不同工艺角下进行时序评估,保证芯片在各种环境下的时序可靠性。此外,其先进的时钟域交叉(CDC)分析能力帮助识别和解决潜在的信号完整性问题,这在多时钟域和高速设计中尤为重要。PrimeTime 还集成了全面的功耗分析工具,在早期阶段就对芯片的功耗进行准确的评估和优化。PrimeTime 的以上特点,不仅加速了设计验证流程,还提高了设计的可靠性和市场竞争力,这也是它成为业界标准工具的重要原因。

此外,Cadence 公司的 Tempus 工具和 Simens EDA 公司的 Questa Timing Analyzer 也是专业的静态时序分析工具,并且在自家 EDA 工具链中实现了无缝集成。

章节习题

7-1 简述何为摩尔定律,以及自己对摩尔定律的理解。

- 7-2 什么是晶体管? 什么是 CMOS 技术?
- 7-3 随着半导体工艺不断缩小,出现了哪些新型晶体管器件结构?
- 7-4 阐述后摩尔时代半导体技术发展的三大技术路线。
- 7-5 集成电路设计方法经历了哪三个重要阶段?
- 7-6 集成电路产业链包括哪些?
- 7-7 IDM 模式和垂直分工模式的区别是什么?
- 7-8 按信号类型可以把集成电路产品分为哪些类别? 举例说明。
- 7-9 简述集成电路设计流程。
- 7-10 什么是 RTL? 有什么作用?
- 7-11 芯片逻辑综合工具的主要作用是什么?
- 7-12 芯片物理设计的主要目的是什么?
- 7-13 列举主流的 EDA 工具,并说明其作用。

本章参考文献

- [1] 魏继增. SoC 设计方法与实现[M]. 4 版. 北京:电子工业出版社,2022.
- [2] 周润德. CMOS 超大规模集成电路设计[M]. 4 版. 北京:电子工业出版社,2012.
- [3] 张盛. 数字集成电路设计——从 VLSI 体系结构到 CMOS 制造[M]. 北京:人民邮电出版社,2010.
- [4] 陈春章. 数字集成电路物理设计[M]. 北京:科学出版社,2008.
- [5] 张文俊. 高级 ASIC 芯片综合[M]. 北京:清华大学出版社,2007.
- [6] 林丰成. 数字集成电路设计与技术[M]. 北京:科学出版社,2008.
- [7] 邓中翰. 集成电路技术综述[J]. 集成电路与嵌入式系统,2024,24(1):1-12.
- [8] 卜伟海. 后摩尔时代集成电路产业技术的发展趋势[J]. 前瞻科技. 2022,1(3):20-41.
- [9] 边计年. 数字系统设计自动化[M]. 2 版. 北京:清华大学出版社,2005.
- [10] 沈戈. 片上系统—可重用设计方法学[M]. 北京:电子工业出版社,2004.