

Lab6 实验报告

PB20000072 王铖潇

一、Tomasulo算法模拟器

分别截图（当前周期2和当前周期3），请简要说明load部件做了什么改动

周期2的截图如下：

Tomasulo算法模拟器

使用说明 | 关于我们

第一步：
设置指令和参数，
然后点击“执行”

注1: R[x]表示寄存器x的内容
M[y]表示存储器中存储单元y的内容

注2:

功能部件的执行时间

Load2加/减2乘法10除法40

执行 复位

第二步：用右边的按钮，
控制指令的执行

步进 退1步 前进5个周期 后退5个周期 执行到底 退出

指令状态

指令	流出	执行	写结果
L.D F6, 21(R2)	1	2	
L.D F2, 0(R3)	2		
MULT.D F0, F2, F4			
SUB.D F8, F6, F2			
DIV.D F10, F0, F6			
ADD.D F6, F8, F2			

保留站

Time	名称	Busy	Op	Vj	Vk	Qj	Qk
	Add1	No					
	Add2	No					
	Add3	No					
	Multi1	No					
	Multi2	No					

寄存器

字段	F0	F2	F4	F6	F8	F10	F12	F14	F16	F18	F20	F22	F24	F26	F28	F30
Qi		Load2		Load1												
值																

Load部件

名称	Busy	地址	值
Load1	Yes	R[R2]*21	
Load2	Yes	0	
Load3	No		

当前周期： 2

转移至 0 go

周期3的截图如下：

Tomasulo算法模拟器

使用说明 | 关于我们

第一步：
设置指令和参数，
然后点击“执行”

注1: R[x]表示寄存器x的内容
M[y]表示存储器中存储单元y的内容

注2:

功能部件的执行时间

Load2加/减2乘法10除法40

执行 复位

第二步：用右边的按钮，
控制指令的执行

步进退1步前进5个周期后退5个周期执行到底退出

指令状态

指令	流出	执行	写结果
L.D F6, 21(R2)	1	2~3	
L.D F2, 0(R3)	2	3~	
MULT.D F0, F2, F4	3		
SUB.D F8, F6, F2			
DIV.D F10, F0, F6			
ADD.D F6, F8, F2			

Load部件

名称	Busy	地址	值
Load1	Yes	R[R2]+21	M[R[R2]+21]
Load2	Yes	R[R3]+0	
Load3	No		

保留站

Time	名称	Busy	Op	Vj	Vk	Qj	Qk
	Add1	No					
	Add2	No					
	Add3	No					
	Multi	Yes	MULT.D		R[F4]	Load2	
	Multi2	No					

寄存器

字段	F0	F2	F4	F6	F8	F10	F12	F14	F16	F18	F20	F22	F24	F26	F28	F30
Qi	Multi	Load2		Load1												
值																

当前周期： 3

转移至 go

周期2：Load1和Load2部件的状态设置成Busy，Load1地址设置成需要取的值的地址。

周期3：Load1的值设置成Load指令取到了的内存中的值。Load2地址设置成需要取的值的地址。

截图MUL.D刚开始执行时系统状态，并说明该周期相比上一周期整个系统发生了哪些改动（指令状态、保留站、寄存器和Load部件）

MUL.D 刚开始执行时系统状态截图如下：

Tomasulo算法模拟器

使用说明 | 关于我们

第一步：

设置指令和参数，
然后点击“执行”

注1: R[i]表示寄存器i的内容

M[j]表示存储器中存储单元j的内容

注2:

M1=M[R[R2]+21]

M2=M[R[R3]+0]

功能部件的执行时间

Load

2

加/减

2

乘法

10

除法

40

执行

复位

第二步：用右边的按钮，
控制指令的执行

步进

退1步

前进5个周期

后退5个周期

执行到底

退出

指令状态

指令	流出	执行	写结果
L.D F6, 21(R2)	1	2~3	4
L.D F2, 0(R3)	2	3~4	5
MULT.D F0, F2, F4	3	6~	
SUB.D F8, F6, F2	4	6~	
DIV.D F10, F0, F6	5		
ADD.D F6, F8, F2	6		

Load部件

名称	Busy	地址	值
Load1	No		
Load2	No		
Load3	No		

当前周期： 6

转移至

保留站

Time	名称	Busy	Op	Vj	Vk	Qj	Qk
1	Add1	Yes	SUB.D	M1	M2		
	Add2	Yes	ADD.D		M2	Add1	
	Add3	No					
9	Mult1	Yes	MULT.D	M2	R[F4]		
	Mult2	Yes	DIV.D		M1	Mult1	

寄存器

字段	F0	F2	F4	F6	F8	F10	F12	F14	F16	F18	F20	F22	F24	F26	F28	F30
Qi	Mult1	Load2		Add2	Add1	Mult2										
值		M2		M1												

发生的改动有：

1. 指令状态：ADD.D 指令流出，MUL.D 和 SUB.D 都开始执行。

2. 保留站：

由于MUL.D 开始执行，Mult1 部件的Time 值设置成9，说明还需要9个周期。

由于ADD.D 指令流出，Add2 部件的Busy 值设置成Yes，操作是ADD.D。第一个操作数不可用，需要等待Add1 的结果，因此Qj 是Add1；第二个操作数可用，是M2，从寄存器表可以看到M2 是之前执行的Load2 的结果。

3. 寄存器：

由于ADD.D 流出，F6 是它的目的寄存器，所以F6 的Busy 字段设置成Yes。这条指令使用的Add2 部件会把输出结果放在F6中，所以F6 的Qi 字段设置成Add2。

4. Load部件：

无变化。

简要说明是什么相关导致MUL.D流出后没有立即执行

数据相关。MUL.D 执行需要用到源寄存器 F2 里的值，但是它在第5个周期前都还没有Load出来。

请分别截图15周期和16周期的系统状态，并分析系统发生了哪些变化

第15周期系统状态如下：

第一步：
设置指令和参数，
然后点击“执行”

注1: R[i]表示寄存器i的内容
M[i]表示存储器中存储单元i的内容

注2:

M1=M[R[R2]+21]
M2=M[R[R3]+0]
M3=M1-M2
M4=M3+M2
M5=M2*R[F4]

功能部件的执行时间

Load	2	加/减	2
乘法	10	除法	40

执行 复位

第二步：用右边的按钮，
控制指令的执行

指令状态

指令	流出	执行	写结果
L D F6, 21(R2)	1	2~3	4
L D F2, 0(R3)	2	3~4	5
MULT.D F0, F2, F4	3	6~15	
SUB.D F8, F6, F2	4	6~7	8
DIV.D F10, F0, F6	5		
ADD.D F6, F8, F2	6	9~10	11

保留站

Time	名称	Busy	Op	Vj	Vk	Qj	Qk
	Add1	No					
	Add2	No					
	Add3	No					
	Mult1	Yes	MULT.D	M2	R[F4]		
	Mult2	Yes	DIV.D		M1	Mult1	

寄存器

字段	F0	F2	F4	F6	F8	F10	F12	F14	F16	F18	F20	F22	F24	F26	F28	F30
Qi	Mult1	Load2		Add2	Add1	Mult2										
值		M2		M4	M3											

Load部件

名称	Busy	地址	值
Load1	No		
Load2	No		
Load3	No		

当前周期： 15

转移至

第16周期系统状态如下：

Tomasulo算法模拟器

使用说明 | 关于我们

第一步：
设置指令和参数，
然后点击“执行”

注1: R[x]表示寄存器x的内容
M[y]表示存储器中存储单元y的内容

注2:
M1=M[R[R2]+21]
M2=M[R[R3]+0]
M3=M1-M2
M4=M3+M2
M5=M2*R[F4]

功能部件的执行时间

Load2加/减2乘法10除法40

执行复位

第二步：用右边的按钮，
控制指令的执行

步进退1步前进5个周期后退5个周期执行到底退出

指令状态

指令	流出	执行	写结果
L.D F6, 21(R2)	1	2~3	4
L.D F2, 0(R3)	2	3~4	5
MUL.D F0, F2, F4	3	6~15	16
SUB.D F8, F6, F2	4	6~7	8
DIV.D F10, F0, F6	5		
ADD.D F6, F8, F2	6	9~10	11

Load部件

名称	Busy	地址	值
Load1	No		
Load2	No		
Load3	No		

保留站

Time	名称	Busy	Op	Vj	Vk	Qj	Qk
	Add1	No					
	Add2	No					
	Add3	No					
	Mult1	No					
	Mult2	Yes	DIV.D	M5	M1		

寄存器

字段	F0	F2	F4	F6	F8	F10	F12	F14	F16	F18	F20	F22	F24	F26	F28	F30
Qi	Mult1	Load2		Add2	Add1	Mult2										
值	M5	M2		M4	M3											

当前周期：16

转移至go

变化：

- 第15周期：MUL.D 指令执行完毕。
- 第16周期：

指令状态：MUL.D 结果写回；

保留站：Mult1 的 Busy 设置成 No；Mult2 的第一个寄存器可用，值是 M5。

寄存器：Mult1 的结果值标记为 M5，记录在 F0 的 值 字段中。

回答所有指令刚刚执行完毕时是第多少周期，同时请截图（最后一条指令写CBD时认为指令流执行结束）

57个周期。

截图如下：

Tomasulo算法模拟器

使用说明 | 关于我们

Tomasulo算法模拟器

第一步：

设置指令和参数，
然后点击“执行”

注1: R[x]表示寄存器x的内容
M[y]表示存储器中存储单元y的内容

注2:
 M1=M[R[2]+21]
 M2=M[R[3]+0]
 M3=M1-M2
 M4=M3+M2
 M5=M2*R[F4]
 M6=M5/M1

功能部件的执行时间

Load 2 加/减 2

乘法 10 除法 40

执行

复位

第二步：用右边的按钮，
控制指令的执行

步进

退1步

前进5个周期

后退5个周期

执行到底

退出

指令状态

指令	流出	执行	写结果
L.D F6, 21(R2)	1	2~3	4
L.D F2, 0(R3)	2	3~4	5
MULT.D F0, F2, F4	3	6~15	16
SUB.D F8, F6, F2	4	6~7	8
DIV.D F10, F0, F6	5	17~56	57
ADD.D F6, F8, F2	6	9~10	11

Load部件

名称	Busy	地址	值
Load1	No		
Load2	No		
Load3	No		

当前周期： 57

转移至

保留站

Time	名称	Busy	Op	Vj	Vk	Qj	Qk
	Add1	No					
	Add2	No					
	Add3	No					
	Mult1	No					
	Mult2	No					

寄存器

字段	F0	F2	F4	F6	F8	F10	F12	F14	F16	F18	F20	F22	F24	F26	F28	F30
Qi	Mult1	Load2		Add2	Add1	Mult2										
值	M5	M2		M4	M3	M6										


二、多cache一致性算法-监听法

利用模拟器进行下述操作，并填写下表

所进行的访问	是否发生了替换	是否发生了写回	监听协议进行的操作	块状态改变
CPUA 读第 5 块	是, 替换 CacheA 的块 1	否	CacheA给Bus传递读不命中信号 存储器把第5块传给 CacheA	CacheA 第1块: I -> S
CPUB 读第 5 块	是, 替换 CacheB 的块 1	否	CacheB 给Bus传递读不命中信号 存储器把第5块传给 CacheB	CacheB 第1块: I -> S
CPUC 读第 5 块	是, 替换 CacheC 的块 1	否	CacheC 给Bus传递读不命中信号 存储器把第5块传给 CacheC	CacheC 第1块: I -> S
CPUB 写第 5 块	否	否	CacheB 给Bus传递作废信号	CacheA 第1块: S -> I CacheC 第1块: S -> I CacheB 第1块: S -> M
CPUD 读第 5 块	替换 CacheD 的块 1	是, CacheB 的块 1 写回	CacheD 给Bus传递读不命中信号 CacheB 写回第 5 块 存储器把第5块传给 CacheD	CacheB 第1块: M -> S CacheD 第1块: I -> S
CPUB 写第 21 块	替换 CacheB 的块 1	否	CacheB 给Bus传递写不命中信号 存储器把第21块传给 CacheB	CacheB 第1块: S -> M
CPUA 写第 23 块	替换 CacheA 的块 3	否	CacheA 给Bus传递写不命中信号 存储器把第21块传给 CacheA	CacheA 第3块: S -> M
CPUC 写第 23 块	替换 CacheC 的块 3	是, CacheA 的块 3 写回	CacheC 给Bus传递写不命中信号 CacheA 写回第 23 块 存储器把第23块传给 CacheC	CacheA 第3块: M -> S CacheC 第3块: I -> M
CPUB 读第 29 块	替换 CacheB 的块 1	是, CacheB 的块 1 写回	CacheB 写回第 21 块 CacheB 给Bus传递读不命中信号 存储器把第29块传给 CacheB	CacheB 第1块: M -> S

所进行的访问	是否发生了替换	是否发生了写回	监听协议进行的操作	块状态改变
CPU B 写第 5 块	替换 CacheB 的块 1	否	CacheB 给Bus传递写不命中信号 存储器把第5块传给CacheB	CacheB 第1块: S -> M CacheD B 第1块: S -> I

截图展示执行完以上操作后整个cache系统的状态




多cache一致性算法-目录法

利用模拟器进行下述操作，并填写下表

所进行的访问	监听协议进行的操作	块状态改变
CPUA 读第6 块	CacheA 向宿主结点发送读不命中(A, 6)消息 宿主结点把块发送给本地结点	CacheA 第2块: I -> S 存储器A 第6块: U -> S 共享集合: {A}
CPUB 读第6 块	CacheB 向宿主结点发送读不命中(B, 6)消息 宿主结点把块发送给本地结点	CacheB 第2块: I -> S 共享集合: {A, B}
CPUD 读第6 块	CacheD 向宿主结点发送读不命中(D, 6)消息 宿主结点把块发送给本地结点	CacheD 第2块: I -> S 共享集合: {A, B, D}
CPUB 写第6 块	CacheB 向宿主结点发送写(B, 6)命中消息 宿主向远程结点 Cache A 和 Cache D 发送作废数据块(6)的消息 CacheA 第2块: I -> S	CacheA 第2块: S -> I CacheD 第2块: S -> I CacheB 第2块: S -> M 存储器A 第6块: S -> M 共享集合: {B}
CPUC 读第6 块	CacheC 向宿主结点发送读不命中(C, 6)消息 给远程结点CacheB发取数据块(6)的消息 远程结点把数据块(6)传递给宿主结点 宿主结点把数据块(6)传递给本地结点	CacheB 第2块: M -> S CacheC 第2块: I -> S 存储器A 第6块: M -> S 共享集合: {B, C}
CPUD 写第20 块	CacheD 向宿主结点发送写不命中(D, 20)消息 宿主把数据块送给本地结点	CacheD 第0块: I -> M 存储器C 第20块: U -> M 共享集合: {D}
CPUA 写第20 块	CacheA 向宿主结点发送写不命中(A, 20)消息 宿主结点向远程结点发送取并作废(20) 的消息 远程结点把数据块送给宿主结点, 并作废对应块 宿主把数据块送给本地结点	CacheD 第0块: M -> I CacheA 第0块: I -> M 共享集合: {A}

所进行的访问	监听协议进行的操作	块状态改变
CPUD 写第6 块	CacheD向宿主结点发送写不命中(D,6)消息 宿主结点向远程结点CacheB与 CacheC发送作废(6)消息 远程结点把数据块送给宿主结点并将对应块作废 宿主结点把数据块送给本地结点	CacheB 第2块: S -> I CacheD 第2块: I -> M 存储器A 第6块: S -> M 共享集合: {D}
CPUA 读第12 块	CacheA向被替换块的宿主结点发送写回并修改共享集(A, 20)消息 CacheA向宿主结点发送读不命中(A, 12)消息 宿主结点把数据块送给本地结点	CacheA 第0块: M -> I CacheA 第0块: I -> S 存储器C 第20 块: M -> U 共享集合: {}; 存储器B 第12 块: U -> S 共享集合: {A}

截图展示执行完以上操作后整个cache系统的状态



综合问答

目录法和监听法分别是集中式和基于总线，两者优劣是什么

1. 目录法

- 优点：
 - 可以支持大型体系，可扩展性好。
- 缺点：
 - 存储器接口通信压力大，存储器速度会造成限制。并且当处理器数目增多的时候，目录的存储开销会变得很大。

2. 监听法

- 优点：
 - 在小型体系中，总线压力较小，成本低。
- 缺点：
 - 总线的可扩放性收到一定限制：总线上能够连接的处理器数目有限，共享总线存在竞争使用问题，在由大量处理器构成的多处理器系统中监听带宽是瓶颈。
 - 在非总线或环的网络上监听是比较困难的：必须将一致性相关信息广播到所有处理器，这是比较低效的。

Tomasulo算法相比Score Board算法有什么异同

1. 分别解决了什么相关：

都解决了三种相关，但是方式不完全相同。

- 结构相关：有结构冲突时指令不流出。
- RAW相关：操作数可用时才进入执行阶段。
- WAR相关和WAW相关：Tomasulo通过寄存器重命名解决，Score Board通过流水线停顿等待的方式解决。

2. 分别是分布式还是集中式：

Tomasulo是分布式

Score Board是集中式

Tomasulo算法是如何解决结构、RAW、WAR和WAW相关的

1. 结构相关

有结构冲突时指令不流出。

2. RAW相关

操作数可用时才进入执行阶段，否则等待需要的操作数的结果算出来。

3. WAR相关

寄存器重命名。

4. WAW相关

寄存器重命名。

实验总结

一学期的实验终于告一段落，和Verilog的相处也可以暂告一段落了。

从实现最基本的五级流水线到缓存和分支预测的实现，再到最后对GPU的Cuda编程和对Tomasulo和Cache一致性的理解，我对计算机体系结构有了更深入的理解。曾经最令我头大的Verilog编程这学期看起来也逐渐清晰可爱。之前被数电实验和计算机组成原理实验折磨的时候一直说自己以后坚决不会做系统方向的研究，经过一学期的实验这一点态度似乎也有所改观，突然觉得体系结构也很有意思，或许以后也可以尝试着向这个方向做一做呢。

谢谢助教一学期以来的辛苦付出！如果没有助教给出的友好的实验框架，我对Verilog的态度大概毕业之前都不会改变。