İŞ PAKETİ -I	Literatür Taraması		Dönemi	01-30 Aralık 2016
	Öğrenci-1	Öğrenci-2	Öğrenci-3	Öğrenci-4
Hafta - 1	STC Tanımı	STC Tanımı	STC Tanımı	STC Tanımı
Hafta - 2	Teori	Teori	Teori	Teori
Hafta - 3	Matlab Simuling literatürü	C/C++ literatürü	FPGA Tabanlı literatür	DSP Tabanlı literatür
Hafta - 4	Rapor	Rapor	Rapor	Rapor
İŞ PAKETİ -II	Benzetim Çalışmaları -Clutter		Dönemi	02- 27 Ocak 2017
	Öğrenci-1	Öğrenci-2	Öğrenci-3	Öğrenci-4
Hafta - 1 Hafta - 2	Matlab Sea clutter generation Matlab Sea clutter generation Matlab Sea clutter	Simulink Sea Clutter Generation Simulink Sea Clutter Generation Simulink Sea Clutter	FPGA tabanlı deniz ekosu üretimi FPGA tabanlı deniz ekosu üretimi FPGA tabanlı deniz	DSP tabanlı deniz ekosu üretimi DSP tabanlı deniz ekosu üretimi DSP tabanlı deniz
Hafta - 3	generation	Generation	ekosu üretimi ¹	ekosu üretimi²
Hafta - 4	Rapor, m file	Rapor, m file	Rapor v file	Rapor, c file
İŞ PAKETİ -III	Benzetim Çalışmaları-STC		Dönemi	01- 24 Şubat 2017
	Öğrenci-1	Öğrenci-2	Öğrenci-3	Öğrenci-4
Hafta - 1	Matlab STC uygulaması	Simulink STC uygulaması	Matlab STC uygulaması	Simulink STC uygulaması
Hafta - 2	Matlab STC uygulaması	Simulink STC uygulaması	Matlab STC uygulaması	Simulink STC uygulaması
Hafta - 3	Matlab STC uygulaması	Simulink STC uygulaması	Matlab STC uygulaması	Simulink STC uygulaması
Hafta - 4	Rapor, m file	Rapor, m file	Rapor, m file	Rapor, m file
İŞ PAKETİ -IV	Gömülü Yazılım-Altyapı		Dönemi	06- 31 Mart 2017
	Öğrenci-1	Öğrenci-2	Öğrenci-3	Öğrenci-4
Hafta - 1	Matlab/Verilog Çevrim	Matlab/C Çevrim	Matlab/Verilog Çevrim	Matlab/C Çevrim
Hafta - 2	FPGA Mimari Analizi ³	DSP Mimari Analizi ⁴	FPGA Mimari Analizi ³	DSP Mimari Analizi ⁴
Hafta - 3	Verilog Dili Analizi	Gömülü C Analizi	Verilog Dili Analizi	Gömülü C Analizi
Hafta - 4	Rapor	Rapor	Rapor	Rapor
İŞ PAKETİ -V	Gömülü Yazılım-STC		Dönemi	03- 28 Nisan 2017
	Öğrenci-1	Öğrenci-2	Öğrenci-3	Öğrenci-4
Hafta - 1	Verilog STC Mod.Tas. ⁵	C STC Fonk. Tasarımı ⁶	Verilog STC Mod.Tas.	C STC Fonk. Tasarımı
Hafta - 2	Verilog STC Mod.Tas.	C STC Fonk. Tasarımı	Verilog STC Mod.Tas.	C STC Fonk. Tasarımı
Hafta - 3	Verilog STC Mod.Tas.	C STC Fonk. Tasarımı	Verilog STC Mod.Tas.	C STC Fonk. Tasarımı
Hafta - 4	Rapor. v file	Rapor. c file	Rapor. v file	Rapor. c file

İŞ PAKETİ -VI	Test ve Değerlendirme		Dönemi	01- 26 Mayıs 2017
	Öğrenci-1	Öğrenci-2	Öğrenci-3	Öğrenci-4
Hafta - 1	FPGA Çözümü Benzetim Testi ⁷	DSP Çözümü Benzetim Testi ⁷	FPGA Çözümü Benzetim Testi ⁷	DSP Çözümü Benzetim Testi ⁷
Hafta - 2	FPGA Çözümü KKTS Gerçek Veri Testi ⁸	DSP Çözümü KKTS Gerçek Veri Testi ⁸	FPGA Çözümü KKTS Gerçek Veri Testi ⁸	DSP Çözümü KKTS Gerçek Veri Testi ⁸
Hafta - 3	Karşılaştırma	Karşılaştırma	Karşılaştırma	Karşılaştırma
Hafta - 4	Rapor, Paper, v file	Rapor, Paper, c file	Rapor, Paper, v file	Rapor, Paper, c file

NOTLAR

- ¹ HAVELSAN tarafından bir adet Xilinx SP605 Kiti Sağlanacaktır.
- ² HAVELSAN tarafından bir adet BF609 KITI Sağlanacaktır.
- 3 Xilinx LX45T FPGA ailesi
- ⁴ Analog Devices Blackfin BF537/BF609 Ailesi
- ⁵ Tasarlanan Verilog Modulleri parametrik olacaktır.
- ⁶ Tasarlanan C fonksiyonları parametrik olacaktır.
- Benzetim ortamında üretilen deniz dalga gürültüleri ile Sabancı Üniversitesinde icra edilecektir.
- ⁸ Gerçek radar ham verisi üzerinde HAVELSAN KKTS ortamında icra edilecektir.