VHDL_1 과제 보고서

강의자료 22쪽 Problems 1-5 | VHDL 구현, Logisim 프로젝트, 동작 검증

작성자 우종민

1. 과제 범위와 제출 파일

문제	구현 내용	VHDL 파일
1	4입력 AND / OR	q1_logic4.vhd
2	8:1 멀티플렉서	q2_mux8.vhd
3	문자 a, b, c, d, f, g 표시	q3_letters7seg.vhd
4	25인 과반수 투표기	q4_vote25.vhd
5	13비트 1 개수와 7세그먼트 표시	q5_popcount13_7seg.vhd

2. 공통 동작 기준

모든 회로는 클록 없이 입력 변화에 따라 출력이 정해지는 조합회로이다.

표시 버스 display(7 downto 0)의 순서는 a, b, c, d, e, f, g, dp이다. 1은 점등, 0은 소등이며 소수점(dp)은 항상 0이다.

문제 3은 소문자 a, b, c, d, f, g의 7세그먼트 모양을 정했다. dat=000~101로 선택하고, 나머지 입력과 en=0에서는 소등한다.

문제 4는 25명 중 13명 이상이 찬성할 때 result=1이다. 정확히 12명이 찬성하면 result=0이다.

3. 문제 5의 입력 범위

vt는 13비트이므로 1의 개수는 0~13이다. 실제 입력으로 표시되는 값은 0~9, A, b, C, d까지이며, 14(E)와 15(F)는 도달할 수 없다. 요구된 0~F 변환표는 코드에 모두 구현했다.

4. 검증 결과

GHDL 6.0.0에서 VHDL-93으로 컴파일·실행한 24,066개 조건이 통과했다. Logisim-evolution 3.8.0의 기본 회로에도 같은 24,066개 조건을 적용해 출력과 실제 7세그먼트 연결을 확인했다.

프로젝트에는 기본 회로 Q1~Q5와 VHDL 연동용 HDL_Q1~HDL_Q5가 함께 들어 있다. HDL_Q 회로는 Questa/ModelSim 연결용이며, 이번 VHDL 실행 검증은 GHDL로 수행했다.


문제 1. 4입력 AND / OR

입력 a, b, c, d를 공유하고 AND 결과 out1과 OR 결과 out2를 동시에 출력한다.

```
-- VHDL_1, p.22, Problem 1: four-input AND and OR.
library ieee;
use ieee.std_logic_1164.all;

entity q1_logic4 is
    port (
        a, b, c, d : in std_logic;
        out1, out2 : out std_logic
    );
end q1_logic4;

architecture rtl of q1_logic4 is
begin
    out1 <= a and b and c and d;
    out2 <= a or b or c or d;
end rtl;
```



전체 진리표와 검증 결과

a b c d	out1 (AND)	out2 (OR)	결과
0000	0	0	PASS
0001	0	1	PASS
0010	0	1	PASS
0011	0	1	PASS
0100	0	1	PASS
0101	0	1	PASS
0110	0	1	PASS
0111	0	1	PASS
1000	0	1	PASS
1001	0	1	PASS
1010	0	1	PASS
1011	0	1	PASS
1100	0	1	PASS
1101	0	1	PASS
1110	0	1	PASS
1111	1	1	PASS

그림 예: a=b=c=d=1일 때 out1=1, out2=1. 16개 입력 조합을 모두 확인했다.


문제 2. 8:1 멀티플렉서

3비트 선택 신호 sel이 8개 입력 a~h 중 하나를 골라 data로 전달한다.

```
-- VHDL_1, p.22, Problem 2: eight-to-one multiplexer.
library ieee;
use ieee.std_logic_1164.all;

entity q2_mux8 is
    port (
        a, b, c, d, e, f, g, h : in std_logic;
        sel : in std_logic_vector(2 downto 0);
        data : out std_logic
    );
end q2_mux8;

architecture rtl of q2_mux8 is
begin
    process(a, b, c, d, e, f, g, h, sel)
    begin
        case sel is
            when "000" => data <= a;
            when "001" => data <= b;
            when "010" => data <= c;
            when "011" => data <= d;
            when "100" => data <= e;
            when "101" => data <= f;
            when "110" => data <= g;
            when "111" => data <= h;
            when others => data <= '0';
        end case;
    end process;
end rtl;
```



선택 신호와 연결 관계

sel	000	001	010	011	100	101	110	111
data	a	b	c	d	e	f	g	h

입력 8비트의 모든 256개 패턴과 sel의 8개 값을 조합한 총 2,048개 조건을 모두 확인했다. 그림은 a~h=1,0,1,0,0,1,0,1이고 sel=101이므로 f=1이 출력되는 예이다.


문제 3. 문자 표시

선택한 6개 문자의 소문자 모양을 표시한다. dat=110, 111 및 en=0에서는 전체 소등한다.

```
-- VHDL_1, p.22, Problem 3: display a, b, c, d, f, g.
-- display(7 downto 0) = a b c d e f g dp; 1 lights a segment.
-- dat: 000=a, 001=b, 010=c, 011=d, 100=f, 101=g.
library ieee;
use ieee.std_logic_1164.all;

entity q3_letters7seg is
    port (
        en : in std_logic;
        dat : in std_logic_vector(2 downto 0);
        display : out std_logic_vector(7 downto 0)
    );
end q3_letters7seg;

architecture rtl of q3_letters7seg is
begin
    process(en, dat)
    begin
        display <= "00000000";
        if en = '1' then
            case dat is
                when "000" => display <= "11111010"; -- a
                when "001" => display <= "00111110"; -- b
                when "010" => display <= "00011010"; -- c
                when "011" => display <= "01111010"; -- d
                when "100" => display <= "10001110"; -- f
                when "101" => display <= "11110110"; -- g
                when others => display <= "00000000";
            end case;
        end if;
    end process;
end rtl;
```





문자	a	b	c	d	f	g
dat	000	001	010	011	100	101
abcdefgdp	11111010	00111110	00011010	01111010	10001110	11110110

8개 dat 값과 en=0/1의 모든 16개 조건을 검증했다. g의 모양은 7세그먼트 숫자 9와 같으며, 선택 입력으로 의미를 구분한다.


문제 4. 25인 투표기

vt(24 downto 0)의 각 비트가 한 명의 표이다. 1은 찬성, 0은 반대를 나타낸다.

```
-- VHDL_1, p.22, Problem 4: strict majority of 25 votes.
library ieee;
use ieee.std_logic_1164.all;

entity q4_vote25 is
    port (
        vt : in std_logic_vector(24 downto 0);
        result : out std_logic
    );
end q4_vote25;

architecture rtl of q4_vote25 is
begin
    process(vt)
        variable count_ones : integer range 0 to 25;
    begin
        count_ones := 0;
        for i in vt'range loop
            if vt(i) = '1' then
                count_ones := count_ones + 1;
            end if;
        end loop;
        if count_ones >= 13 then
            result <= '1';
        else
            result <= '0';
        end if;
    end process;
end rtl;
```



과반수 경계와 대표 결과

찬성 수	vt (16진수)	result	결과
0명	0000000	0	PASS
12명	0000FFF	0	PASS
13명	0001FFF	1	PASS
25명	1FFFFFF	1	PASS

모든 찬성 수 0~25의 연속 비트·순환 배치와 고정 시드 난수를 합친 서로 다른 5,602개 입력을 검증했다. 2^25개 전체 입력에 대한 전수 검증은 아니다.

문제 5. 1 개수와 7세그먼트

vt의 1 개수를 세어 숫자 또는 16진수 문자를 표시한다. en=0이면 모든 세그먼트를 끈다.

```
-- VHDL_1, p.22, Problem 5: 13-bit population count and display.
-- display(7 downto 0) = a b c d e f g dp; active high.
-- A 13-bit input reaches 0..13 (0..D). E/F remain in the decoder.
library ieee;
use ieee.std_logic_1164.all;

entity q5_popcount13_7seg is
    port (
        vt : in std_logic_vector(12 downto 0);
        en : in std_logic;
        display : out std_logic_vector(7 downto 0)
    );
end q5_popcount13_7seg;


architecture rtl of q5_popcount13_7seg is
    function hex_to_segments(value : natural) return std_logic_vector is
    begin
        case value is
            when 0  => return "11111100"; -- 0
            when 1  => return "01100000"; -- 1
            when 2  => return "11011010"; -- 2
            when 3  => return "11110010"; -- 3
            when 4  => return "01100110"; -- 4
            when 5  => return "10110110"; -- 5
            when 6  => return "10111110"; -- 6
            when 7  => return "11100000"; -- 7
            when 8  => return "11111110"; -- 8
            when 9  => return "11110110"; -- 9
            when 10 => return "11101110"; -- A
            when 11 => return "00111110"; -- b
            when 12 => return "10011100"; -- C
            when 13 => return "01111010"; -- d
            when 14 => return "10011110"; -- E
            when 15 => return "10001110"; -- F
            when others => return "00000000";
        end case;
    end hex_to_segments;
begin
    process(vt, en)
        variable count_ones : integer range 0 to 13;
    begin
        count_ones := 0;
        for i in vt'range loop
            if vt(i) = '1' then
                count_ones := count_ones + 1;
            end if;
        end loop;
        if en = '1' then
            display <= hex_to_segments(count_ones);
        else
            display <= "00000000";
        end if;
    end process;
end rtl;
```

조합회로의 process가 실행될 때마다 count_ones를 0으로 초기화한 뒤 13개 비트를 검사한다. en=1이면 변환 함수의 결과를 출력하고, en=0이면 00000000을 출력한다.

10~15의 표시는 7세그먼트 관례에 따라 A, b, C, d, E, F로 표현한다. 실제 vt 입력에서 나오는 최대값은 13(d)이다.

문제 5. 표시 결과와 Enable


그림 예: vt=0001111111111에는 1이 10개 있으므로 en=1일 때 A가 표시된다.



도달 가능한 모든 1 개수의 표시

1의 개수	표시	대표 vt (13비트)	abcdefgdp	결과
0	0	0000000000000	11111100	PASS
1	1	0000000000001	01100000	PASS
2	2	0000000000011	11011010	PASS
3	3	0000000000111	11110010	PASS
4	4	0000000001111	01100110	PASS
5	5	0000000011111	10110110	PASS
6	6	0000000111111	10111110	PASS
7	7	0000001111111	11100000	PASS
8	8	0000011111111	11111110	PASS
9	9	0000111111111	11110110	PASS
10	A	0001111111111	11101110	PASS
11	b	0011111111111	00111110	PASS
12	C	0111111111111	10011100	PASS
13	d	1111111111111	01111010	PASS

en=0: 모든 입력에서 소등



13비트의 모든 8,192개 패턴에 대해 en=0과 en=1을 각각 시험했다. 총 16,384개 조건이 모두 통과했고, 출력 버스뿐 아니라 실제 표시기의 a~g 및 dp 핀도 기대값과 일치했다.

14(E), 15(F)는 변환표에 구현했으나 13비트 입력의 1 개수로는 발생할 수 없다.

검증 요약과 실행 방법

VHDL과 Logisim 기본 회로를 같은 기대값 목록으로 각각 실행했다.

검증 범위

구분	검증 범위	조건 수	GHDL	Logisim
문제 1	4입력 전체 조합	16	PASS	PASS
문제 2	256개 데이터 x 8개 선택	2,048	PASS	PASS
문제 3	8개 선택 x 2개 enable	16	PASS	PASS
문제 4	모든 찬성 수 + 배치 + 난수	5,602	PASS	PASS
문제 5	8192개 입력 x 2개 enable	16,384	PASS	PASS
합계	도구별 조건 수	24,066	PASS	PASS

실제 VHDL 실행 로그

```
Q1 PASS: 16 cases
Q2 PASS: 2048 cases
Q3 PASS: 16 cases
Q4 PASS: 5602 cases
Q5 PASS: 16384 cases
ALL FIVE PROBLEMS PASS
```

Logisim 프로젝트 사용

1. VHDL_1.circ를 Logisim-evolution에서 연다. Q1~Q5 이름의 회로는 기본 부품으로 구성되어 바로 시뮬레이션할 수 있다.

2. 왼쪽 회로 목록에서 원하는 Q 회로를 두 번 클릭한다. Poke Tool로 입력 핀을 바꾸고, 문자 표시 회로는 en을 1로 설정한다.

3. vt는 다중 비트 입력이다. vt 핀의 값을 16진수로 설정해 표의 예시를 확인한다. 표시 버스의 비트 순서는 abcdefgdp이다.

4. HDL_Q1~HDL_Q5에는 실제 VHDL 엔티티가 배치되어 있다. 이 회로를 Logisim 안에서 실행하려면 Questa/ModelSim 연결이 필요하다.

재현 및 제출

tests 폴더에는 기대값 입력 목록과 통합 테스트벤치, run_ghdl.py가 있다. GHDL이 설치된 환경에서 python tests/run_ghdl.py를 실행하면 동일한 검증을 재현한다.

GitHub 저장소에 VHDL 파일 5개, VHDL_1.circ, 이 PDF를 올린다. 파일을 실제로 풀어서 업로드하고, 저장소 접근 권한을 확인한 뒤 LMS에는 저장소 링크만 제출한다.

참고 자료: Zhuoheng Li, Digital Logic Circuit Design, VHDL_1.pdf, 16~22쪽. 과제 요구사항은 22쪽 Problems 1~5를 기준으로 했다.