VHDL 2
순차 논리회로 실습

개별 게이트로 구성한 Logisim 회로와 VHDL 회로를 같은 입력 순서로 검증했다.
회로마다 게이트 연결, GHDL 합성 회로도, 시뮬레이션 파형을 수록했다.

05	92	03
실습 회로	검증 입력 상태	시뮬레이션 경로

시뮬레이션 통과 수

회로	Logisim	VHDL 원본	GHDL 합성 모델
RS Latch	10/10	10/10	10/10
D Latch	10/10	10/10	10/10
D Flip-Flop	13/13	13/13	13/13
JK Flip-Flop	21/21	21/21	21/21
D FF with Async Set/Clear	38/38	38/38	38/38
전체	92/92	92/92	92/92

검증 방법

01 **Logisim-evolution 3.9.0**

입력을 차례로 인가해 게이트 전파가 안정된 후 출력 핀의 값을 확인했다.
회로 이미지에서 밝은 초록색은 1, 진한 초록색은 0이다.

02 **GHDL 5.0.1 · VHDL-2008**


테스트벤치는 입력을 10 ns 간격으로 인가하고 각 단계의 출력에 대해 단언문을 검사했다.
합성 모델도 같은 테스트를 다시 실행했다. 합성 회로도는 GHDL의 DOT 출력을 렌더링했다.

표의 단계 번호는 각 테스트벤치에서 입력을 인가한 순서다. 초기 상태를 정하는 단계에서
기대 출력이 지정되지 않은 D FF 및 JK FF의 첫 입력은 통과 수에서 제외했다.
참고 자료 Digital Logic Circuit Design (BRL), 2-14쪽 및 실습 지시문

01 RS Latch


두 NOR 게이트가 서로의 출력을 입력으로 받는다. S=1이면 Set, R=1이면 Reset이다. S=R=0이면 저장값을 유지한다. 금지 입력 S=R=1에서 Q와 Q_N은 모두 0이다.

Logisim 게이트 회로



단계 05 · 금지 입력에서 S=R=1이고 Q=Q_N=0이다.


GHDL 합성 회로도



두 NOR의 출력이 반대쪽 NOR로 돌아가는 연결이 합성 모델에도 나타난다.

VHDL 시뮬레이션 파형

GHDL VCD / ns



대표 입력 검증


단계	S R	입력 변화와 동작	기대 Q Q_N	Logisim	VHDL 원본
01	0 1	Reset	0 1	0 1	0 1
02	0 0	Hold · Q=0	0 1	0 1	0 1
03	1 0	Set	1 0	1 0	1 0
04	0 0	Hold · Q=1	1 0	1 0	1 0
05	1 1	금지 입력	0 0	0 0	0 0
06	0 1	Reset으로 복귀	0 1	0 1	0 1
09	1 0	Set으로 복귀	1 0	1 0	1 0

금지 입력은 S나 R 중 하나를 먼저 0으로 내려 해제했다. 두 입력을 함께 해제하면 복귀 상태가 달라질 수 있다.

02 D Latch

NAND 다섯 개를 사용했다. 왼쪽 NAND는 두 입력을 D에 연결해 D의 반전값을 만든다.
EN=1이면 Q가 D를 따라간다. EN=0이면 S_n과 R_n이 모두 1이고 Q가 유지된다.

Logisim 게이트 회로



단계 08 · EN=0이고 D가 0으로 내려간 뒤에도 이전 Q=1이 유지된다.


GHDL 합성 회로도



VHDL에서 EN이 1일 때만 Q를 대입하므로 DLATCH가 추론됐다.

VHDL 시뮬레이션 파형

GHDL VCD / ns



대표 입력 검증


단계	D EN	입력 변화와 동작	기대 Q	Logisim	VHDL 원본
01	0 1	EN=1, Q가 D를 따름	0	0	0
02	1 1	D가 1로 바뀜	1	1	1
03	0 1	D가 0으로 바뀜	0	0	0
05	1 0	EN=0, Q=0 유지	0	0	0
06	1 1	EN을 켜서 D=1 반영	1	1	1
08	0 0	EN=0, Q=1 유지	1	1	1
09	0 1	EN을 켜서 D=0 반영	0	0	0

같은 NAND 회로를 D_Latch_Cell로 구성해 03번과 04번의 두 래치에 각각 사용했다.

03 D Flip-Flop


Master의 EN에는 반전한 CLK를, Slave의 EN에는 CLK를 연결했다.
CLK가 0에서 1로 바뀌면 Master가 마지막 D를 유지하고 Slave가 이를 Q로 전달한다.

Logisim 게이트 회로




단계 07 · D=1에서 CLK를 올린 뒤 Q=1이다. 각 래치 내부는 03쪽과 같다.

GHDL 합성 회로도



rising_edge(clk)에 따라 양의 에지에서 동작하는 DFF가 추론됐다.

VHDL 시뮬레이션 파형



대표 입력 검증


단계	D CLK	입력 변화와 동작	기대 Q	Logisim	VHDL 원본
02	0 1	상승 에지에서 D=0 저장	0	0	0
03	1 1	CLK=1 유지 중 D 변화	0	0	0
04	1 0	하강 에지에서 Q=0 유지	0	0	0
07	1 1	상승 에지에서 D=1 저장	1	1	1
08	0 1	CLK=1 유지 중 D 변화	1	1	1
09	0 0	하강 에지에서 Q=1 유지	1	1	1
10	0 1	다음 상승 에지에서 D=0 저장	0	0	0

파형의 세로 점선은 CLK 상승 에지다. 첫 상승 에지 전 VHDL의 Q는 U(미정) 상태다.

04 JK Flip-Flop


NAND 게이트로 다음 입력 D_next를 계산하고 Master-Slave 구조에 연결했다.
D_next = (J · NOT Q) OR (NOT K · Q) OR (J · NOT K)이며 Q는 NAND 입력으로 피드백된다.

Logisim 게이트 회로



단계 14 · J=K=1의 상승 에지에서 Q가 1에서 0으로 바뀌었다.


GHDL 합성 회로도



DFF의 Q를 다음 상태를 계산하는 조합논리로 되돌린다. 주황색 선이 피드백이다.

VHDL 시뮬레이션 파형

GHDL VCD / ns




대표 입력 검증

단계	J K CLK	입력 변화와 동작	기대 Q	Logisim	VHDL 원본
02	0 1 1	Reset	0	0	0
08	1 0 1	Set	1	1	1
11	0 0 1	Hold · Q=1	1	1	1
13	1 1 0	Toggle 입력의 하강 에지	1	1	1
14	1 1 1	Toggle · 1에서 0	0	0	0
16	1 1 1	Toggle · 0에서 1	1	1	1

05 D FF with Async Set/Clear


Master와 Slave 각각에 비동기 제어를 연결했다. 그래서 어느 클록 위상에서도 Q를 강제할 수 있다.
두 제어를 해제하면 Q가 유지되고, 이후 CLK의 상승 에지에서 D를 저장한다.

Logisim 상위 회로



단계 16 · CLK가 1인 동안 CLR을 켰다. SET도 1이지만 Q는 0이 됐다.

Async_D_Latch_Cell 내부



SET_E=1이면 EN=0에서도 S_n=0과 R_n=1이 되어 셀의 Q가 1이다.

제어 신호와 NAND 래치


```
RUN = NOT (SET OR CLR)     SET_E = SET AND (NOT CLR)
S_n = NOT ((D AND EN AND RUN) OR SET_E)
R_n = NOT (((NOT D) AND EN AND RUN) OR CLR)
```

CLR=1이면 RUN과 SET_E가 0으로 고정되므로 R_n=0, S_n=1이다.
두 제어가 모두 0이면 RUN=1이 되어 각 래치가 EN에 따라 동작한다.

05 비동기 제어 시뮬레이션


VHDL은 clr, set, rising_edge(clk) 순으로 검사한다. clr와 set이 동시에 1이면 Q는 0이다.
클록을 고정하고 제어를 바꾸거나, 제어가 켜진 채로 CLK를 올려 우선순위를 확인했다.

GHDL 합성 회로도




ADFF의 비동기 제어 입력은 CLR OR SET이다. 비동기 저장값은 CLR에 따라 0 또는 1이다.

VHDL 파형 · 0-190 ns



VHDL 파형 · 190-380 ns



대표 입력 검증

단계	D CLK SET CLR	입력 변화와 동작	기대 Q	Logisim	VHDL 원본
05	0 1 0 1	CLK=1에서 CLR만 켬	0	0	0
07	0 1 1 0	CLR 해제, SET 유지	1	1	1
08	0 1 0 0	SET 해제 직후 Q 유지	1	1	1
12	0 0 1 0	CLK=0에서 SET만 켬	1	1	1
14	0 1 0 0	SET 해제 후 상승 에지	0	0	0
16	0 1 1 1	SET=1 중 CLR 우선	0	0	0
19	1 1 0 0	CLK=1에서 CLR 해제	0	0	0
23	1 0 0 1	CLK=0에서 CLR만 켬	0	0	0
24	1 1 0 1	CLR 유지 중 상승 에지	0	0	0
29	0 1 1 0	SET 유지 중 상승 에지	1	1	1
35	1 1 1 1	SET과 CLR 동시 인가	0	0	0
36	1 1 0 0	동시 해제 직후 Q 유지	0	0	0
38	1 1 0 0	상승 에지에서 D=1 저장	1	1	1