

Proyecto Zero

Chantiri, Ignacio Nahuel 69869/1
Fernandez Madau, Esteban 71271/5

Facultad de Ingeniería de la Universidad Nacional de La Plata, 2026

1. Resumen

Se propone el diseño del generador digital-analógico de señales en el rango auditivo comprendido entre 5Hz y 5KHz, y la comunicación del producto final con el software de PC que permite el control y la visualización de los datos.
Este proyecto comprende una aproximación a la síntesis de señales digitales, particularmente del tipo senoidal y a la selección de un microcontrolador adecuado para proyecto.

2. Objetivos

Este Proyecto Zero tiene los siguientes objetivos particulares:

- Determinar los requerimientos que demanda el proyecto total para poder realizar una correcta elección del microcontrolador.
- Familiarizarse con el microcontrolador elegido y las herramientas ofrecidas por el fabricante del mismo.
- Estudiar la viabilidad de las distintas maneras de generar la señal de manera digital, determinar los límites o complicaciones con el microcontrolador elegido.
- Implementar la generación digital de una señal senoidal de dos canales, de parámetros variables (frecuencia y amplitud) por comandos desde la pc.

3. Tareas realizadas y resultados obtenidos

3.1 Elección del Microcontrolador

Se lista, en orden de importancia, las características del microcontrolador **STM32F446RCT7** y las razones que llevaron a su elección para este proyecto.

1. **Interfaz SAI / I²S**: dispone de interfaces de audio digital adecuadas para la comunicación con un codec, permitiendo transmitir y recibir muestras digitales de hasta 24 bits.
2. **DMA**: permite transferir automáticamente las muestras entre la memoria y los periféricos de audio, reduciendo la carga de procesamiento de la CPU y facilitando la transmisión continua de señales.
3. **Frecuencia de operación**: hasta 180 MHz, proporcionando un amplio margen de procesamiento para la generación y adquisición de señales en tiempo real.
4. **Temporizadores**: dispone de múltiples temporizadores que permiten establecer una frecuencia de muestreo precisa y generar las señales de sincronización necesarias para el procesamiento de audio.
5. **Núcleo ARM Cortex-M4 con DSP**: incorpora instrucciones específicas para procesamiento digital de señales, útiles para implementar filtros, generación de señales y algoritmos de procesamiento.
6. **Unidad de punto flotante (FPU)**: permite realizar operaciones en punto flotante de precisión simple de manera eficiente, facilitando la implementación de algoritmos matemáticos y de procesamiento de señales. Se toma en cuenta puesto que se contempla que otra parte del proyecto requiera cálculos demandantes para procesamiento de señales.
7. **Memoria SRAM**: dispone de 128 KB de SRAM, permitiendo almacenar buffers de audio y datos utilizados durante el procesamiento en tiempo real.
8. **Memoria Flash**: dispone de 256 KB de memoria Flash, suficiente para almacenar el firmware, tablas de consulta (LUT) y constantes utilizadas por el sistema.
9. **DAC**: incorpora dos convertidores digital-analógico de 12 bits, útiles para realizar pruebas de generación de señales directamente desde el microcontrolador, como se da en este Proyecto Zero.
10. **Capacidad para implementar DDS**: Todo lo mencionado permite implementar un sintetizador digital directo mediante un acumulador de fase y una tabla de consulta (LUT), posibilitando la generación de señales sinusoidales y otras formas de onda con frecuencia configurable.

Se contemplaron además otros microcontroladores con características similares como el stm32f411, pero la selección terminó decantando en base a la accesibilidad de los mismos.

3.2 Generación de la señal sinusoidal


El siguiente diagrama busca representar el algoritmo implementado por código en el microcontrolador. El objetivo es lograr controlar independientemente dos canales de audio (dos DACs), generando la señal senoidal que puede ser modificable tanto en frecuencia como en amplitud.

La síntesis digital se basa en el uso de una tabla (LUT) para acceder a los distintos valores de la señal senoidal. La tabla se recorre con un cierto paso configurable (FTW), permitiendo variar la frecuencia de la señal de salida. La amplitud se modula escalando los valores de dicha tabla.

El acumulador de fase (acc) corresponde a una variable de 32 bits que va incrementando según el FTW cada tiempo de muestreo f_s (48Khz, fijado por el codec que se utilizará a futuro). El valor almacenado de la fase luego se utiliza para acceder a la LUT, truncando previamente para adaptar a la cantidad de puntos de la tabla.

Por último se aplica un control de amplitud de varios pasos, que incluye el centrado a cero, escalado y descentrado nuevamente de la señal para luego ser enviada al DAC.

La generación implementada trabaja con dos canales (L/R), por lo que el proceso que se describió se realiza de manera similar y en "paralelo" para ambos.



Algoritmo de Síntesis de la Señal Senoidal

La LUT se seleccionó con 8192 puntos, utilizando 13 bits del acumulador de fase para su direccionamiento. Esta cantidad de puntos permite obtener una resolución angular suficientemente elevada, reduciendo el error asociado al truncamiento de fase.

Además, se consideró el tamaño que ocupa en flash: $8192 * 2\text{Bytes} = 16.384\text{ Bytes}$, despreciable considerando el total de 256Kbytes

De esta manera, la frecuencia de la señal generada queda definida por:

$$f_{\text{out}} = \frac{FTW}{2^N} f_s$$

donde:

- $f_s = 48\text{ kHz}$ es la frecuencia de muestreo.
- $N = 32$ es la cantidad de bits del acumulador de fase.
- FTW es la palabra de ajuste de frecuencia.

Si se utilizan los 13 bits más significativos del acumulador para determinar el índice de la tabla:

$$\text{índice} = \frac{\text{acumulador}}{2^{32-13}}$$

$$\text{índice} = \text{acumulador} \gg 19$$

Por lo tanto, la frecuencia de salida queda determinada por:


$$f_{\text{out}} = \frac{FTW}{2^{32}} \cdot 48\text{ kHz}$$

Mientras que los 13 bits utilizados para direccionar la LUT determinan la resolución de fase de la tabla:

$$2^{13} = 8192\text{ puntos}$$

Así, el FTW determina la frecuencia de salida, mientras que la cantidad de puntos de la LUT determina la resolución con la que se representa la forma de onda.


3.3 Circuito de prueba



simplificado de la prueba realizada

Diagrama

El siguiente es el diagrama circuital del sistema:



de prueba.

Circuito

CH1, CH2 corresponden a las puntas de prueba del osciloscopio. Permanecen conectadas al DAC1 y al DAC2 respectivamente.


GND corresponde a la conexión de tierra del osciloscopio.

El circuito de prueba requiere los siguientes materiales:

- STM32F446RE (placa de desarrollo con microcontrolador de características similares al STM32F446RCT7).
- Osciloscopio
- Cables
- PC, cable usb mini.

3.4 Resultados

Se presentan las mediciones con osciloscopio de señales generadas por el circuito propuesto, configurándose a distintas frecuencias:



Con una frecuencia de muestreo de $f_s = 48\text{ kHz}$, la cantidad de muestras por período de la señal está dada por:

$$N_{\text{muestras}} = \frac{f_s}{f_{\text{out}}}$$

Por lo tanto:

- 1 kHz → 48 muestras/ciclo.
- 2 kHz → 24 muestras/ciclo.
- 3 kHz → 16 muestras/ciclo.
- 4 kHz → 12 muestras/ciclo.

- 5 kHz → 9,6 muestras/ciclo.

Se observa que, a medida que aumenta la frecuencia de la señal generada, disminuye la cantidad de muestras disponibles para representar cada período. En particular, a 5 kHz se dispone de menos de 10 muestras por período, lo que explica el aumento de los escalones observados en la señal.

Se espera que el ruido del DAC se vea reducido en etapas posteriores de filtrado, como a su vez los escalones no tan pronunciados.

Los escalones observados corresponden a la representación discreta de la señal y pueden reducirse mediante un filtro de reconstrucción pasabajos posterior al codec, cuya función será atenuar las componentes espectrales asociadas al muestreo y suavizar la señal analógica.

4. Conclusiones

Se considera que este proyecto es un buen primer paso para evaluar las posibilidades de generación de señales. Los resultados obtenidos son satisfactorios, particularmente a frecuencias bajas.

Gracias a estos ensayos, tenemos claras las capacidades de resolución siendo la frecuencia de muestreo de 48KHz un parámetro fijo en el diseño, dado por el codec, y abre también la puerta a la búsqueda de soluciones alternativas para reducir los errores a frecuencias altas.

No se evaluó en este proyecto, pero podría haber sido de utilidad filtrar las señales con un circuito pasabajos sencillo, para darnos una idea de que tanto se puede mejorar la señal una vez filtrada.

5. Bibliografía

La implementación se basó fuertemente en el artículo técnico de Patrick Butler, publicado por Analog Devices:

An Almost Pure DDS Sine Wave Tone Generator