オープンソースなサイドチャネル解析評価ボード SHAMIKOの開発

大原 遼太郎[1,a)]　平田 遼[1,b)]

概要：本稿では，オープンソースなサイドチャネル解析評価ボード SHAMIKO を提案する．サイドチャネル解析評価に広く用いられてきた SAKURA シリーズは既に販売を終了しており，新規に入手することが困難である．一方，ChipWhisperer は広く利用されているものの，評価対象 FPGA や周辺回路を容易に再設計できる環境は限られている．SHAMIKO は，Control FPGA と Main FPGA を分離した構成を採用し，Main FPGA のコア電源にシャント抵抗およびオンボード増幅回路を備える．さらに，回路図，PCB レイアウト，ライブラリを含む KiCad プロジェクトを公開し，評価対象デバイスや周辺回路を研究目的に応じて再設計できる．AES 暗号回路を実装し，CPA，DPA および TVLA により評価を行った結果，SHAMIKO が電力サイドチャネル解析の評価ボードとして利用可能であることを確認した．

キーワード：サイドチャネル解析，評価ボード，FPGA

SHAMIKO: An Open Source Evaluation Board for Side-Channel Analysis

Ryotaro Ohara[1,a)]　Haruka Hirata[1,b)]

Abstract: This paper presents SHAMIKO, an open-source evaluation board for side-channel analysis. The SAKURA series, widely used for side-channel evaluation, is no longer commercially available, making it difficult for new researchers to obtain the boards. Although ChipWhisperer is now widely used as an alternative platform, evaluation environments that can be readily redesigned for different target FPGAs and peripheral circuits remain limited. SHAMIKO adopts a dual-FPGA architecture consisting of a Control FPGA and a Main FPGA. A shunt resistor and an on-board amplifier are connected to the Main FPGA's core power supply to enable power measurements. In addition, the complete KiCad project, including schematics, PCB layout, and project-specific libraries, is released as open source, allowing users to redesign the target FPGA and peripheral circuits according to their research requirements. To verify the board's availability, we implemented an AES cryptographic circuit on the Main FPGA and performed correlation power analysis, differential power analysis, and Test Vector Leakage Assessment. The experimental results demonstrate that SHAMIKO is a practical evaluation platform for power side-channel analysis.

Keywords: Side-channel analysis, evaluation board, FPGA

1. はじめに

暗号アルゴリズムが理論的に十分な安全性を備えていても，そのハードウェア実装が動作する際に漏えいする物理的な情報を利用することで，秘密情報が推定される可能性がある．このような暗号実装に対する物理攻撃として，処理時間や消費電力，電磁波などの漏えい情報を利用するサイドチャネル解析 [1–3] や，計算中のデバイスに外乱を与えて意図的に故障を発生させる故障利用解析 [4] が知られている．これらの攻撃および対策技術を研究するためには，暗号回路を実装し，消費電力などの物理情報を再現性

[1] 無所属
Independent Researcher
[a)] ohara.ryotaro@gmail.com
[b)] haruka.hirata11@gmail.com

© 2026 Information Processing Society of Japan

This paper is work in progress and not peer-reviewed.

よく測定できる評価環境が必要となる．

サイドチャネル解析の評価環境として，これまでSAKURA シリーズ [5] が広く利用されてきた．特にSAKURA-G は，評価対象となる FPGA と，PC との通信や評価対象の制御を担う FPGA を分離した構成を採用しており，FPGA 上に実装した暗号回路の電力解析や故障利用解析の評価に用いられてきた．しかし, SAKURA-G およびSAKURA-X は既に在庫切れとなっており[*1]．SAKURAボードを新たに入手することが困難な状況である．

SAKURA の代替として現在利用可能な，代表的な評価環境として NewAE 社が開発する ChipWhisperer プロジェクト [6] がある．NewAE 社はサイドチャネル解析および故障利用解析のためのハードウェア，ソフトウェア，そしてファームウェアをオープンソースで提供しているため，ユーザが用途に合わせて自由に改変でき，またプロジェクトに参加・貢献できる体制を整えている．しかしながら，ハードウェア，特に FPGA 環境に関しては，回路図は公開されているものの，それだけでは評価用ハードウェアの改変や製造が難しく，評価対象の FPGA が限定的という課題がある．したがって，研究目的に応じて評価対象デバイスや電源回路，測定回路を変更できる評価基盤の選択肢を増やすことは，実験環境の再現性および拡張性の観点から有用である．

そこで我々は，オープンソースなサイドチャネル解析評価ボード SHAMIKO(Side-channel Analysis and Measurement Infrastructure Kit for Open Hardware) を開発した．また，ボードの製造および改変に必要な KiCad プロジェクトを公開し，評価対象デバイスや周辺回路を再設計できる構成とした．SHAMIKO に関するデータは GitHub リポジトリ [7] で参照できる．

1.1 本稿の貢献

本稿の主な貢献は以下のとおりである．

- 製造および改変に必要な設計データを公開したサイドチャネル解析評価ボード SHAMIKO を開発した．
- Control FPGA と Main FPGA の電源系統を分離し，Main FPGA の消費電流変動をオンボード増幅回路または外部差動増幅器を用いて測定できる回路を実装した．
- AES 暗号回路を対象とした CPA，DPA および TVLA により，SHAMIKO を用いた電力サイドチャネル解析実験を実施できることを確認した．

2. SHAMIKO の概要

SHAMIKO は，SAKURA-G と同様に制御用の Control FPGA と評価対象の回路を実装する Main FPGA を分離した構成を採用しつつ，製造および改変に必要な設計データを公開することを目的として開発した．システムブロック図および試作ボードの外観を図 1に示す．オンボード増幅回路とシャント抵抗両端の測定端子を備えており，演算に伴う電源電流の変動を測定することが可能である．

基板上に FPGA は 2 つ搭載されており，Main FPGA には XC7S100 を搭載する．Control FPGA は PC との通信および Main FPGA の制御を担当し，Main FPGA には評価対象回路を実装する．Main FPGA のコア電源ラインにはシャント抵抗とオンボード増幅回路およびオシロスコープへ接続するための BNC 端子を設け，演算に伴う消費電流の変動を測定可能とした．

また，SHAMIKO はオープンソースハードウェアであり，基板の製造および改変に必要な KiCad プロジェクトを公開する点を特徴とする．回路図，基板レイアウトおよびプロジェクト固有ライブラリを含む KiCad プロジェクトを公開しており，利用者は評価対象デバイスや周辺回路を研究目的に応じて改変することができる．

3. システム構成

3.1 基板構成と周辺回路

SHAMIKO のシステム構成を図 1(b)に示す．Control FPGA と Main FPGA は，64 bit のデータ信号線および 5 bit の制御信号線によって接続されている．また, PC との通信には FT2232H および FT600 を用い，それぞれ UART 通信およびパラレルバス通信を行う．SHAMIKO は，サイドチャネル解析実験に必要な周辺回路として，各 FPGA にクロック供給回路，コンフィギュレーション回路，ユーザインタフェース，および外部 GPIO を備える．

3.1.1 クロック源

各 FPGA には 48 MHz のオンボード発振器を接続している．また，外部機器からクロックを供給できるように，各 FPGA の差動クロック入力に接続された BNC 端子を設けている．さらに，GPIO ピンヘッダのうち 2 本をクロック入力として使用できるように割り当てている．

3.1.2 コンフィギュレーション回路

Control FPGA および Main FPGA は，それぞれ独立した QSPI フラッシュメモリと JTAG インタフェースを備える．QSPI フラッシュメモリには，電源投入時に各 FPGA へ読み込まれるコンフィギュレーションデータを格納する．JTAG インタフェースは，ビットストリームの書き込みおよび回路のデバッグに用いる．

3.1.3 外部インタフェース


Control FPGA は 8 本，Main FPGA は 26 本の 2.5 V GPIO を備える．各 FPGA の GPIO のうち 2 本は，クロック入力としても使用できる．詳細なピン配置については，本稿では割愛した．基板設計資料 [7] を参照されたい．

[*1] http://www.troche.com/sakura/order.html．2026 年 7 月 18 日参照.


© 2026 Information Processing Society of Japan

表 1: 各評価ボードの比較 (BRAM の単位は Kb).

評価ボード	Main FPGA	Logic cells	BRAM	DSP
SAKURA-G	XC6SLX75	74,637	3,096	132
SAKURA-X	XC7K160T	162,240	11,700	600
ChipWhisperer CW305-35T	XC7A35T	33,280	1,800	90
ChipWhisperer CW305-100T	XC7A100T	101,440	4,860	240
EFFLUX-F2 [8]	XC7A100T	101,440	4,860	240
SASIMI [9]	XCKU040	530,000	21,100	2,160
SHAMIKO (本研究)	XC7S100	102,400	4,320	160



(a) ボードの写真



(b) システムブロック図

図 1: SHAMIKO の概要図

3.1.4 ユーザインタフェース

実験時に用いる簡易なユーザインタフェースとして，各 FPGA には DIP スイッチ，タクトスイッチ，および LED を接続している．これらは，実装回路の制御および動作状態の確認など，デバッグ用途として配置した．




図 2: SHAMIKO の電源系統

3.2 既存評価ボードとの比較

表 1に，サイドチャネル解析評価ボードとの機能比較を示す．SHAMIKO の Main FPGA には XC7S100 を採用した．XC7S100 は，従来サイドチャネル解析実験に広く用いられてきた SAKURA-G の XC6SLX75 を上回るロジック資源を備えている．無対策の暗号回路に加えて，マスキング等の対策手法を適用した回路の実装も想定している．一方，SASIMI [9] のような大規模回路向けの評価ボードと比較すると FPGA 資源は小さいが，SHAMIKO では製造コストと実装可能な回路規模とのバランスを重視した．

3.3 電源システム

SHAMIKO の電源系統を図 2に示す．12 V の入力から DC-DC コンバータにより 1.2 V および 3.3 V を生成する．1.2 V 系は FPGA のコア電源のため，3.3 V 系は FPGA のその他の電源や周辺回路の電源利用される．FPGA の 1.0 V コア電源は，1.2 V を低ノイズ LDO で降圧して生成する．Control FPGA と Main FPGA には独立した LDO を使用し，制御回路から評価対象回路への電源ノイズの伝搬を抑制する．DC–DC コンバータには低ノイズかつ低 EMI で

© 2026 Information Processing Society of Japan




図 3: 電力測定回路の概略図

ある LT8625SP を，LDO には低ノイズかつ高速な過渡応答特性を持つ LT3071 を採用している．FPGA の消費電流は実装する回路や動作周波数に依存するが，本基板では FPGA 内部回路の動作周波数を最大 50 MHz 程度と想定している．この想定用途に対し，最大 5 A を供給可能な LT3071 は十分な電流供給能力を有すると考えている．

3.3 V 系からは，FPGA の 1.8 V 補助電源，2.5 V IO 電源および USB インタフェース用電源を生成する．測定用増幅器のアナログ電源は，デジタル回路からのノイズ混入を抑えるため，12 V 入力から独立して生成する．Main FPGA のコア電圧は公称 1.0 V であり，実験用途に応じて ±10 % の範囲で調整可能である．

この電源構造は本論文の実験用に用いたリビジョンの設計であり，最終版では，周辺回路用の DC/DC は 3.3 V から 5 V に，FPGA の IO 電圧は 2.5 V から 3.3 V に変更されている．

3.4 電力測定回路

図 3に測定回路の構成を示す．Main FPGA の内部ロジックおよび BRAM の電源ラインにはシャント抵抗を挿入し，その両端を BNC 端子に接続している．Main FPGA の動作に伴う消費電流の変動は，シャント抵抗両端の電圧差として観測される．測定対象は，内部ロジック電源でである VCC_INT のみ，または VCC_INT と BRAM の電源である VCC_BRAM の合計から選択でき，基板上の 0 Ω ジャンパー抵抗によって切り替える．また，電力波形の平滑化を抑えるため，VCC_INT のバイパスコンデンサの一部を未実装としている．電力波形は，オンボード増幅器の出力から測定するほか，シャント抵抗両端の BNC 端子に外部差動増幅器を接続して測定できる．

4. 電力解析実験による検証

SHAMIKO を用いた電力解析実験の有効性を検証するため，Main FPGA 上に AES 暗号回路を実装し，CPA [3]，DPA [2]，そして TVLA [10] を実施する．

表 2: 実験に使用した機材リスト

機器	製造元	型番
オシロスコープ	RIGOL	DHO802
任意波形生成器	OWON	AG051
直流安定化電源	ALIENTEK	DP100




図 4: 実験セットアップ




図 5: ループアーキテクチャ型の AES 暗号回路.


4.1 測定セットアップ

Main FPGA に，図 5に示すループアーキテクチャ型の AES 暗号回路を実装し，暗号化処理中の電力波形を測定した．この実装は 1 クロックサイクルに 1 ラウンドを処理し，各ラウンドの出力をレジスタに格納する．AES 実装は SAKURA-G 向けに公開されている HDL コード[*2] を使用し，Vivado 2025.2 を用いて合成および書き込みを行った．


図 4にセットアップ写真を，表 2に使用する機材のリストを示す．電力波形の取得にはオンボード増幅器の出力を使用し，取得した波形に対するフィルタリング，位置合わせおよび正規化は行わない．平文，暗号鍵および暗号文は，GPIO を介した UART 通信により送受信を行う．UART 通信の 9600 boudrate に合わせるため，クロックは任意波形発生器から供給し，周波数を 3.072 MHz とした．本実験では Main FPGA の消費電力を測定可否を検証することが目的であるため，Control FPGA は使用せず，Main FPGA–PC 間で直接データの送受信を行った．PC–Control FPGA 間および Control FPGA-Main FPGA 間の通信の可否については今後検証を行う．

[*2] https://satoh.cs.uec.ac.jp/SAKURA/hardware/SAKURA-G.html

© 2026 Information Processing Society of Japan




(a) 暗号化全体 (計 10 ラウンド) の波形.




(b) 3 波形の比較 (先頭 2 クロックサイクルを拡大).

図 6: 測定した消費電力波形



(a) サンプルポイントごとの相関係数.



(b) 波形数に伴う相関係数の遷移.

図 7: 相関電力解析の結果．赤色線は正解鍵，灰色線は不正解鍵を表す.

4.2 実験結果

図 6に取得した電力波形を示す．オシロスコープの ADC で取得した値をスケールせず，整数値のままで使用している．AES の各ラウンドに対応する周期的な変動が観測され，暗号化処理中の消費電流変動を取得できていることを確認した.

4.2.1 相関電力解析

相関電力解析 (CPA) [3] は，計算中に漏えいするリーケージをモデル化し，予測鍵から得られる中間値と消費電力との相関を求めることで暗号化鍵を推定する．先述したように，本稿で使用する AES 暗号回路はループアーキテクチャ型であり，各ラウンドの出力はレジスタに保存される．つまり，電力リーケージを i ラウンドの出力から $i+1$ ラウンドの出力に遷移する際のビットフリップ数としてモデル化できる．鍵復元には第 9 ラウンドから第 10 ラウンド（最終ラウンド）への遷移時のリーケージ L を利用し，

$$\begin{aligned} L &= \mathrm{HD}(C_9, C_{10}) \\ &= \mathrm{HD}(\mathrm{S}^{-1}(C_{10} \oplus K_{\mathrm{cand}}), C_{10}), \end{aligned} \tag{1}$$

となる．C_9, C_{10} はそれぞれ第 9，第 10 ラウンドの出力の 1 バイト，HD はハミング距離，K_{cand} は予測した候補鍵である．暗号文は第 9 ラウンドの出力を置換関数 S に通し，第 10 ラウンドのラウンド鍵を XOR した値となる．したがって，暗号文を予測鍵と XOR してから逆置換関数 S^{-1} に通すことで第 9 ラウンドの出力まで遡ることができる．厳密には ShiftRows 演算によるバイト位置の入れ替えがあるが，値そのものは不変であるからここでは考慮していない．ピアソンの相関係数を次式で計算し，リーケージ L と測定した電力波形 $trace$ との相関を求める.


$$\rho(trace, L) = \frac{\mathrm{Cov}(trace, L)}{\sqrt{\mathrm{Var}(trace) \cdot \mathrm{Var}(L)}}. \tag{2}$$

本実験では，最終ラウンド鍵の第 1 バイトを解析対象とし，10 万波形収集した．図 7に各候補鍵による相関電力解析結果を示す．図 7(a)より，750 サンプルポイント付近において，正解鍵候補の相関係数が不正解鍵候補から明確に分離しており，対象とした鍵バイトを正解鍵として識別できる．また，図 7(b)は波形数に伴う相関係数の変動を示し，1 万波形程度で十分に他の不正解鍵と区別できることが確認できる.


4.2.2 差分電力解析

差分電力解析 (DPA) [2] では，候補鍵を用いて，波形群をある規則に従って 2 グループに分類する．そして，グ

© 2026 Information Processing Society of Japan




(a) サンプルポイントごとの t 値.




(b) 波形数に伴う t 値の遷移.

図 8: 無対策 AES 暗号回路への TVLA(50 万波形).



(a) 使用波形数 2 万.



(b) 使用波形数 1 万.

図 9: 差分電力解析の結果．サンプルポイントごとに平均差をプロットした．赤色線は正解鍵，灰色線は不正解鍵を表す．

ループ間の統計量 (例えば平均や分散) の差が最大になるときの候補鍵を正解鍵と推定する．実装した AES 暗号回路のリーケージは第 9 ラウンドと第 10 ラウンドの出力のハミング距離で得られるので，本稿では $\mathrm{HD}(C_9, C_{10})$ が 4 未満かどうかで波形を分類し，グループ間の平均差を正解鍵の判定に使用する．

DPA の結果を図 9に示す．各サンプルポイントで平均差の絶対値を求めた．図 9(a)より，波形数 2 万で，正解鍵を使用した際に各サンプルポイントの中で最も平均差の大きいポイント (CPA と同様に 750 ポイント付近) が得られることがわかる．一方，1 万波形の場合は，不正解鍵の平均差が正解鍵よりも大きいポイントが見られた．ただし，$\mathrm{HD}(C_9, C_{10})$ のリーケージが 750 ポイント付近で現れることがわかっていれば，1 万波形でも鍵復元が可能である．

4.2.3 Test Vector Leakage Assessment

最後に，テストベクトルを用いた評価実験 non-specific TVLA [10] を行う．使用する平文テストベクトルを以下のとおり設定する．

$$
\begin{aligned}
I_{\mathrm{fix}} &= \mathrm{0xda39a3ee5e6b4b0d3255bfef95601890},\\
K_{\mathrm{dev}} &= \mathrm{0x0123456789abcdef123456789abcdef0},\\
K_{\mathrm{gen}} &= \mathrm{0x0123456789abcdef123456789abcdef0},\\
I_0 &= \mathrm{0x00000000000000000000000000000000},\\
I_{j+1} &= \mathrm{AES}(K_{\mathrm{gen}}, I_j).
\end{aligned}
$$

各暗号化では，入力平文として疑似ランダム系列 I_j もしくは固定値 I_{fix} を選択し，鍵 K_{dev} を用いて AES 暗号化を実行する．どちらを暗号化するかは毎回コイントスで選択する．消費電力波形を 50 万収集し，ランダム平文と固定平文の 2 グループで Welch の t 検定を行う．t 値は式 (3) で計算する．

$$
t = \frac{\mu_0 - \mu_1}{\sqrt{\frac{{s_0}^2}{n_0} + \frac{{s_1}^2}{n_1}}}, \tag{3}
$$

$\mu_i, s_i, n_i, i \in \{0, 1\}$ はそれぞれ，2 グループの平均，標準偏差，そして波形数である．t 値のしきい値として，当分野で一般的に用いられる判定基準に従い，$|t| > 4.5$ となる場合に統計的な漏えいが検出されたと判定する．

© 2026 Information Processing Society of Japan

50 万波形を使用した TVLA の結果を図 8に示す．図 8(a)より，複数のサンプル点で t 値が判定しきい値 ±4.5 を大きく超えており，統計的な漏えいが存在することが確認できる．また，図 8(b)は波形数に伴う t 値の変動を示す．波形数 1 万で既にしきい値を超えているため，少ないデータ数で鍵復元が可能であることを示している．

5. おわりに

本稿では，オープンソースのサイドチャネル解析評価ボード SHAMIKO を開発した．SHAMIKO では，製造および改変に必要な設計データを公開しており，実験の目的に応じて評価対象となる FPGA を変更できる．

本研究では，XC7S100 を搭載したプロトタイプを製作し，AES 暗号回路の消費電力波形を取得して，サイドチャネル解析実験を実施した．CPA および DPA による鍵復元攻撃の結果，最終ラウンド鍵のうち，解析対象とした 1 バイトの正解鍵を識別できることを確認した．また，TVLA により，対策を施していない AES 暗号回路から生じる統計的に有意な漏えいを検出できることを確認した．これらの結果から，SHAMIKO をサイドチャネル解析用の評価ボードとして利用できることを示した．

本稿で実装および評価した暗号回路は，対策を施していない AES 暗号回路に限られる．今後は，AES 以外の暗号アルゴリズムを対象とした評価に加え，マスキングなどのサイドチャネル攻撃対策を施した回路の評価を実施することで，SHAMIKO の有効性をさらに検証する予定である．

謝辞　本プロジェクトの名称–SHAMIKO–を提案してくれた内山和秀氏に感謝を述べる．

参考文献

[1] Paul C. Kocher. Timing attacks on implementations of diffie-hellman, rsa, dss, and other systems. In *Advances in Cryptology - CRYPTO '96*, Vol. 1109 of *LNCS*, pp. 104–113. Springer, 1996.

[2] Paul C. Kocher, Joshua Jaffe, and Benjamin Jun. Differential power analysis. In Michael J. Wiener, editor, *Advances in Cryptology - CRYPTO '99*, Vol. 1666 of *LNCS*, pp. 388–397, Santa Barbara, California, USA, 1999. Springer.

[3] Eric Brier, Christophe Clavier, and Francis Olivier. Correlation power analysis with a leakage model. In *Cryptographic Hardware and Embedded Systems - CHES 2004*, LNCS, pp. 16–29. Springer, 2004.

[4] Dan Boneh, Richard A. DeMillo, and Richard J. Lipton. On the importance of checking cryptographic protocols for faults. In *Advances in Cryptology - EUROCRYPT '97*, Vol. 1233 of *LNCS*, pp. 37–51. Springer, 1997.

[5] Hendra Guntur, Jun Ishii, and Akashi Satoh. Side-channel attack user reference architecture board SAKURA-G. In *IEEE 3rd Global Conference on Consumer Electronics, GCCE 2014, Tokyo, Japan*, pp. 271–274. IEEE, 2014.

[6] Colin O'Flynn and Zhizhang (David) Chen. Chipwhisperer: An open-source platform for hardware embedded security research. In *Constructive Side-Channel Analysis and Secure Design - 5th International Workshop, COSADE 2014, Paris, France*, LNCS, pp. 243–260. Springer, 2014.

[7] Ryotaro Ohara and Haruka Hirata. Shamiko-board. `https://github.com/SHAMIKO-project/SHAMIKO-board`, 2026.

[8] Arpan Jati, Naina Gupta, Anupam Chattopadhyay, and Somitra Kumar Sanadhya. EFFLUX-F2: A high performance hardware security evaluation board. In Romain Wacquez and Naofumi Homma, editors, *Constructive Side-Channel Analysis and Secure Design - 15th International Workshop, COSADE 2024*, Vol. 14595 of *LNCS*, pp. 38–56. Springer, 2024.

[9] Daisuke Fujimoto, Youngwoo Kim, Yuichi Hayashi, Naofumi Homma, Masanori Hashimoto, Takashi Sato, and Jean-Luc Danger. Sasimi: Evaluation board for em information leakage from large scale cryptographic circuits. In *2022 IEEE International Symposium on Electromagnetic Compatibility & Signal/Power Integrity (EMCSI)*, pp. 299–302, 2022.

[10] Georg T. Becker, Jim Cooper, Elizabeth K. DeMulder, Gilbert Goodwill, Joshua Jaffe, Gary Kenworthy, T. Kouzminov, Andrew J. Leiserson, Mark E. Marson, Pankaj Rohatgi, and Sami Saab. Test vector leakage assessment (TVLA) methodology in practice. In *International Cryptographic Module Conference*, 2013.

© 2026 Information Processing Society of Japan