基板画像と部分回路推定に基づく電磁波サイドチャネル解析向け測定前プローブ候補位置選定の検討

村瀬 遼[1,a)]　八木 韻[1,b)]

概要：安価な測定器と自動走査を用いた電磁波漏洩評価は実施しやすくなったが，基板全面の測定には依然として多くの時間を要する．そこで本研究では，基板画像と測定条件から測定候補を提示する PCB Leakage Navigator を構築した．公開 PCB 画像と公式の設計データ・部品表で部品・部分回路を学習し，既知基板 6 枚・16,073 地点の実測で候補順位を校正した．外部 EM データは条件別の補助知識として評価した．既知基板の F415 と XMEGA では，Hamming Weight（HW）モデルによる独立再取得でそれぞれ 4/4，3/4 地点が成功した．学習・調整に未使用の ESP32 では候補領域で Rank 0 を一度観測したが，独立再取得では再現しなかった．HW へ統一した再解析でも Rank 0 はなく，最良は Rank 1 であった．一方，封印した 90 地点は全面走査 1,065 地点と同じ否定的結論へ，地点数 91.5%減・装置時間 52.0%減で到達した．以上から，未知基板の鍵回復地点予測は未証明であるが，画像による初期探索範囲削減の可能性を示した．

キーワード：電磁波サイドチャネル解析，プローブ位置選定，基板画像解析，部分回路推定，CEMA

A Study on Pre-Measurement Probe Candidate Position Selection from PCB Images and Partial-Circuit Inference for Electromagnetic Side-Channel Analysis

Ryo Murase[1,a)]　Hibiki Yagi[1,b)]

Abstract: Low-cost instruments and automated stages facilitate electromagnetic leakage assessment, but whole-board scanning remains costly. We developed PCB Leakage Navigator to propose measurement regions from a board image and metadata before acquisition. Component recognition and partial-circuit inference used public PCB images and official CAD/BOM data; candidate ranking was calibrated on 16,073 positions from six known boards. External EM data served as condition-specific auxiliary knowledge. HW attacks reproduced independently at 4/4 F415 and 3/4 XMEGA positions. On an ESP32 excluded from training and tuning, Rank 0 was observed once within a candidate region but failed independent reacquisition. Standardized HW reanalysis found no Rank 0; the best rank was one. The ninety sealed positions reached the same negative conclusion as a 1,065-position whole-board scan with 91.5% fewer positions and 52.0% less instrument time. Thus, successful-position prediction on an unseen board remains unproven, while image-based initial search-space reduction is feasible.

Keywords: electromagnetic side-channel analysis, probe positioning, PCB image analysis, partial-circuit inference, CEMA

[1] 長崎県立大学大学院 地域創生研究科 情報工学専攻
Division of Computer Science, Graduate School of Regional Design and Creation, University of Nagasaki
[a)] mc125008@sun.ac.jp
[b)] mc125009@sun.ac.jp

© 2026 Information Processing Society of Japan

This paper is work in progress and not peer-reviewed.

1. 背景

暗号アルゴリズムは，十分な鍵長と適切な方式を用いる限り，暗号文から秘密鍵を直接求めることが計算量的に困難となるよう設計される．しかし実装された暗号装置は，処理時間，消費電力および電磁放射等の物理量を外部へ漏らす．サイドチャネル攻撃は，これらの実装依存漏洩と仮説中間値との統計的関係を利用して秘密鍵を推定する [1–3].

電磁解析は，局所プローブにより IC，電源回路，クロック回路および配線周辺を空間的に選択して測定できる．その一方で，観測波形は暗号処理源だけでなく，電源・クロック網，配線形状，実装部品，プローブの向きと高さ，およびケーブル配置の影響を受ける [4]．同一基板でも測定位置により TVLA，SNR，CEMA 相関および鍵回復に必要な波形数が変化し得る [5–8]．電磁振幅が大きい地点が必ずしも秘密中間値との相関が強い地点とは限らないため，不適切な位置だけを評価すると，本来は別位置から回復可能な漏洩を見落とす偽陰性が生じ得る．

既存研究では，安価な計測器と自動ステージを組み合わせた漏洩評価や位置探索が報告されており [8–11]，専門設備に依存しない評価の可能性が示されている．しかし全面走査は基板面積と空間分解能に応じて地点数が増え，自動探索も対象基板の波形を取得してからでなければ開始できない．そこで，基板画像を主入力として有望領域と測定順が得られれば，最初の実測範囲をさらに絞り込めると考えた．

2. 既存研究

2.1 電磁カートグラフィと自動位置探索

プローブ位置探索の関連手法と本稿の関係を表 1 に示す．既存手法は，対象基板上で波形を取得してから探索を開始または更新する点で共通する．本研究はこれらと異なり，対象基板から波形を取得する前の写真を初期の事前知識として用いる．

表 1 関連手法と本稿の比較
Table 1 Related probe-positioning methods.

手法	探索の起点	対象基板実測
測定駆動の走査・貪欲探索 [5, 8–11]	全面測定または訪問点の TVLA・SNR	要
取得済み波形からの学習 [12–15]	漏洩源周辺の波形	要
設計段階の解析 [23, 24]	白箱の設計情報	不要
本稿	基板画像，部分回路，他基板の実測	不要

測定駆動の探索では，Réal ら [5] が近傍界カートグラフィで CEMA 相関の高い位置を選び，Danial ら [8] は TVLA を手がかりに貪欲探索で位置探索時間を大きく短縮した．Sauvage ら [9] は鍵や漏洩モデルを仮定せずに位置を絞り，EMC 分野でも Deschrijver ら [10] や Garbuglia ら [11] が適応サンプリングと能動学習で走査点数を削減した．いずれも最初の 1 点を測るまで探索を開始できない．

取得済み波形からの学習では，Golder ら [12] が多層パーセプトロンでプローブ位置を選び，Heffron と Dean [13] は畳み込みニューラルネットワーク（CNN）で局所的な漏洩量を評価した．Ninan ら [14] は転移の限界も示している．いずれも漏洩源近傍の波形を前提とする．設計段階の解析 [23, 24] は事前測定を要しない点で本研究と近いが，配線層やセル配置といった白箱情報を必要とする．市販の完成基板では入手できないことが多い．

測定前の入力となる画像側では，部品検出・分類用の公開データセット [16–19] や回路図画像からの接続復元 [21, 22] がある．PCB-Bench [20] は PCB 配置・配線と設計理解を対象とするベンチマークである．ただしこれらに漏洩位置の教師は含まれない．また単一の上面写真から裏面・内層・部品下の配線は観測できないため，本研究では完全な回路図の復元を主張せず，確信度付きの部分回路として扱う．

外部データは，一般近傍界・プローブ応答のシミュレーション [25–27] と，暗号実装・対象・取得条件の異なる実測波形 [14, 28–31] に分けて扱う．前者は鍵依存漏洩の教師ではなく，後者も未知基板上の mm 座標へ直接対応しないため，補助知識に限定する．

2.2 漏洩・攻撃評価指標

固定入力群とランダム入力群の波形差を Welch の t 検定で調べる TVLA（Test Vector Leakage Assessment）は，漏洩検出に用いられる [32]．仮説中間値と波形の相関を用いる相関電力解析（CPA）[33] を電磁波形へ適用した相関電磁解析（CEMA）[3, 5] により，本稿では AES 第 0 バイトの 256 鍵候補を評価する．信号対雑音比（SNR）や TVLA の大きさは鍵回復成功と同義ではない [34]．正解鍵より高いスコアを持つ誤鍵数を 0 始まりの Key Rank とし [34, 35]，MTD は正解鍵が Rank 0 へ到達するまでの必要波形数とする [8, 36].

3. 本研究の位置づけ

既存の位置探索は対象基板の実測波形または白箱設計情報を起点とする．これに対し本研究は，未知基板の上面画像から測定前に候補を生成し，部品・部分回路・既知基板実測を同一の基板座標で扱い，外部 EM 知識を条件付きで照合する PCB Leakage Navigator を提案する．出力順位を部品認識精度だけで評価せず，最終的な測定地点数，装置時間および独立再取得での鍵回復によって評価する点に特徴がある．

© 2026 Information Processing Society of Japan

本研究では，次の 3 点を検証する．

(1) 基板画像から，主要部品と根拠付きの部分回路を推定できるか．

(2) 部品・回路からの相対位置で表した EM 知識を用い，測定前に候補位置を順位付けできるか．

(3) 全面走査より少ない測定点数で，同じ探索結論へ到達できるか．

この検証のため，基板画像から 90 地点を出力する処理系，実測値を 6 チャネルの教師へ変換するパイプライン，物理基板単位のデータ分割，および予測を測定前に封印する評価手順を実装した．

4. 問題設定

4.1 入力と出力

入力は，真上から撮影した基板画像と基板領域の四隅，基板寸法と各座標系の対応点，プローブ種類・向き・高さ，暗号方式と対象演算，トリガ条件である．部品表（BOM），回路図，CAD 設計データまたは裏面画像は入手できる場合に限り併用する．評価者が対象基板へ物理的に接近でき，既知または制御可能な入力で暗号処理を反復実行できる状況を仮定する．

システムは，基板画像上の相対攻撃容易性ヒートマップ，上位 K 個の候補領域，候補順位，中心画像座標，中心機械座標，局所走査点，候補理由および不確実性を出力する．本実装では $K = 10$ とし，各中心の周囲を 1 mm 間隔の 3×3 点へ展開するため，初期測定計画は最大 90 点となる．出力スコアは成功確率ではなく相対的な測定優先度である．

4.2 成功条件

単一の解析で得た一時的な Rank 0 を確定成功としない．主成功条件は，事前に固定した漏洩モデルと解析窓を用い，独立取得した波形に対して正解鍵が Rank 0 となり，再測定でも再現することとする．観測予算 B 内で回復しなかった地点は最大 MTD へ置換せず，必要波形数 $T > B$ の右打ち切りとして保持する [37]．候補包含率 Recall@k は，再現可能な正例が存在する場合に限って計算し，正例が存在しない場合は未定義とする．

5. 提案手法

本研究は，SCNIFFER [8] の低コストな自動近傍界走査を参考にし，基板画像から実測前に候補位置を生成する処理を加えた．図 1 に未知基板を入力してから測定計画を出力するまでの流れを示す．左側は未知基板に対する本番処理，右側は公開データと既知基板実測を用いた事前学習・校正である．図中には，各教師が関与する工程，データ規模および開発時評価も併記する．本番時には学習・校正済みの知識だけを参照する．




図 1 未知基板に対する処理フロー

Fig. 1 Processing flow for an unseen PCB.

5.1 座標登録と部品・部分回路推定

画像左上原点の画素座標，基板上の mm 座標，およびステージ機械座標を分離して保持する．画像上の四隅 $\boldsymbol{p}_i$ と対応する機械平面上の点 $\boldsymbol{q}_i$ から平面射影変換（ホモグラフィ） H を推定し，

$$\lambda \begin{bmatrix} q_x & q_z & 1 \end{bmatrix}^{\mathsf{T}} = H \begin{bmatrix} p_x & p_y & 1 \end{bmatrix}^{\mathsf{T}} \qquad (1)$$

によって画像候補を機械座標へ変換する．画像の上下方向とステージ軸の対応は基板ごとに明示し，既知基板の反転規則を未知基板へ暗黙に継承しない．両座標系の対応は軸ごとの向き反転だけでなく，行列式 $\det H < 0$ に対応する鏡像変換を含み得る．本実装の ESP32 基板ではこの鏡像関係が生じており，軸単位の向きフラグしか持たない処理系では候補が左右反転した位置へ写像される．したがって座標登録では $\det H$ の符号と，非対称な基準部品の実測位置の双方を検査する．

部品・部分回路の推定は次の順で行う．

- **部品を見つける．** 高解像度画像を重なり付きの小領域へ分割し，CNN で部品の位置を検出する．
- **役割を推定する．** 部品の外観，寸法，基板上の位置，周囲の配線およびシルク印刷から，演算，クロック，メモリ，電源，デカップリング，テスト点，I/O，半導体，または不明へ分類する．誤断定を避けるため，上位 2 候補と信頼度を残し，刻印が読めない場合は型番を確定しない．
- **接続を推定する．** 検出部品を節点，接続候補を枝とす

© 2026 Information Processing Society of Japan

るグラフを作る．表面画像で確認できる接続，周辺関係から推定した接続，判断できない接続を区別し，裏面・内層配線は未確定の仮説として保持する．

- **漏洩経路へ要約する．** グラフから，暗号処理を行う **Source**，電源・クロック・バスなどの伝搬経路である **Path**，長い配線・ビア・コネクタなど放射に関与し得る **Antenna** を推定する．

5.2 外部 EM 知識の条件付き利用

異なる基板間で機械絶対座標は対応しないため，外部 EM データの位置ラベルをそのまま未知基板へ転写しない．各外部データは基準部品，回路条件，デバイス条件，部品相対位置，周波数およびプローブ条件とともに保持し，証拠 $E_d(x)$ は対応条件 c_d が未知基板の条件 $c(x)$ と整合する場合だけ重み $g_d \in [0,1]$ を付け，$E(x) = \sum_d g_d(c(x), c_d) E_d(x)$ へ集約する．AES 状態，部品の同定情報またはプローブ条件を持たない外部データは，CEMA 成功ラベルへ変換しない．

5.3 学習・校正に用いたデータ

学習・校正データの出所，規模，用途および開発時評価を表 2 にまとめる．

表 2 学習・校正データの概要
Table 2 Summary of training and calibration data.

区分	出所・規模	用途・開発時評価
部品画像	公開 PCB 画像 4 群 [16–19] ＋公式照合 6 基板	写真・CAD・BOM から部品教師を作成．選定主要部品 15 点中 14 点を検出，役割の第 1 候補 77.5%，演算系は上位 2 候補内 91.5%
部分回路	公式 CAD 付き 6 基板，1 基板ずつ除外する交差検証（LOBO）	接続 F1 35.1%（適合率 26.1%，再現率 53.7%）
実測 EM	自前 6 基板・10 セッション，16,073 地点，8,452,904 波形（約 177 GiB）	部品・回路に対する最大振幅差（P2P），TVLA，SNR，CEMA，MTD の逆数，不確実性の 6 チャネルと品質マスクを生成．詳細 CEMA 1,270 地点中 37 地点で全 16 バイトが Rank 0
外部 EM	公開 8 群 [14, 25–31]，うち 4 群を定量評価	機種・回路・プローブ条件ごとの漏洩傾向を比較．最終順位への直接統合は LOBO 順位を改善せず
統合順位	既知基板上の開発評価	上位実測点への平均到達点数を 31.0 点から 8.2 点へ短縮

第三者由来の原画像と切り出し画像は成果物へ再配布しない．部品認識の値は型番同定精度ではない．F1 は適合率と再現率の調和平均であり，部分回路では正解部品位置を与えた接続推定を評価したため，回路は機能ブロックの仮説として扱う．外部 EM では Z8SAQX，PCB Near-Field EMI，CrossEM および AES_PTv2 を定量評価し，残る 4 群は取得または適合性調査にとどめた．また統合順位の値は既知基板上の開発時評価であり，未知基板の成績ではない．

5.4 候補順位と 3×3 測定計画

候補位置 x の測定前スコアを

$$S_0(x) = w_r R(x) + w_g G(x) + w_m M(x) - w_u U(x) \quad (2)$$

とする．ここで R は部品役割，G は部分回路，M は既知基板実測から得た部品・回路相対の事前知識，U は不確実性である．条件付き外部 EM 証拠 $E(x)$ は効果を個別に比較する項として保持し，未知基板で順位が悪化しないことを確認するまで運用順位へ加算しない．重みは開発基板だけで調整する．

スコアマップから近接する重複候補を除き，最小間隔を保って上位 10 中心を選ぶ．各中心の近傍 1 mm へ展開して 9 測定点を生成する．3×3 展開は座標登録誤差とプローブ位置の再現誤差の吸収を意図している．

5.5 実験環境と評価手順

実験条件を次に示す．

- **測定系：** Ender-3 V3 SE を流用した自動走査ステージ，H 場プローブ（Tekbox H20），ChipWhisperer-Lite を用いた．
- **座標条件：** 走査面を X–Z 平面とし，ステージの Y 座標を 10 mm に固定した．
- **XMEGA：** ターゲットクロック 7.37 MHz，ADC サンプリング約 29.5 MS/s（4 サンプル/周期），ゲイン 24.84 dB，5,000 サンプル点とし，AES 第 0 バイトを HW（S-box 出力）で解析した．
- **ESP32：** ソフトウェア AES（tiny-AES），26 MHz，26 MS/s，5,000 サンプル点とした．封印評価と全面走査は 24 dB，最終画像による再評価は 12 dB とした．
- **F415：** CRYP AES 回路を備える [42]．本実験では記録上ハードウェア AES を用い，ターゲットクロック 7.37 MHz，ADC サンプリング約 29.5 MS/s（4 サンプル/周期），ゲイン 20 dB，6,000 サンプル点とした．

本稿の 90 地点走査は図 2 の環境で実施した．




図 2 90 地点測定に用いた自動 EM 走査環境
Fig. 2 Automated EM scanning setup used for the ninety-position measurements.

© 2026 Information Processing Society of Japan

5.5.1 データ分割と測定前封印

学習・検証・試験は波形または切り出し画像の単位ではなく物理基板単位で分割する [40]．開発段階では leave-one-board-out 評価を行い，最終評価では一度も学習，重み調整，閾値決定または画像確認へ利用していない基板を用いる．

探索的判断と事前予測を区別するため [41]，未知基板では実測前に，入力画像と使用モデル・設定のハッシュ，上位 10 候補と 90 点の全座標，測定順，波形数，対象バイト，漏洩モデル，解析窓，成功条件および比較手法を封印する．実測後に候補順位・座標・成功条件を変更した解析は探索的解析として分離する．

5.5.2 比較手法

本稿では，同一の未知基板・同一の取得条件のもとで次の 2 手法を実施した．

(1) **Conventional:** 基板全面を粗い等間隔格子で走査し，TVLA，SNR および少数波形予備 CEMA の上位領域を細分化した後，上位地点で本 CEMA を行う．SCNIFFER [8] の測定駆動探索を参考に，粗密段階走査と組み合わせたベースラインである．

(2) **Proposed:** 封印済みの上位 10 候補と 3×3 展開に従って測定する．

ランダム探索および画像事前知識を持たない能動探索との比較は，再現可能な成功地点が確定した基板で実施することとし，本稿の範囲外とする．

5.5.3 評価指標

探索コストは，測定地点数，主走査波形数および装置稼働時間で比較する．鍵回復性能は CEMA，Key Rank および MTD で評価する．AES 第 1 ラウンドの第 b バイトについて鍵仮説 k に対する中間値を

$$v_{i,b,k} = \mathrm{Sbox}(p_{i,b} \oplus k) \tag{3}$$

とし，全基板の主解析には AES の非線形置換表（S-box）出力の Hamming Weight（HW）を漏洩モデルとして用いる [33,38]．各時刻サンプル点との Pearson 相関の絶対最大値を鍵スコアとし，正解鍵より高いスコアを持つ誤鍵数を 0 始まりの Key Rank とする．初期解析で用いた Hamming Distance（HD）は，ESP32 で一度観測した Rank 0 の記録に限って探索的結果として示し，主成績には用いない．以下でいう成功は第 0 バイトの Rank 0 であり，16 バイトの完全鍵回復を意味しない．

初回成功後は同じ位置で独立に再取得し，一方だけで成功する場合は未確認観測とする．本稿の Robust MTD は，20 回の波形順シャッフルの 90%以上で Rank 0 となり，以後の全チェックポイントでもこの条件を維持する最初の波形数と定義する．

5.5.4 90 地点の取得と解析手順

封印した 90 地点は，地点間の比較可能性を保つため次の手順で取得・解析する．

取得と品質検査． 候補順位の高い順に中心を測り，残る 8 点を中心からの距離順に走査する．全地点で波形長，プローブ高さ，ゲイン，向き，解析窓および平文生成方法を共通とし，ADC はターゲットクロックへ同期させる．各波形は連番，平文，暗号文および取得時刻と一体で保存し，地点ごとに暗号文の全件照合，非有限標本，定数波形および ADC 飽和率を検査して，異常が生じた取得は解析へ入れない．

解析． 各地点で 256 鍵仮説と全サンプル点の Pearson 相関を計算し，5.5.3 節の定義で Key Rank を求める．一部の地点だけを深く解析すると地点間の比較が崩れるため，予備指標による途中の打ち切りは行わず，全 90 地点を同一波形数で解析する．予算内で回復しなかった地点も未成功として保持する．

多重性への対処． 90 地点，256 鍵仮説および全サンプル点を評価し，探索的解析ではさらに複数のモデルや時間窓を試すため，真の漏洩がなくても偶然の Rank 0 が生じ得る．そこで，解析条件の事後選択を避け，再現性を確認するため，次の 4 手続きを用いる．

(1) **事前固定：** 漏洩モデルと対象バイトを測定前に固定し，それ以外の解析を探索的評価として分離する．

(2) **独立再取得：** 同一座標で波形を再取得し，初回取得，再取得および結合波形を個別に評価する．

(3) **シャッフル反復：** 同一取得内の波形順を反復して並べ替え，最終 Rank の安定性を評価する．

(4) **選択・確認分割：** 波形を選択用と確認用に分割し，選択用で決めた解析条件を確認用へ一度だけ適用する．

本稿では全基板に手続き (1)–(3) を共通して適用し，解析モデルや時間窓の探索を伴う場合は手続き (4) も適用した．したがって，探索的解析で得た Rank 0 は，独立再取得または確認用波形で再現した場合に限り成功と判定する．

6. 実験結果

6.1 評価の構成

結果は，まず既知基板の F415 と XMEGA で測定・解析系の動作を確認し，次に学習・調整に未使用の ESP32 へ適用する順に示す．主解析は全基板で HW（S-box 出力），第 0 バイトへ統一した．既知基板の結果を表 3 に示す．F415 と XMEGA は開発データに含まれるため，未知基板の一般化成績には含めない．

表 3 既知基板での動作確認（HW）
Table 3 Validation on known boards using the HW model.

基板	初回 Rank 0	独立成功	Robust MTD
F415	71/90	4/4	2,000–10,000
XMEGA	40/90	3/4	500–10,000

© 2026 Information Processing Society of Japan

6.2 既知基板での動作確認

F415 では，初回 90 地点の HW 統一再解析で 71 地点が決定論的 Rank 0 となった．独立再取得した地点 74，75，77，78 も 4/4 地点で Rank 0 を再現し，Robust MTD はそれぞれ 10,000，5,000，2,000，5,000 波形であった．ただし初回 71 地点すべての反復評価は行っていない．

XMEGA では初回 90 地点中 40 地点が取得内で頑健な Rank 0 となった．選定 4 地点の独立再取得では 3 地点が再現し，Robust MTD は 10,000，1,000，500 波形，残る 1 地点は Rank 26 であった．以上より，本測定・解析系が再現可能な漏洩を検出できることを確認した．

6.3 未知基板 ESP32 への適用

未知基板の ESP32 に対する 3 系列の評価結果を表 4 にまとめる．以下では，封印候補，既存研究型の全面走査，最終画像による再評価の順に示す．

表 4 未知基板の ESP32 における評価結果
Table 4 Evaluation results on the unseen ESP32.

評価	地点数	主走査波形数	HW 結果
封印候補	90	900,000	0/90（最良 2）
全面走査	1,065	1,326,880	確認成功 0
最終画像・再評価	90	1,800,000	0/90（最良 1）

6.3.1 封印候補の測定

推測出力例と候補周辺の拡大を図 3 に示す．上段は未知基板の ESP32 について上位 10 候補を 3×3 へ展開した 90 地点，下段は F415，XMEGA および ESP32 の上位候補周辺である．封印した ESP32 の 90 地点を，各 10,000 波形で測定した．

計 900,000 波形（9:06:28，16.8 GiB）を取得した．主解析の HW では Rank 0 はなく，最良は候補 8 の Rank 2 であった．一方，探索的 HD 解析では候補 4 で Rank 0 を一度観測した．これは画像候補内で正解鍵が最上位になったという観測成果であるが，同地点の独立再取得は Rank 39 および 123，結合 20,000 波形は Rank 86 であり，再現しなかった．したがって確認済み成功地点は 0 で，Recall@k は未定義である．

6.3.2 既存研究型の全面走査との比較

既存研究 [8] を参考に，2 mm 間隔 957 地点を TVLA，SNR および予備 CEMA で選別し，1 mm 間隔 108 地点を追加する全面走査を同じ ESP32 へ実施した．計 1,065 地点から選んだ上位 9 地点を各 10,000 波形で評価したところ，1 地点で Rank 0 を一度観測したが，独立再取得は Rank 1，結合 20,000 波形は Rank 14 であり，こちらも再現しなかった．探索コストを表 5 に比較する．

提案法は全面走査に対し，測定地点数を 91.5%，装置稼働時間を 52.0%削減し，同じ「再現可能な Rank 0 なし」という結論へ到達した．主走査波形数の削減率が 32.2%にとどまるのは，提案法が全 90 地点を深く測る一方，全面走査は浅い予備選別後の 9 地点だけを深く測るためである．




図 3 推測候補と 3×3 測定範囲（下段：F415，XMEGA，ESP32）
Fig. 3 Predicted candidates and representative 3-by-3 scan patches.

表 5 探索コストの比較（同一 ESP32 基板）
Table 5 Search cost comparison on the same ESP32 board.

項目	Conventional	Proposed	削減率
測定地点数	1,065	90	91.5%
主走査波形数	1,326,880	900,000	32.2%
装置稼働時間	18:57:27	9:06:28	52.0%
主走査の最良 Rank	0（非再現）	2	—
確認済み Rank 0 地点	0	0	—

6.3.3 最終画像による再評価

基板表面のラベルを除去した最終画像から候補を再生成し，各地点 20,000 波形で 90 地点を再取得した．全保存波形を HW で統一再解析した結果，Rank 0 は 0/90 で，最良は測定順 3 の Rank 1 であった．また波形を選択用と確認用へ分割し，解析条件を前半だけで決めて後半へ適用した評価でも，確認用 Rank 0 は 0/90 であった．画像入力と波形数を改善しても，再現可能な鍵回復には至らなかった．

7. 考察

本実験から得られる結論は二つである．第 1 に，F415 と XMEGA で独立再取得まで成功したため，低コストな測定・解析系そのものは動作している．第 2 に，未知基板の ESP32 では候補領域で Rank 0 を一度観測し，HW 統一再解析でも正解鍵が最良 Rank 1 まで上昇したが，独立

© 2026 Information Processing Society of Japan

な Rank 0 は得られなかった．したがって未知基板の成功地点予測は未証明である．

7.1 示せたこと：測定候補の削減と解析系の動作

未知基板の ESP32 では，封印した 90 地点と 1,065 地点の全面走査が，ともに「再現可能な Rank 0 なし」という結論に到達した．提案法は測定地点数を 91.5%，装置稼働時間を 52.0%削減した．これは鍵回復時間の短縮を示すものではないが，未知基板の初期探索範囲を画像から絞れる可能性を示す．

7.2 未証明なこと：未知基板の成功地点予測

未知基板の ESP32 には再現可能な成功地点が存在しなかったため，提案順位が鍵回復可能地点を上位へ置くかは評価できず，Recall@1/3/5 も定義できない．また F415 では初回 90 地点中 71 地点が HW で Rank 0 となったため，成功率の高い既知基板だけでは順位の選択性を判定できない．一度の Rank 0 を成果として記録しつつ，独立再取得を成功条件に含めることが重要である．

7.3 残された課題

現時点で残る課題を次に示す．

- **未知基板での一般化評価．** 未知基板は ESP32 の 1 枚だけであり，候補順位の一般化性能と Recall@k を数値化できていない．
- **部分回路の確度．** 裏面・内層配線は画像から確定できず，接続 F1 も 35.1%にとどまるため，回路図ではなく根拠付き仮説として扱う必要がある．
- **外部 EM 知識の統合．** 外部データの直接加算は順位を改善しておらず，部品，回路，周波数およびプローブ条件に応じた利用方法は未完成である．
- **測定と実装の再現性．** プローブ–基板間隔と姿勢は結果へ直接影響する [39]．座標，取得設定，ファームウェア HEX およびビルド情報を一体で保存する必要がある．

7.4 鍵回復に至らなかった原因と対処

ESP32 で再現可能な鍵回復が得られなかった原因としては，次の 3 点が考えられる．

- **画像認識．** ラベルとシルク文字の誤検出が候補順位を乱した．文字領域を除外し，部品・配線との整合を確認する必要がある．
- **同期と時間分解能．** ESP32 では，ターゲットクロック 26 MHz に対して ADC サンプリング周波数も 26 MS/s であり，1 クロック周期当たり約 1 サンプルであった．この条件では局所的な漏洩ピークを捉えにくいため，トリガを対象 S-box 処理へ近づけ，オーバーサンプリング比を高めて再取得する必要がある．
- **局所結合の再現性．** 平均波形が安定しても鍵依存ピークは移動し得る．プローブ間隔・姿勢を取得ごとに記録し，退避後の再接近を成功条件へ含める．

7.5 将来展望

今後は，未知基板を増やした測定前封印試験により候補順位の一般化性能を検証する．また，短時間の TVLA・SNR 測定で 90 地点を再順位付けする二段階探索，部品・部分回路ごとの HW/HD 漏洩モデル選択，プローブ高さ・角度を含む三次元位置校正を導入する．最終的には，初回探索で得た少数波形を用いて測定点，解析窓および漏洩モデルを適応的に絞り込み，再取得でも再現する Rank 0 地点へ到達するまでの時間を短縮する．

8. まとめ

本研究では，基板画像，部分回路および実測 EM 教師から，測定前に 90 地点を出力する PCB Leakage Navigator を構築した．既知基板の F415 と XMEGA では HW による独立再取得に成功した．未知基板の ESP32 では候補領域で Rank 0 を一度観測したが再現せず，HW 統一再解析の最良も Rank 1 であったため，成功地点の予測精度は未証明である．一方，全面走査と同じ否定的結論へ 91.5%少ない地点で到達した．本研究の到達点は，鍵回復成功の保証ではなく，画像から初期探索範囲を削減し，独立再取得で候補を検証する評価枠組みである．

9. 研究倫理に関する記載

本研究の実測は，著者が所有または使用許可を得た評価基板と既知鍵だけを対象とした．公開データは，配布元が示す公開範囲および確認できた利用条件に従って内部解析し，出典を明記した．明示的な再配布許諾を確認できない第三者データ，切り出し画像および学習済み重みは本稿の成果物へ含めない．第三者が運用する機器や取得権限のない鍵は測定せず，目的は低コストな耐性評価と基板設計上の対策指針の導出にある．

参考文献

[1] Kocher, P. C.: Timing Attacks on Implementations of Diffie-Hellman, RSA, DSS, and Other Systems, CRYPTO '96, pp.104–113 (1996).

[2] Kocher, P. C., Jaffe, J. and Jun, B.: Differential Power Analysis, CRYPTO '99, pp.388–397 (1999).

[3] Gandolfi, K., Mourtel, C. and Olivier, F.: Electromagnetic Analysis: Concrete Results, CHES 2001, pp.251–261 (2001).

[4] Agrawal, D. et al.: The EM Side-Channel(s): Attacks and Assessment Methodologies, CHES 2002, pp.29–45 (2003).

[5] Réal, D., Valette, F. and Drissi, M.: Enhancing Correlation Electromagnetic Attack Using Planar Near-Field Cartography, DATE, pp.628–633 (2009), doi:10.1109/

© 2026 Information Processing Society of Japan

DATE.2009.5090743.

[6] Hayashi, Y.-I. et al.: Analysis of EM Information Leakage From Cryptographic Devices With Different Physical Structures, IEEE Trans. EMC, Vol.55, No.3, pp.571–580 (2013).

[7] Wada, S. et al.: Measurement and Analysis of EM Information Leakage From PCB Power Delivery Network of Cryptographic Devices, IEEE Trans. EMC, Vol.63, No.5, pp.1322–1332 (2021).

[8] Danial, J. et al.: SCNIFFER: Low-Cost, Automated, Efficient EM Side-Channel Sniffing, IEEE Access, Vol.8, pp.173414–173427 (2020), doi:10.1109/ACCESS.2020.3025022.

[9] Sauvage, L. et al.: Blind Cartography for Side Channel Attacks: Cross-Correlation Cartography, Int. J. Reconfigurable Computing, Article 360242 (2012), doi:10.1155/2012/360242.

[10] Deschrijver, D. et al.: Automated Near-Field Scanning Algorithm for the EMC Analysis of Electronic Devices, IEEE Trans. EMC, Vol.54, No.3, pp.502–510 (2012).

[11] Garbuglia, F. et al.: Bayesian Active Learning for Radiation Pattern Sampling Over Cylindrical Surfaces, IEEE Trans. EMC (2022), doi:10.1109/TEMC.2022.3172483.

[12] Golder, A. et al.: Efficient EM Side Channel Analysis by Probe Positioning Using Multi-Layer Perceptron, IACR ePrint 2020/988 (2020).

[13] Heffron, I. and Dean, J.: Locality-Based Electromagnetic Leakage Assessment Using CNN, ICCWS, Vol.18, No.1, pp.570–576 (2023), doi:10.34190/iccws.18.1.1081.

[14] Ninan, M. et al.: A Second Look at the Portability of Deep Learning Side-Channel Attacks over EM Traces, RAID, pp.630–643 (2024), doi:10.1145/3678890.3678900.

[15] Bursztein, E. et al.: Profiling Resilient to Change in Probe Position, arXiv:2604.24701 (2026).

[16] Pramerdorfer, C. and Kampel, M.: A Dataset for Computer-Vision-Based PCB Analysis, MVA, pp.378–381 (2015), doi:10.1109/MVA.2015.7153209; Zenodo 3886553.

[17] Jessurun, N. et al.: FPIC: A Novel Semantic Dataset for Optical PCB Assurance, ACM JETC, Vol.19, No.2, Article 17 (2023), doi:10.1145/3588032.

[18] Arbash, E. et al.: PCB-Vision: A Multiscene RGB-Hyperspectral Benchmark Dataset of PCBs, IEEE Sensors Journal, Vol.24, No.10, pp.17140–17158 (2024), doi:10.1109/JSEN.2024.3380826; dataset doi:10.14278/rodare.2704.

[19] Kuo, C.-W. et al.: Data-Efficient Graph Embedding Learning for PCB Component Detection, WACV, pp.551–560 (2019), doi:10.1109/WACV.2019.00064.

[20] Li, J. et al.: PCB-Bench: Benchmarking LLMs for PCB Placement and Routing, ICLR (2026).

[21] Huang, C.-Y. et al.: Netlistify: Transforming Circuit Schematics into Netlists with Deep Learning, MLCAD, pp.1–8 (2025).

[22] Lu, T. et al.: OmniSch: A Multimodal PCB Schematic Benchmark, arXiv:2604.00270 (2026).

[23] Poggi, D. et al.: Finding EM Leakages at Design Stage: A Simulation Methodology, IACR ePrint 2020/1198 (2020).

[24] Monta, K. et al.: Silicon-correlated Simulation Methodology of EM Side-channel Leakage Analysis, ACM JETC, Vol.19, No.1, Article 9, pp.1–23 (2023), doi:10.1145/3568957.

[25] Cedeño Chaves, J., Pissoort, D. and Claeys, T.: A Dataset of Random Dipole Distributions and Wire-Traced Structures, KU Leuven RDR, doi:10.48804/CP0SI2 (2026).

[26] Vierstraete, J., Pissoort, D. and Claeys, T.: A Dataset of Grounded Wire Structures, KU Leuven RDR, doi:10.48804/Z8SAQX (2026).

[27] Li, W.: PCB Near-Field EMI Classification Dataset, Hugging Face Datasets, https://huggingface.co/datasets/vikilee9/pcb-near-field-emi (accessed 2026-08-20).

[28] Baliuka, A. et al.: Datasets for Deep Learning Based Radio Frequency Side-Channel Attack on Quantum Key Distribution, Zenodo (2023), doi:10.5281/zenodo.7956055.

[29] Rioja, U. et al.: AES_PTv2 Dataset: Improved Version of the AES_PT Dataset, GitHub, https://github.com/urioja/AESPTv2 (accessed 2026-08-20).

[30] Bai, Y., Acharya, R. Y. and Forte, D.: SPERO: Simultaneous Power/EM Side-channel Dataset Using Real-time and Oscilloscope Setups, arXiv:2405.06571 (2024).

[31] Wang, H. et al.: A Systematic Far Field EM Side-Channel Evaluation and Introduction of SC2026 Dataset, project page, https://sca-hnust.github.io/2026Dataset/ (accessed 2026-08-20).

[32] Goodwill, G. et al.: A Testing Methodology for Side-Channel Resistance Validation, NIST Non-Invasive Attack Testing Workshop (2011).

[33] Brier, E., Clavier, C. and Olivier, F.: Correlation Power Analysis with a Leakage Model, CHES, pp.16–29 (2004).

[34] Papagiannopoulos, K. et al.: The Side-Channel Metrics Cheat Sheet, ACM Comput. Surv., Vol.55, No.10, Article 216 (2023), doi:10.1145/3565571.

[35] Standaert, F.-X., Malkin, T. G. and Yung, M.: A Unified Framework for the Analysis of Side-Channel Key Recovery Attacks, EUROCRYPT, pp.443–461 (2009).

[36] Tiri, K. et al.: Prototype IC with WDDL and Differential Routing—DPA Resistance Assessment, CHES, pp.354–365 (2005).

[37] Kaplan, E. L. and Meier, P.: Nonparametric Estimation from Incomplete Observations, JASA, Vol.53, No.282, pp.457–481 (1958).

[38] National Institute of Standards and Technology: Advanced Encryption Standard (AES), FIPS PUB 197-upd1 (2023).

[39] International Electrotechnical Commission: IEC TS 61967-3:2014, Integrated Circuits—Measurement of Electromagnetic Emissions—Part 3: Measurement of Radiated Emissions—Surface Scan Method (2014).

[40] Varma, S. and Simon, R.: Bias in Error Estimation When Using Cross-Validation for Model Selection, BMC Bioinformatics, Vol.7, Article 91 (2006).

[41] Nosek, B. A. et al.: The Preregistration Revolution, PNAS, Vol.115, No.11, pp.2600–2606 (2018).

[42] STMicroelectronics: STM32F405/415, STM32F407/417, STM32F427/437 and STM32F429/439 Advanced Arm-based 32-bit MCUs, Reference Manual RM0090 (2024), https://www.st.com/resource/en/reference_manual/dm00031020.pdf (accessed 2026-08-20).

© 2026 Information Processing Society of Japan