デジタル信号に位相変調信号として重畳する サイドチャネル情報の Time Interval Error を用いた評価

佐藤 太一 [1,*]　遠山 毅 [1,]　平手 孝 [1,]　菅原 健 [2,]

概要：デジタル信号の位相を利用したサイドチャネル解析において，暗号処理による消費電力の変化とデジタル信号の位相変化の定量的な関係は明らかでなかった．本研究では，排他的論理和のハミングウェイトによって計算負荷を制御可能な環境を構築し，排他的論理和が計算されている時のクロック信号を計測することで，消費電力とクロック信号の Time Interval Error に相関があることを実験的に示した．本結果から，従来のデジタル信号の位相を利用したサイドチャネル解析は，計算負荷に起因するクロックエッジの遅延を利用していることが示唆される．

キーワード：サイドチャネル解析，ジッタ，位相変調

Evaluation of Side-Channel Leakage Encoded as Phase Modulation on Digital Signals Using Time Interval Error

Taichi Sato[1,*]　Tsuyoshi Toyama[1,]　Takashi Hirate[1,]　Takeshi Sugawara[2,]

Abstract: In side-channel analysis utilizing the phase of digital signals, the quantitative relationship between variations in power consumption due to cryptographic processing and phase changes in digital signals has remained unclear. This study establishes an evaluation environment capable of controlling the computational load via the Hamming weight of exclusive-OR (XOR) operations. By measuring the clock signal during XOR computation, we experimentally demonstrate a correlation between power consumption and the Time Interval Error of the clock signal. These results suggest that conventional phase-based side-channel analysis exploits clock edge delays induced by the computational load.

Keywords: Side Channel Analysis, Jitter, Phase Modulation

1. はじめに

情報セキュリティを確保するための基盤技術の一つとして，暗号が利用されている．近年では，暗号処理の高速化や低消費電力化を目的に，暗号処理専用のモジュールとして情報機器に実装されている．しかし，暗号モジュールとして実装されたとき，暗号処理に関連する物理情報が外部から観測可能となる．こういった物理情報を元に，秘密情報を不正に取得するサイドチャネル解析（Side Channel Analysis，SCA）の脅威が報告されている．計算量的に安全と言われている暗号アルゴリズムであっても秘密情報を解読される可能性があり，情報通信機器の機密性を低下させる問題となっている．

SCA は，シャント抵抗を用いて IC の電源電圧の変動を計測する手法や，IC チップ周辺の電磁界強度を計測する手法[1]などが提案されている．最近では，デジタル信号に位相変調信号として重畳するサイドチャネル情報を利用した攻撃 [2][3][4]が注目されている．文献[2][3][4]の手法は，ターゲットから出力される正規のデジタル信号を利用し，攻撃を成立させるという点で脅威であるといわれている．

文献[3]では，ミキサを用いてデジタル信号を位相復調することで，データ処理に依存したデジタル信号の位相変化を抽出している．抽出した位相成分を解析することによって，暗号処理に用いられている秘密鍵の解読が可能であることを示している．文献[3]において，デジタル信号からサイドチャネル情報を抽出する手法や攻撃の成立性は示されたものの，攻撃が成立する条件の体系的な評価には至っておらず，特定の環境下での実験的な評価にとどまっていた．これは，データ処理に伴いデジタル信号に遅延が生じる物理現象をモデル化できていないことが原因である．この現象をモデル化するためには，データ処理による計算負荷と，デジタル信号の位相の変化量との定量的な関係を明らかにする必要がある．

これに対し，本稿では，漏えいモデルの導出に向けた基礎検討として，排他的論理和（XOR）のハミングウェイト（Hamming Weight，HW）によって計算負荷を制御可能な環境を構築し，計算実行中のクロック信号の位相の変化を解析することによって，計算負荷とデジタル信号の位相変化の定量的な関係を実験的に明らかにする．

1 トヨタ自動車株式会社
Toyota Motor Corporation
2 国立大学法人　電気通信大学
Security Laboratories, YY Corporation.

* taichi_sato_ab@mail.toyota.co.jp

© 2026 Information Processing Society of Japan

This paper is work in progress and not peer-reviewed.

2. デジタル信号の位相変化を利用したサイドチャネル解析

2.1 デジタル信号の位相の揺らぎ

デジタルシステムにおいて，信号の立ち上がりと立ち下がりは常に一定のタイミングであることが望ましい．しかし，実際の電子回路においては，様々な物理的要因によって信号エッジの到達時刻が理想的なタイミングから時間軸上で前後に変動する．この理想的なタイミングからの時間的なズレや揺らぎをジッタ（Jitter）と呼ぶ．

ジッタは，発生する要因に基づき，ランダムジッタ（Random Jitter）と確定的ジッタ（Deterministic Jitter）の 2 種類に分類される．ランダムジッタは，熱雑音や半導体素子内部のフリッカノイズなどに起因する，予測不可能な確率的揺らぎである. その振幅分布は一般に正規分布に従う．確定的ジッタは，回路の動作や電磁干渉，電源変動など，特定の物理的要因によって決定論的に引き起こされるジッタである．周期ジッタやデューティ比歪み，データ依存ジッタなどが確定的ジッタに含まれる．

先行研究[2][3][4]では，暗号回路のデータ処理に起因して電圧降下が生じ，デジタル信号に遅延が生じる，データ依存の確定的ジッタに着目している．このジッタを，回路内部の動作状態が外部へ表出するサイドチャネル情報として捉え，解析および評価の対象としている．

2.2 ミキサを用いたデジタル信号に重畳するサイドチャネル情報の抽出

デジタル信号に重畳する位相揺らぎを電気信号として復調・抽出する手法の一つとして，ミキサを用いた位相検波が提案されている[3]．ミキサは，2 つの入力信号を掛け合わせ，両者の周波数の和および差の成分を出力するハードウェアである. ターゲットから出力されるクロック信号と，同じ周波数の基準クロック信号をミキサに入力し，ミキサの出力信号にローパスフィルタを適用することで，クロック信号の位相変化量に対応した電圧波形を抽出することが可能である．本手法は，広帯域オシロスコープ等の高価な測定機器を用いることなく，汎用的なミキサ回路とアナログ・デジタル変換器のみで，位相の変化を電圧波形として捉えられるという利点を持つ．

文献[3]では，マイクロコントローラで暗号処理が実行されている最中に，ターゲットから出力されるクロック信号を計測し評価している．ターゲットのクロック信号をミキサで位相検波し抽出した波形は，シャント抵抗を用いて計測した消費電力波形と類似していることを示した. さらに，抽出した波形を解析することで秘密鍵の解読に成功している．この結果は，暗号処理に伴う消費電力の変動がクロック信号の位相変調として重畳されており，ミキサ回路によってそのサイドチャネル情報を効果的に抽出可能であることを実証している．




図 1　ミキサを用いた位相検波




図 2　TIE を用いたクロック信号の遅延の算出方法

先行研究ではミキサを用いた位相復調による鍵解読が実証されたものの，得られる出力は回路特性に依存した相対的な電圧波形にとどまっていた．そのため，デジタル信号の遅延の評価には至っておらず，データ処理と位相の変化量との定量的な関係を解明する上での制約となっていた．

3. Time Interval Error を用いたデジタル信号の位相の評価手法

3.1 データ処理に伴うデジタル信号の位相の変化

暗号処理などのデータ処理によって，デジタル信号の位相が変化する原理について説明する．電子機器を構成する CMOS（Complementary Metal Oxide Semiconductor）回路では, 論理値が切り替わる際に供給される電流量が変化する．この消費電流の大きさは同時にスイッチングする論理ゲートの数に対応するため，処理されるデータの論理値に依存して変動する. また, 電源分配ネットワーク（Power Delivery Network，PDN）にはインピーダンスが存在するため，この消費電流の変動に伴って電圧降下が生じ, 結果として IC 内部の電源電圧が変動する．

CMOS 回路の伝搬遅延は式(1)に示すように，電源電圧に依存する[5].

$$delay \propto \frac{L^2 V_{dd}}{\mu (V_{dd} - V_{th})^{\alpha}} \tag{1}$$

L はチャネル長，V_{dd} は電源電圧，V_{th} は閾値電圧，μ はキャリアの移動度，α は短チャネル効果に依存し 1～2 の値をとるとする．データ処理に起因して電源電圧が変動している場合は，信号波形がしきい値を通過するタイミングが前後し, 出力される信号の位相の揺らぎとして反映される．

© 2026 Information Processing Society of Japan

3.2 Time Interval Error を用いたデジタル信号の遅延の算出方法

前節で述べた電源電圧の変動に起因するデジタル信号の位相を評価するために，本研究ではオシロスコープを用いてターゲットから出力されるクロック信号を計測し，取得した波形データから遅延を算出することで，電源電圧変動とクロック信号の遅延との定量的関係を評価する．

デジタル信号のタイミングの変動を評価する指標として，時間間隔誤差（Time Interval Error，TIE）を用いる． 図 2 に TIE を用いたクロック信号の遅延の算出方法を示す．TIE とは，基準となるクロック信号のエッジと，計測したクロック信号のエッジの時間的なずれを表す指標である．クロックエッジの遅延はクロック信号の位相変化に相当する．n 番目のクロックエッジにおける TIE は次式で定義される．

$$\mathrm{TIE}(n) = t_{\mathrm{actual}}(n) - t_{\mathrm{reference}}(n)$$

データ処理が開始される直前の安定したクロックエッジを基準エッジ（$n = 0$）と定義する．本稿では，データ処理によるスイッチングが最小となる HW = 0 を基準のクロック信号とする．各 HW におけるクロック信号と，基準クロック信号の差分を算出することで，ノイズ成分を除去し，計算処理に起因するクロック信号の遅延を評価する．

4. 電源電圧変動とクロック信号の遅延の評価

4.1 実験環境

本実験の計測に NewAE 社の ChipWhisperer Husky と ChipWhisperer CW313 を用いた．評価対象は，評価用ボード（CW312T-SAM4S）上に実装されているマイクロコントローラ（ATSAM4S2A）とした．クロック信号の計測には，オシロスコープ（Keysight MXR104A）を用い，サンプリングレートを 16 GSamples/s とした．また，マイクロコントローラのクロック周波数は 30 MHz，60 MHz，90 MHz とした．周波数の設定は，ChipWhisperer Husky から 12 MHz のクロック信号を生成し，マイクロコントローラに送ったうえで，マイクロコントローラに実装されている PLL を利用し，各周波数条件になるように設定した．

4.2 HW に応じた電源電圧変動とクロックの遅延の評価

4.2.1 EOR 命令時における電源電圧とクロック信号の遅延の時間応答

EOR 命令を実行した際の電源電圧と，クロック信号の遅延の時間変化を評価した．クロック周波数を 60 MHz に設定し，HW = 8 と HW = 0 における電源電圧とクロック信号をオシロスコープで計測した．取得したクロック信号に対し，3.2 節で述べた手法に基づき各サイクルにおける TIE を算出した．また，電源電圧の時間変化は，HW = 8 と HW = 0 の差分で評価した．




図 3 電源電圧とクロック信号の遅延の時間応答




図 4 各周波数における電源電圧とクロック信号の遅延

図 3 に電源電圧とクロック信号の遅延の時間変化を示す．解析の結果，電源電圧が最も低い時刻を$t = 0$としたとき，クロック信号は$t = 30.06$ ns で，最大19.55 ps 遅延していることが確認された．これは，電源電圧の変動の影響がクロック信号の遅延に数サイクル遅れて現れるためであ

© 2026 Information Processing Society of Japan

ると推測される．以降の評価において，基準エッジから遅延が最大となるエッジを Point of Interest（PoI）として定義する．

4.2.2 HW の条件による電源電圧とクロック信号の遅延の変化

HW を変化させた場合の電源電圧変動とクロック信号の遅延を評価した．クロック周波数を 60 MHz に設定し，HW = 0からHW = 8までの 9 段階で変化させた．そして，各 HW の条件における電源電圧とクロック信号をオシロスコープで計測した．取得したクロック信号は，定義した PoI における遅延で評価した．また，各 HW における電源電圧は，HW = 0との差を算出し，最小値で評価した．

図 4 の(b)に各 HW における電源電圧とクロック信号の遅延を示す．解析の結果，HW の増加に伴い，電源電圧変動が増加し，クロック信号の遅延も線形に増加する関係が確認された．電源電圧とクロック信号の遅延の相関係数は $r = 0.9802$となった．

3.1 節で示した CMOS 回路の伝搬遅延式(1)は，電源電圧と遅延は非線形である．しかし，本実験において観測された電源電圧変動は最大で 0.5 mV と微小であった．そのため，式(1)の非線形特性が局所的に線形に近似され，電源電圧とクロック信号の遅延に強い相関が観測されたと推測される．

また，これらの実験結果より，従来のデジタル信号の位相を利用したサイドチャネル解析は，計算負荷に起因するクロックエッジの遅延を利用していることが示唆される．

4.3 クロック周波数の条件による電源電圧とクロック信号の遅延の変化

クロック周波数を変化させた場合の電源電圧変動とクロック信号の遅延を評価した．クロック周波数を 30 MHz，60 MHz，90 MHz に設定し，HW = 0 から HW = 8 までの 9 段階で変化させた．そして，各周波数と各 HW の条件における電源電圧とクロック信号をオシロスコープで計測した．取得したクロック信号は，定義した PoI における遅延で評価した．また，各 HW における電源電圧は，HW = 0 との差を算出し，最小値で評価した．

各周波数条件における電源電圧とクロック信号の遅延の相関係数を算出した結果，30 MHz において $r = 0.7392$，90 MHz において $r = 0.7990$となり，すべての周波数条件において相関が確認された．一方で，60 MHz のときの相関係数（$r = 0.9802$）と比較すると，30 MHz および 90 MHz においては相関の低下が見られた．これは，60 MHz のときの PLL の逓倍率が整数であるのに対し，30 MHz，90 MHz の PLL の逓倍率は分数であり，推奨される周波数の設定方法でなかったことが原因であると考えられる．表 1 に HW = 0 のときの，各周波数で 100 回取得したクロック電圧波形から，同一サンプリング時刻における波形間のばらつきを算出した結果を示す．表 1 より，60 MHz のときの標準偏差の時間平均値が最小値となっている．

この結果は，クロック信号の生成回路の構成や，周波数の設定条件によって，攻撃者が精度よくサイドチャネルリークを観測できる可能性があることを示唆している．

表 1 各周波数の標準偏差および分散の時間平均

クロック周波数	相関係数	標準偏差 [mV]	分散 [(mV)²]
30 MHz	0.7392	2.2561	6.5758
60 MHz	0.9802	2.0301	5.0267
90 MHz	0.7990	2.3525	5.7401

5. おわりに

本稿では，デジタル信号の位相変調を利用したサイドチャネル攻撃における漏えいモデルの構築に向けた基礎検討として，データ処理に伴う計算負荷がクロック信号の位相に与える影響を定量的に評価した．具体的には，EOR 命令の HW を制御可能な実験環境を構築し，オシロスコープにより取得したクロック信号波形から TIE を用いて具体的な遅延を算出した．

評価の結果，HW の増加に伴い内部電源電圧降下量が増大し，それに伴ってクロック信号の遅延も線形に増大することを確認した．この結果は，従来のデジタル信号に重畳するサイドチャネルリークが，計算負荷に起因するクロックエッジの遅延に基づいていることを示唆している．さらに，クロック生成回路の構成や動作周波数の設定条件が，サイドチャネル情報の観測精度に影響を与える可能性を示した．

参考文献

[1] Karine Gandolfi, Christophe Mourtel, and Francis Olivier, “Electromagnetic analysis: Concrete results,” International Workshop on Cryptographic Hardware and Embedded Systems (CHES 2001), LNCS 2162, pp. 251–261, May 2001.

[2] Kai Schoos, Sergej Meschkov, Mehdi B. Tahoori, Dennis R. E. Gnad, “JitSCA: Jitter-based Side-Channel Analysis in Picoscale Resolution, ” Cryptographic Hardware and Embedded Systems, pp. 294-320, Prague, Czech, Sept. 2023.

[3] Colin O’Flynn, “Phase Modulation Side Channels: Jittery JTAG for On-Chip Voltage Measurements,” IACR Transactions on Cryptographic Hardware and Embedded Systems (TCHES), Vol. 2024, No. 4, pp. 382–424, Sept. 2024.

[4] Patrick Ayoub, Andrea Hernandez, Romain Cayre, Aurélien Francillon, and Clémentine Maurice, “PhaseSCA: Exploiting Phase-Modulated Emanations in Side Channels,” IACR Transactions on Cryptographic Hardware and Embedded Systems (TCHES), Vol. 2025, No. 1, pp. 392–419, 2025.

[5] SoYoung Kim and S. Simon Wong, “Closed-form RC and RLC delay models considering input rise time,” IEEE Transactions on Circuits and Systems I: Regular Papers, Vol. 54, No. 9, pp. 2001–2010, Sept. 2007.

© 2026 Information Processing Society of Japan