GPUの演算特性を考慮した共通鍵暗号の実装評価

石川 達也[1,a)]　五十部 孝典[1]

概要：GPU を用いる機密データ処理の拡大に伴い，GPU へ転送されるデータを高速に保護することが重要となっている．GPUDirect Storage はストレージと GPU メモリ間の直接転送を可能にするが，CPU 側で暗号処理を行うとその利点が損なわれ，暗号処理自体もボトルネックとなり得る．また，GPU 外部の転送経路へ平文を露出させないためにも，GPU 上で暗号処理を完結することが望ましい．本研究では，複数の AES 実装方式と ARX 暗号を NVIDIA GeForce RTX 5080 上に実装し，実測性能，GPU 機械命令および資源使用量を比較・解析する．AES では，表参照と過大なレジスタ使用が性能を制限することを示し，命令数とレジスタ使用量のバランスに優れる barrel-shiftrows 実装が最高性能となる約 2.8 Tbps を達成する．ARX 暗号では，32 ビットワードを用いる ChaCha20 と SPECK-64/128 が約 7.3 Tbps を達成し，GPU の整数命令幅との対応と命令依存を隠蔽できる並列性が重要であることを示す．結果として，GPU 向け共通鍵暗号では，命令コスト，表参照およびレジスタ使用量を抑え，GPU の演算特性に適した命令と十分な命令レベル並列性を確保することが重要であることを示す．

キーワード：GPU，共通鍵暗号，AES，ARX 暗号，性能解析

Symmetric-Key Cryptography on GPUs: Implementation Evaluation and Design Insights

Tatsuya Ishikawa[1,a)]　Takanori Isobe[1]

Abstract: As GPUs are increasingly used for confidential data processing, protecting data transferred to and from GPUs has become important. GPUDirect Storage enables direct transfers between storage and GPU memory, whereas CPU-side cryptographic processing can reduce this benefit and become a bottleneck. We implement multiple AES implementations and ARX ciphers on an NVIDIA GeForce RTX 5080 and analyze their performance, GPU instructions, and resource usage. For AES, table-lookup latency and excessive register usage limit performance, while barrel-shiftrows achieves 2790.5 Gbps by balancing instruction count and register usage. For ARX ciphers, 32-bit ChaCha20 and SPECK-64/128 achieve approximately 7.3 Tbps, whereas SPECK-128/128 is slowed by 64-bit instruction expansion and lower integer-add throughput. Our results show that efficient GPU cryptography requires low instruction cost, limited table lookups and register usage, and sufficient instruction-level parallelism to hide dependency latency.

Keywords: GPU, Symmetric-Key Cryptography, AES, ARX Ciphers, Performance Analysis

1. はじめに

1.1 背景

近年，人工知能や高性能計算では GPU を用いた大規模データ処理が広く利用されており，GPU の計算性能向上に伴って，CPU，ストレージおよび通信機器から GPU へのデータ転送がシステム性能を制限する要因となり得る．NVIDIA の GPUDirect Storage [1] は，CPU メモリを介さずストレージと GPU メモリ間を直接転送することで，このボトルネックを緩和する．

機密データを扱う場合には，転送性能とともに転送経路の保護も必要となる．NVIDIA の Confidential Computing

[1] 大阪大学
The University of Osaka
[a)] t.ishikawa037@gmail.com

© 2026 Information Processing Society of Japan

This paper is work in progress and not peer-reviewed.

では，CPU 側の信頼実行環境（Trusted Execution Environment，TEE）と GPU 間のデータを AES-GCM で保護している [2]．また，暗号化されていない PCI Express 上の転送を観測し，GPU へ転送される深層学習モデルを復元する攻撃も報告されている [3]．暗号文を GPU へ直接転送する場合，CPU 側で復号すると直接転送の利点が失われ，暗号処理自体もボトルネックとなり得る．したがって，GPU 上で暗号処理を完結し，データ転送帯域に追従する性能を確保することが重要となる．

GPU 上の暗号性能は，暗号構造と実装方式に大きく依存する．AES には，ラウンド変換を表参照へ統合する T-table [4]，複数ブロックをビット単位で並列処理するビットスライス [5]，および線形層を効率化する Fixslicing [6] がある．GPU 上では，ビットスライス実装 [7] や，T-table のメモリバンク競合を削減する最適化 [8] が検討されている．一方，ChaCha20 [9] や SPECK [10] などの ARX 暗号は，整数加算，固定ビット回転および排他的論理和から構成され，データ依存の表参照を必要としない．このように，暗号や実装方式によって，表参照，命令構成，レジスタ使用量および命令依存が異なるため，性能制限要因も異なる．

既存研究では，個々の暗号や実装方式の高速化が主に検討されてきた．しかし，複数の AES 実装方式と ARX 暗号を同一条件で比較し，性能差を GPU 機械命令や資源使用量と対応付けて体系的に分析することは十分に検討されていない．そこで本研究では，複数の AES 実装方式と ARX 暗号を NVIDIA GeForce RTX 5080 上に実装し，実測処理速度，GPU 機械命令および資源使用量を比較する．さらに，命令構成と公称演算率から基準性能を定義し，実測性能との差から各実装の性能決定要因を明らかにする．

1.2 貢献

本研究では，複数の AES 実装方式と ARX 暗号を同一の GPU 環境で比較し，実測性能だけでなく，GPU 機械命令，資源使用量および命令依存まで分析することで，暗号構造と実装方式の違いが GPU 上の性能に与える影響を明らかにする．さらに，これらの結果から，GPU の演算特性を考慮した共通鍵暗号の設計・実装指針を導く．本研究の主な貢献を以下に示す．

- **GPU 命令に基づく統一的な性能評価．** AES の基本実装, T-table, Fixslicing, 古典的ビットスライス, barrel-shiftrows に加え，ChaCha20，SPECK-64/128 および SPECK-128/128 を同一 GPU 環境および測定方法で比較する．さらに，GPU 機械命令の数と公称演算率から基準性能を定義し，実測性能との比較によって，命令コストと，表参照，レジスタ使用量および命令依存による影響を分析する．
- **AES 実装における命令数とレジスタ使用量のトレードオフ．** T-table では依存する表参照，古典的ビットスライスでは過大なレジスタ使用量とレジスタ退避が性能を制限することを示す．一方，barrel-shiftrows では 8 並列が命令数とレジスタ使用量の均衡に優れ，評価した AES 実装中で最高となる 2790.5 Gbps を達成する．これにより，命令数の削減だけでなく，表参照を避けつつレジスタ使用量を抑えることが高性能化に重要であることを示す．
- **ARX 暗号における演算幅と命令レベル並列性の影響．** 32 ビットワードを用いる ChaCha20 と SPECK-64/128 は約 7.3 Tbps を達成する一方，64 ビットワードを用いる SPECK-128/128 では，64 ビット演算の複数命令への展開と 64 ビット整数加算の低い公称演算率によって性能が低下することを示す．また，ChaCha20 と SPECK の比較から，命令依存の待ち時間を隠蔽できる独立な命令列の存在が処理性能に影響することを明らかにする．
- **暗号コア性能とメモリ帯域の関係．** L2 キャッシュ容量を超えるデータに対する CTR 処理では，AES は暗号コア側の性能が主な制限要因となる一方，ARX 暗号ではグローバルメモリ帯域が制限要因となることを示す．これにより，暗号コアの高速化が CTR 処理全体の性能向上に反映される範囲を明らかにする．

2. 準備

2.1 GPU

2.1.1 実行モデルと資源制約

NVIDIA 製 GPU は複数のストリーミングマルチプロセッサ（Streaming Multiprocessor，SM）から構成される．CUDA では，スレッドをスレッドブロック単位で SM へ割り当て，各ブロック内では 32 スレッドからなるワープを単位として命令を実行する [11]．同一ワープ内のスレッドは，原則として同一命令を異なるデータに適用する SIMT（Single Instruction, Multiple Threads）方式で動作する．

各 SM には複数のワープが常駐し，あるワープが命令結果やメモリアクセスを待つ間に，別のワープを実行することで待ち時間を隠蔽する．SM が保持可能な最大ワープ数に対する常駐ワープ数の比を占有率（occupancy）と呼ぶ．スレッド当たりのレジスタ使用量が増えると常駐可能なワープ数が減少し，占有率が低下する．さらに，レジスタに収まらない値はデバイスメモリ上のローカルメモリへ退避され，追加のメモリアクセスが発生する．

2.1.2 メモリ階層

本研究の性能解析では，グローバルメモリ，共有メモリおよび定数メモリを考慮する [11]．グローバルメモリは全スレッドからアクセス可能であり，GPU 全体で共有される L2 キャッシュを介して参照される．処理データが L2 キャッシュに収まらない場合，その性能は GPU メモリ帯域の影響を受ける．

© 2026 Information Processing Society of Japan

共有メモリはSM上に配置され，同一スレッドブロック内で共有される．複数のメモリバンクから構成され，同一ワープ内で同じバンクの異なるアドレスへアクセスするとバンク競合によってアクセスが直列化される．このため，共有メモリ上に表を配置する実装では，アクセスパターンが性能に影響する．

定数メモリはカーネルから読み出し専用で参照される．同一ワープのスレッドが同じアドレスを参照する場合には読み出し結果を共有できるため，全スレッドが共通して用いる暗号鍵やラウンド鍵の配置に適している．

2.1.3 GPU 機械命令

CUDA C++で記述したカーネルは，対象GPU向けの機械命令（SASS）へコンパイルされる．暗号処理の性能は命令数だけでなく，命令種別，命令間の依存関係，レジスタ使用量およびメモリアクセスにも依存する．本研究で解析するGPU機械命令の分類を付録A.3に示す．

2.2 評価対象暗号

本研究では，演算構造の異なるAES，ChaCha20およびSPECKを評価する．処理構造の詳細を付録A.1に示す．

AESはS-boxと線形変換から構成され，表参照型および論理演算型の複数の実装方式を比較する．ChaCha20とSPECKは加算，固定ビット回転および排他的論理和からなるARX暗号である．特に，32ビットワードを用いるChaCha20およびSPECK-64/128と，64ビットワードを用いるSPECK-128/128の比較により，暗号のワードサイズとGPU整数命令との対応を評価する．

2.3 CTR モード

ブロック暗号であるAESおよびSPECKはCTRモードで使用する．鍵Kによる暗号化関数をE_K，i番目の平文ブロックをP_i，カウンタブロックをT_iとすると，

$$C_i = P_i \oplus E_K(T_i)$$

として暗号文ブロックC_iを求める[12]．各カウンタブロックは独立に処理できるため，CTRモードはGPU上で並列化できる．ChaCha20もカウンタとノンスから各キーストリームブロックを独立に生成できるため，すべての評価対象でデータブロック間の並列性を利用できる．

3. GPU 上の暗号実装と性能解析手法

本章では，評価対象暗号のGPU実装と性能測定方法を示し，GPU機械命令に基づいて実測性能の決定要因を分析するための基準性能モデルを定義する．暗号コアの演算性能とデータ入出力を含む性能を分離して測定し，さらに，命令構成から求める基準性能と実測性能との差を解析することで，各実装の性能を制限する要因を明らかにする．

3.1 実装方針および測定対象

実装と鍵配置．すべての暗号をCUDA C++で実装し，NVIDIA CUDA Compiler（NVCC）を用いてコンパイルする．GPU機械命令や中間表現は手書きせず，低水準の命令選択はコンパイラに委ねる．一方，生成されたSASSを解析し，各実装の命令数と命令構成を取得する．

すべてのスレッドは同一の鍵を使用する．そこで，AESおよびSPECKのラウンド鍵はCPU上で事前に計算してGPUの定数メモリへ配置し，ChaCha20についても256ビット鍵を定数メモリへ配置する．

測定対象．各暗号について，二種類のカーネルを実装する．一つはキーストリームを生成してグローバルメモリへ書き出すカーネルであり，以下では**キーストリーム生成**と呼ぶ．もう一つは，平文の読み出し，キーストリーム生成，排他的論理和，および暗号文の書き出しまでを行うカーネルであり，*CTR* **全体**と呼ぶ．前者によって暗号コアを中心とした演算性能を，後者によってデータ入出力を含むCTR処理全体の性能を評価する．

暗号処理のステートと中間値は可能な限りレジスタに保持し，実装に本質的でないグローバルメモリアクセスを排除する．ただし，S-boxやT-tableの表参照，およびレジスタ退避によるローカルメモリアクセスは，各実装方式に固有の特性として性能評価に含める．

測定範囲．性能測定は，入力データと鍵をGPU上へ配置した後のカーネル実行を対象とする．GPUメモリの確保，CPU–GPU間のデータ転送，鍵生成，鍵スケジュールおよび鍵転送は測定時間に含めない．一方，CTRカウンタはカーネル内で生成するため，その命令と実行時間を測定に含める．生成したキーストリームまたは暗号文はすべてグローバルメモリへ書き出し，出力を集約してメモリアクセス量を削減する最適化は行わない．

各実装の正当性は既知解およびCPU上の参照実装との比較によって確認する．詳細な実装条件と正当性確認方法を付録A.2に示す．なお，本研究は処理性能を評価対象とし，表参照などに起因するサイドチャネル攻撃への耐性は扱わない．

3.2 性能測定およびプロファイリング

評価環境．評価にはCompute Capability 12.0のNVIDIA GeForce RTX 5080を使用する．84基のSMと64 MiBのL2キャッシュを持ち，CUDA Toolkit 12.8.93を用いて`sm_120`向けにコンパイルする．GPUドライバやコンパイルオプションを含む詳細な評価環境を付録A.2に示す．

実測処理速度．カーネル実行時間はCUDA Eventを用いて測定する．各カーネルを10回予備実行した後，各実行構成を5回測定し，処理速度の中央値をその構成の実測値とする．

© 2026 Information Processing Society of Japan

1 回のカーネル起動で処理するデータ量を B ビット，1 回の測定におけるカーネル起動回数を L，合計実行時間を t 秒とすると，実測処理速度を

$$P_{\text{measured}} = \frac{BL}{t}$$

とする．

スレッドブロック数およびブロック当たりのスレッド数を変化させ，各実装について複数の実行構成を評価する．以下では，探索した実行構成の中央値のうち最大の値を最大実測処理速度と呼び，キーストリーム生成について P_{KS}，CTR 全体について P_{CTR} と表す．したがって，これらは理論上限ではなく，付録 A.2 に示す探索範囲で得られた最大値である．

最大実測処理速度の測定とは別に，グローバルメモリ帯域の影響を評価するため，L2 キャッシュ容量を超えるデータを用いた CTR 全体の測定も行う．

GPU 機械命令と資源使用量．性能決定要因の解析には，SASS, `ptxas` の出力および NVIDIA Nsight Compute を用いる．SASS から命令構成を，`ptxas` からレジスタ使用量とレジスタ退避の有無を取得する．さらに，Nsight Compute を用いて，動的命令数，実行サイクル数，占有率，ワープ停止要因，演算処理系利用率，キャッシュ命中率および DRAM 利用率を測定する．

Nsight Compute による解析では，実行間の周波数変動を抑えるため，演算部とメモリの動作周波数をベース周波数に固定する．一方，CUDA Event による測定では通常のクロック制御下で最大処理速度を測定する．したがって，絶対的な処理速度とサイクル当たりの性能は独立した指標として扱い，両者を相互に換算しない．

3.3 GPU 命令に基づく基準性能モデル

実測性能は，暗号コアを構成する命令数だけでなく，表参照，レジスタ使用量，命令依存などの影響を受ける．そこで，まず GPU 機械命令の構成と公称演算率のみから基準性能を求め，実測性能との比を用いて，命令構成だけでは説明できない性能低下を分析する．

正規化実測性能．GPU 全体の処理速度は SM 数と動作周波数に依存するため，実装間の処理効率を 1 サイクル・1 SM 当たりの処理ビット数で比較する．1 回のカーネル実行で処理するデータ量を B，SM 数を N_{SM}，カーネルの平均実行サイクル数を C_{avg} とすると，正規化実測性能を

$$\beta_{\text{measured}} = \frac{B}{N_{\text{SM}} C_{\text{avg}}}$$

と定義する．本評価では $N_{\text{SM}} = 84$ とし，C_{avg} には Nsight Compute から取得する平均実行サイクル数を用いる．β_{measured} の単位は bit/cycle/SM である．

動的命令数．Nsight Compute から取得するワープ単位の動的命令数を I_{warp} とし，処理データ 1 ビット当たりの動的命令数を

$$i_{\text{inst}} = \frac{32 I_{\text{warp}}}{B}$$

とする．係数 32 はワープ当たりのスレッド数である．i_{inst} には，暗号コアに加えて，カウンタ生成，アドレス計算，ロード・ストアおよび分岐に必要な命令を含める．

基準性能．基準性能の算出では，暗号コアを構成する SASS 命令を，論理命令，置換・シフト命令，整数加算命令に分類する．命令分類の詳細を付録 A.3 に示す．

1 サイクルに 1 基の SM が処理できる演算数を公称演算率とし，論理命令，置換・シフト命令，整数加算命令について，それぞれ r_{logic}，r_{perm}，r_{add} と表す．CUDA C++ Programming Guide に基づき，Compute Capability 12.0 では，論理命令および 32 ビットシフト命令を 64，32 ビット整数加算を 128，64 ビット整数加算を 64 演算/サイクル/SM とする [11]．したがって，$r_{\text{logic}} = r_{\text{perm}} = 64$ とし，r_{add} には各実装の整数加算のワードサイズに対応する値を用いる．PRMT については公称演算率が明示されていないため，本研究では 32 ビットシフト命令と同じ 64 として扱う．

処理データ 1 ビット当たりの論理命令数を i_{logic}，置換・シフト命令数を i_{perm}，整数加算命令数を i_{add} とする．命令群間の実行オーバーラップを考慮せず，各命令群の公称演算率から得られる処理時間を加算することで，1 ビット当たりの基準サイクル数 c_{ref} と基準性能 β_{ref} を次式で定義する．

$$\begin{aligned} c_{\text{ref}} &= \frac{i_{\text{logic}}}{r_{\text{logic}}} + \frac{i_{\text{perm}}}{r_{\text{perm}}} + \frac{i_{\text{add}}}{r_{\text{add}}}, \\ \beta_{\text{ref}} &= \frac{1}{c_{\text{ref}}}. \end{aligned} \tag{1}$$

基準性能比．命令構成から期待される基準性能に対して，実装がどの程度の性能を達成しているかを表すため，基準性能比 ρ を

$$\rho = \frac{\beta_{\text{measured}}}{\beta_{\text{ref}}}, \quad \beta_{\text{measured}} = \rho \beta_{\text{ref}} = \frac{\rho}{c_{\text{ref}}} \tag{2}$$

と定義する．

ρ が 1 に近い場合，実測性能は主として暗号コアの命令構成から説明できる．一方，ρ が低い場合には，表参照，補助命令，レジスタ使用量と退避，占有率，および命令依存による待ち時間など，基準性能モデルに含まれない要因が性能を制限している可能性がある．そこで，SASS および Nsight Compute の測定結果を用いて，基準性能との差を生じさせる要因を特定する．

本モデルは GPU 内部の命令発行や実行パイプラインを厳密に再現するものではなく，β_{ref} は理論上限ではない．

© 2026 Information Processing Society of Japan

したがって，ρ は性能差を分解して分析するための指標として用い，性能決定要因は GPU 機械命令およびプロファイリング結果と併せて判断する．

4. AES 実装の性能決定要因

本章では，内部表現と演算構成の異なる複数の AES 実装を比較し，命令数，表参照およびレジスタ使用量が GPU 上の処理性能に与える影響を分析する．特に，命令数を削減しても，表参照の待ち時間や過大なレジスタ使用によって実測性能が低下する場合があることを示す．

4.1 比較対象実装と実装特性

基本実装，T-table，Fixslicing，古典的ビットスライスおよび barrel-shiftrows の 5 種類の AES 実装を比較する．各実装では内部表現とスレッド当たりの処理ブロック数が異なるが，出力は通常の AES バイト順へ変換し，すべてグローバルメモリへ書き出す．

基本実装 1 スレッドで 1 ブロックを処理する．ステートを 16 バイトとして保持し，SubBytes を共有メモリ上の S-box 参照，ShiftRows をバイト位置の変更，MixColumns を有限体上の演算として実装する．

T-table SubBytes, ShiftRows および MixColumns を 32 ビット値の表参照へ統合する [4]．ステートを 4 個の 32 ビットワードとして保持し，1 スレッドで 1 ブロックを処理する．本文では T-table をグローバルメモリ上に配置し，読み出し専用経路から参照する．共有メモリ版との比較を付録 A.4.2 に示す．

Fixslicing 2 個の AES ブロックをビットスライス表現で保持し，S-box と線形層を論理演算および固定ビット回転で計算する [6]．本評価では，1 スレッドで 2 ブロックを処理する fully-fixsliced 実装を用いる．

古典的ビットスライス 1 個の 32 ビットワードに 32 ブロックの同一ビット位置を格納し，1 スレッドで 32 ブロックを並列に処理する [5]．ステートは 128 個の 32 ビットワードから構成され，ShiftRows の多くをレジスタの対応関係の変更として処理できる一方，多数のレジスタを必要とする．

barrel-shiftrows 8 ブロックの同一行を 32 ビットワード内に配置する [6]．1 スレッドで 8 ブロックを処理し，ステートを 32 個の 32 ビットワードで保持する．ShiftRows を固定ビット回転，MixColumns を排他的論理和を中心として実装する．

4.2 実測性能と性能決定要因

実測処理速度と資源使用量．最大実測処理速度，動的命令数および資源使用量を表 1 に示す．動的命令数，レジスタ数および占有率は，キーストリーム生成カーネルを Nsight Compute で測定した値である．

表 1 AES 実装の最大実測処理速度と命令・資源指標（P の単位：Gbps，i_{inst} の単位：命令/ビット）

実装	P_{KS}	P_{CTR}	i_{inst}	レジスタ数	占有率 [%]
基本実装	1457.6	1456.6	12.6719	40	96.16
T-table	1987.3	1987.3	6.6406	40	92.81
Fixslicing	2202.5	2183.6	7.2891	40	96.07
古典 BS	2375.4	2258.4	4.9631	255	16.48
barrel-shiftrows	2790.5	2663.8	5.4697	64	61.62

表 2 AES 実装の基準性能と実測性能（命令数は 1 ビット当たり，β の単位：bit/cycle/SM）

実装	i_{logic}	i_{perm}	i_{add}	β_{ref}	$\beta_{\mathrm{measured}}$	ρ [%]
基本実装	6.9325	1.1781	0	7.891	6.292	79.7
T-table	1.6875	0.9375	0	24.381	8.596	35.3
Fixslicing	5.4922	1.1250	0	9.672	9.498	98.2
古典 BS	4.6069	0.1306	0	13.509	8.784	65.0
barrel-shiftrows	4.7773	0.4189	0	12.316	11.905	96.7

キーストリーム生成では，barrel-shiftrows が 5 実装中で最高となる 2790.5 Gbps を達成する．一方，動的命令数が最も少ない古典 BS は最高性能ではなく，命令数だけでは実測性能を説明できない．

基準性能と実測性能．式 (1) から求める基準性能と正規化実測性能を表 2 に示す．AES の暗号コアでは整数加算を使用しないため，$i_{\mathrm{add}} = 0$ である．

T-table は最も高い基準性能を持つ一方，基準性能比は 35.3%と最も低い．これに対し，Fixslicing と barrel-shiftrows は，それぞれ 98.2%と 96.7%の高い基準性能比を示す．したがって，AES の GPU 性能には，命令コストだけでなく表参照やレジスタ使用量が大きく影響する．

実装ごとの性能決定要因．

基本実装 40 本のレジスタで 96.16%の占有率を維持する一方，バイト単位の操作と MixColumns によって動的命令数が 12.6719 命令/ビットと最も多い．したがって，基本実装では命令コストが主な性能制限要因となる．

T-table 24.381 bit/cycle/SM と最も高い基準性能を持つ一方，実測性能は 8.596 bit/cycle/SM，基準性能比は 35.3%にとどまる．各ラウンドの表添字が直前のラウンド出力に依存するため，表参照のレイテンシを独立した命令で隠蔽しにくい．プロファイリングでも，DRAM 帯域ではなく依存する表参照の待ち時間が主な制限要因となることを確認する．詳細を付録 A.4.2 に示す．

Fixslicing 表参照とレジスタ退避を発生させず，40 本のレジスタで 96.07%の占有率を維持する．基準性能比は 98.2%であり，実測性能は暗号コアの命令構成からほぼ説明できる．

古典的ビットスライス 動的命令数は 4.9631 命令/ビットと最も少ない一方，255 本のレジスタを使用し，レジスタ退避も発生する．その結果，占有率は 16.48%ま

© 2026 Information Processing Society of Japan

で低下し，命令数の削減効果が過大なレジスタ使用によって相殺される．

barrel-shiftrows 動的命令数は古典 BS より多い 5.4697 命令/ビットであるが，レジスタ使用量を 64 本に抑え，レジスタ退避を回避する．この結果，96.7%の基準性能比を維持し，古典 BS を 17.5%上回る 2790.5 Gbps を達成する．すなわち，命令数の最小化よりも，命令数とレジスタ使用量の均衡によって並列性を維持することが重要である．並列度による比較を付録 A.4.1 に示す．

以上より，AES の GPU 実装では，命令数の削減のみでは高い処理性能は保証されず，表参照の回避とレジスタ使用量の抑制を併せて考慮する必要がある．

CTR 全体とメモリ帯域． L2 キャッシュに収まる条件では，P_{CTR} は P_{KS} に対して 0.0–4.9%の低下にとどまる．さらに，L2 キャッシュ容量を超える 126 MiB のデータでも，5 実装すべてで演算処理系利用率が DRAM 利用率を上回る．したがって，本評価環境の AES では，大容量データでもグローバルメモリ帯域より暗号コア側が主な性能制限要因となる．詳細を付録 A.4.5 に示す．

5. ARX 暗号の性能決定要因

本章では，ChaCha20，SPECK-64/128 および SPECK-128/128 の GPU 実装を比較し，ワードサイズと命令間の依存関係が処理性能に与える影響を分析する．特に，GPU の整数演算幅との対応と命令レベル並列性に着目する．

5.1 比較対象実装と実装特性

いずれの実装も表参照，共有メモリおよびスレッド間通信を使用せず，1 スレッドで独立したステートを処理する．固定ビット回転は CUDA C++上でシフトと論理和によって記述し，生成される SASS では SHF へ変換されることを確認する．

ChaCha20 16 個の 32 ビットワードからなる 512 ビットのステートを持ち，32 ビット整数加算，排他的論理和および固定ビット回転からなるクォーターラウンドを実行する [9]．本実装では，1 スレッドで 512 ビットのキーストリームブロックを 1 個生成する．

SPECK-64/128，SPECK-128/128 両者は同一の ARX 構造を持つが，ワードサイズが異なる [10]．SPECK-64/128 は 32 ビットワードからなる 64 ビットステートに 27 ラウンド，SPECK-128/128 は 64 ビットワードからなる 128 ビットステートに 32 ラウンドを適用する．この比較により，ワードサイズと GPU 整数命令との対応が性能に与える影響を評価する．

表 3 ARX 暗号の最大実測処理速度と命令・資源指標（P の単位：Gbps，i_{inst} の単位：命令/ビット）

実装	P_{KS}	P_{CTR}	i_{inst}	レジスタ数	占有率 [%]
ChaCha20	7296.5	6736.2	1.9414	32	89.43
SPECK-64/128	7280.1	7278.2	2.0781	16	85.04
SPECK-128/128	5978.0	5957.0	2.5156	16	92.38

表 4 ARX 暗号の基準性能と実測性能（命令数は 1 ビット当たり，β の単位：bit/cycle/SM）

実装	i_{logic}	i_{perm}	i_{add}	β_{ref}	$\beta_{\mathrm{measured}}$	ρ [%]
ChaCha20	0.6250	0.6172	0.6563	40.755	32.645	80.1
SPECK-64/128	0.8438	0.4219	0.4219	43.341	32.182	74.3
SPECK-128/128	1.0000	1.0000	0.2500	28.444	26.664	93.7

5.2 実測性能と性能決定要因

実測処理速度と資源使用量． 最大実測処理速度，動的命令数および資源使用量を表 3 に示す．動的命令数，レジスタ数および占有率は，キーストリーム生成カーネルを Nsight Compute で測定した値である．

32 ビットワードを用いる ChaCha20 と SPECK-64/128 は，それぞれ 7296.5 Gbps と 7280.1 Gbps を達成し，ほぼ同等の性能を示す．一方，64 ビットワードを用いる SPECK-128/128 は 5978.0 Gbps であり，SPECK-64/128 より 17.9%低い．レジスタ数と占有率には大きな不利がないため，この性能差は主として命令構成に起因する．

基準性能と実測性能． 式 (1) から求める基準性能と正規化実測性能を表 4 に示す．ChaCha20 および SPECK-64/128 の i_{add} は 32 ビット整数加算，SPECK-128/128 では 64 ビット整数加算の命令数を表す．

ChaCha20 と SPECK-64/128 はほぼ同等の実測性能を示すが，その要因は異なる．SPECK-64/128 は 43.341 bit/cycle/SM と最も高い基準性能を持つ一方，基準性能比は 74.3%にとどまる．ChaCha20 は基準性能が 40.755 bit/cycle/SM とやや低いが，80.1%の基準性能比を維持する．一方，SPECK-128/128 は 93.7%と最も高い基準性能比を示すものの，基準性能自体が 28.444 bit/cycle/SM と低い．

命令構成と命令依存の影響．

ChaCha20 動的命令数は 1.9414 命令/ビットと 3 実装中で最も少ない．クォーターラウンド内には命令依存が存在するが，同一の列または対角方向に適用する複数のクォーターラウンドは互いに独立している．プロファイリングでは依存命令の結果待ちよりも Not Selected および Math Pipe Throttle による停止が支配的であり，命令依存の待ち時間を命令レベル並列性によって隠蔽できていると考えられる．詳細を付録 A.4.4 に示す．

SPECK-64/128 32 ビット演算が GPU の整数命令へ直接対応するため，3 実装中で最も高い基準性能を持つ．一方，各ラウンドが直前のラウンド出力に依存するた

© 2026 Information Processing Society of Japan

め，ChaCha20 より独立な命令列を確保しにくく，基準性能比は 74.3%となる．それでも命令コストが小さいため，実測性能は ChaCha20 とほぼ同等である．

SPECK-128/128 64 ビットの排他的論理和と固定ビット回転は，上位 32 ビットと下位 32 ビットを処理する複数の命令へ展開される．また，64 ビット整数加算には `IADD.64` が生成され，その公称演算率は 32 ビット整数加算の半分である．これらに加えてラウンド数も多いため，動的命令数は SPECK-64/128 より 21.1%多く，基準性能は 34.4%低下する．詳細な命令構成を付録 A.4.3 に示す．

一方, 基準性能比は 93.7%と高い．したがって, SPECK-128/128 の性能低下は実行効率の低下ではなく, 64 ビット演算の命令展開と低い公称演算率によって命令コスト自体が増加することに主として起因する．

以上より，ARX 暗号の GPU 実装では，GPU のネイティブな整数演算幅に対応するワードサイズと，命令依存の待ち時間を隠蔽できる命令レベル並列性の双方が重要である．

CTR 全体とメモリ帯域． L2 キャッシュに収まる条件では，SPECK-64/128 および SPECK-128/128 の P_{CTR} は P_{KS} とほぼ等しく，ChaCha20 でも 7.7%の低下にとどまる．一方，L2 キャッシュ容量を超えるデータでは，3 実装とも高い DRAM 利用率を示し，CTR 全体の処理速度が低下する．したがって，本評価の ARX 暗号では，大容量データに対する CTR 全体がグローバルメモリ帯域によって制限される．詳細を付録 A.4.5 に示す．

6. GPU 上の共通鍵暗号実装の性能決定要因

本章では，第 4 章および第 5 章の結果を横断的に分析し，GPU 上の共通鍵暗号実装に共通する性能決定要因を整理する．さらに，暗号コア性能とグローバルメモリ帯域との関係を考察する．

6.1 命令構成と実装特性の影響

基準性能と実測性能の関係． 式 (2) より，正規化実測性能は

$$\beta_{\mathrm{measured}} = \rho\beta_{\mathrm{ref}}$$

と表せる．β_{ref} は命令の種類と数から定まる処理コストを，ρ は表参照，レジスタ使用量，レジスタ退避，占有率および命令依存などによる実行効率を反映する．したがって，高性能化には，命令コストを抑えて β_{ref} を高めるとともに，実装上の制約による ρ の低下を抑える必要がある．

AES 実装における命令コストと資源使用量． AES の比較では，命令数を削減しても，表参照やレジスタ使用量によって性能が低下する場合がある．T-table は暗号コアの命令コストが小さい一方，依存する表参照の待ち時間によって ρ が大きく低下する．古典的ビットスライスも命令数は少ないが，多数のレジスタによる占有率低下とレジスタ退避が性能を制限する．これに対し，barrel-shiftrows は表参照を避けつつレジスタ使用量を抑え，高い ρ を維持する．したがって，AES では命令数だけでなく，表参照とレジスタ使用量を含めた実装構造を考慮する必要がある．

ARX 暗号における演算幅と命令レベル並列性． ARX 暗号では，暗号のワードサイズと GPU 命令の演算幅との対応が β_{ref} を左右する．32 ビットワードを用いる ChaCha20 および SPECK-64/128 では，主要演算を GPU の 32 ビット整数命令へ直接対応させられる．一方，SPECK-128/128 では 64 ビット演算が複数の 32 ビット命令へ展開され，64 ビット整数加算の公称演算率も低いため，高い ρ を維持しても β_{ref} 自体が低くなる．

また，命令依存の待ち時間を隠蔽できる並列性も重要である．ChaCha20 では独立した複数のクォーターラウンドを並行して実行できる一方，SPECK では各ラウンドが直前のラウンド結果に依存し，独立な命令列を確保しにくい．この違いが，基準性能に対する実行効率に影響する．

GPU 向け共通鍵暗号の実装指針． 以上より，GPU 上で高い処理性能を得るには，低い命令コストと高い実行効率の双方が必要である．具体的には，GPU 上で高い公称演算率を持つ命令へ直接対応する演算を用い，データ依存の表参照を避け，ステート保持に必要なレジスタ数を抑えるとともに，独立して実行可能な命令列を確保することが重要である．

本評価では，AES の barrel-shiftrows に見られる表参照を避けつつレジスタ使用量を抑える内部表現と，ChaCha20 に見られる GPU の演算幅に適した演算と独立な命令列を持つ構造が，高性能な GPU 実装に有利な特性として確認された．

6.2 暗号コア性能とメモリ帯域の関係

メモリ帯域による性能上限． CTR 全体では，暗号化データ 1 バイト当たり，平文 1 バイトの読み出しと暗号文 1 バイトの書き出しが必要となる．したがって，暗号化データ 1 バイトの処理には合計 2 バイトのグローバルメモリ転送が必要である．利用可能なグローバルメモリ帯域を M バイト毎秒とすると，メモリ帯域から定まる CTR 処理性能の上限は

$$4M \text{ bit/s}$$

となる．暗号コア性能がこの値に近づくと，それ以上の高速化は CTR 全体の性能向上に直接反映されず，グローバルメモリ帯域が制限要因となる．

AES と ARX 暗号の比較． L2 キャッシュ容量を超えるデータを用いた評価では，5 種類の AES 実装はいずれも演算処理系利用率が DRAM 利用率を上回る．したがって，

© 2026 Information Processing Society of Japan

本評価環境の AES では，大容量データに対しても暗号コア側が主な性能制限要因となる．

一方，ARX 暗号では高い DRAM 利用率を示し，キーストリーム生成と比較して CTR 全体の処理速度が低下する．これは，暗号コアが十分に高速であり，CTR 処理がグローバルメモリ帯域の上限に近づくためである．したがって，暗号コアの高速化が CTR 全体の性能向上に反映されるのは，必要な入出力をメモリ階層が供給できる範囲に限られる．

暗号処理と後続処理の連携．暗号処理と後続処理を同一カーネル内で統合し，復号した平文や生成した暗号文をレジスタまたはキャッシュ上で直接利用できれば，グローバルメモリへの中間結果の書き出しを削減し，メモリ帯域による制約を緩和できる可能性がある．

6.3 評価結果の適用範囲

本評価は NVIDIA GeForce RTX 5080 および特定の CUDA Toolkit を対象とする．GPU アーキテクチャやコンパイラが異なる場合には，命令選択，公称演算率，レジスタ割当およびキャッシュ構成も変化するため，同一の絶対性能や基準性能比が得られるとは限らない．一方，命令コスト，資源使用量，表参照および命令依存の観点から性能を分解する分析方法は，他の GPU 環境にも適用できる．

また，本稿で示す処理速度は，第 3 章で定義した測定範囲における GPU カーネルの性能であり，CPU–GPU 間転送，ストレージおよびネットワークを含むシステム全体の処理速度を直接表すものではない．

7. 結論

本研究では，複数の AES 実装方式と ARX 暗号である ChaCha20，SPECK-64/128 および SPECK-128/128 を NVIDIA GeForce RTX 5080 上で比較し，GPU 機械命令，レジスタ使用量，占有率，表参照および命令依存から性能決定要因を分析した．さらに，命令構成と公称演算率から求めた基準性能と実測性能を比較し，命令構成だけでは説明できない性能差を分析した．

AES では，T-table は依存する表参照，古典的ビットスライスは過大なレジスタ使用とレジスタ退避によって性能が制限された．一方，barrel-shiftrows は命令数とレジスタ使用量を両立し，評価した AES 実装中で最高となる 2790.5 Gbps および 11.905 bit/cycle/SM を達成した．この結果から，命令数だけでなく，表参照とレジスタ使用量を考慮することが重要である．

ARX 暗号では，32 ビットワードを用いる ChaCha20 と SPECK-64/128 が約 7.3 Tbps および約 32 bit/cycle/SM を達成した．一方，64 ビットワードを用いる SPECK-128/128 では，64 ビット演算の複数命令への展開と 64 ビット加算の低い公称演算率により，正規化実測性能が SPECK-64/128 より 17.2%低下した．また，独立な命令列を確保し，命令依存の待ち時間を隠蔽することも重要であることを示した．

L2 キャッシュ容量を超える CTR 処理では，AES は暗号コア側，ARX 暗号はグローバルメモリ帯域が主な制限要因となった．

以上より，GPU 上の共通鍵暗号では，GPU の演算特性に適した低コストな命令を用い，データ依存の表参照と過大なレジスタ使用を避けるとともに，十分な命令レベル並列性を確保することが重要である．また，暗号コアが十分に高速な場合にはメモリ帯域も考慮する必要がある．

謝辞

本研究は, JST CRONOS JPMJCS25N1 および JSPS 科研費 JP24H00696 の支援を受けたものである．

参考文献

[1] NVIDIA Corporation: *GPUDirect Storage Overview Guide*, NVIDIA Corporation, release r1.18 edition (2026).

[2] NVIDIA Corporation: NVIDIA Secure AI with Blackwell and Hopper GPUs, White Paper WP-12554-001 v1.3, NVIDIA Corporation (2025).

[3] Zhu, Y., Cheng, Y., Zhou, H. and Lu, Y.: Hermes Attack: Steal DNN Models with Lossless Inference Accuracy, *USENIX Security Symposium*, USENIX Association, pp. 1973–1988 (2021).

[4] Daemen, J. and Rijmen, V.: *The Design of Rijndael: AES - The Advanced Encryption Standard*, Information Security and Cryptography, Springer (2002).

[5] Käsper, E. and Schwabe, P.: Faster and Timing-Attack Resistant AES-GCM, *CHES*, Lecture Notes in Computer Science, Vol. 5747, Springer, pp. 1–17 (2009).

[6] Adomnicai, A. and Peyrin, T.: Fixslicing AES-like Ciphers New bitsliced AES speed records on ARM-Cortex M and RISC-V, *IACR Trans. Cryptogr. Hardw. Embed. Syst.*, Vol. 2021, No. 1, pp. 402–425 (2021).

[7] Nishikawa, N., Amano, H. and Iwai, K.: Implementation of Bitsliced AES Encryption on CUDA-Enabled GPU, *NSS*, Lecture Notes in Computer Science, Vol. 10394, Springer, pp. 273–287 (2017).

[8] Tezcan, C.: Optimization of Advanced Encryption Standard on Graphics Processing Units, *IEEE Access*, Vol. 9, pp. 67315–67326 (2021).

[9] Nir, Y. and Langley, A.: ChaCha20 and Poly1305 for IETF Protocols, *RFC*, Vol. 8439, pp. 1–46 (2018).

[10] Beaulieu, R., Shors, D., Smith, J., Treatman-Clark, S., Weeks, B. and Wingers, L.: The SIMON and SPECK lightweight block ciphers, *DAC*, ACM, pp. 175:1–175:6 (2015).

[11] NVIDIA Corporation: *CUDA C++ Programming Guide*, NVIDIA Corporation, version 12.9.2 edition (2025).

[12] Dworkin, M.: Recommendation for Block Cipher Modes of Operation: Methods and Techniques, NIST Special Publication 800-38A, National Institute of Standards and Technology (2001).

© 2026 Information Processing Society of Japan

表 A·1　評価対象暗号のパラメータ（サイズの単位：ビット）

暗号	ステート/ブロックサイズ	鍵サイズ	ラウンド数
AES-128	128	128	10
ChaCha20	512	256	20
SPECK-64/128	64	128	27
SPECK-128/128	128	128	32

付　　録

A.1　評価対象暗号の処理構造

本付録では，第 2 章で概説する評価対象暗号の処理構造を示す．本研究で評価する各実装は，同一の暗号処理を計算するが，GPU 上におけるステートの表現方法および各演算の実現方法が異なる．主要なパラメータ表 A·1 に示す．

A.1.1　AES のラウンド関数

AES-128 は，128 ビットのステートに対して，初期鍵加算の後，10 ラウンドの処理を行う [4]．第 1 ラウンドから第 9 ラウンドまでの各ラウンドは，SubBytes，ShiftRows，MixColumns および AddRoundKey から構成される．最終ラウンドでは MixColumns を実行しない．AES-128 の処理構造を図 A·1 に示す．

SubBytes は，ステートを構成する各バイトに非線形変換を適用する．ShiftRows はステート内のバイト位置を置換し，MixColumns は各列に線形変換を適用する．AddRoundKey では，ステートとラウンド鍵の排他的論理和を計算する．基本実装ではこれらの変換を個別に計算し，T-table 実装では SubBytes，ShiftRows および MixColumns の一部を表参照に統合する．ビットスライス実装および Fixslicing では，複数の暗号ブロックをビット単位で並列に表現し，表参照を用いずに各変換を計算する．

A.1.2　ChaCha20 のラウンド関数

ChaCha20 は，16 個の 32 ビットワードからなるステートを持つ [9]．基本処理であるクォーターラウンドでは，4 個のステートワードに対して，32 ビット整数加算，排他的論理和および固定ビット回転を適用する．クォーターラウンドの処理構造を図 A·2 に示す．

4 個の列に対するクォーターラウンドと，4 個の対角成分に対するクォーターラウンドを合わせてダブルラウンドと呼ぶ．ChaCha20 ではダブルラウンドを 10 回実行し，その後，変換前のステートをワード単位で加算する．したがって，ラウンド関数はデータに依存する表参照を含まない一方，同一のステートワードを連続して更新する命令依存を持つ．

表 A·2　評価環境

項目	値
GPU	NVIDIA GeForce RTX 5080
Compute Capability	12.0
SM 数	84
GPU メモリ	16 GB
L2 キャッシュ	64 MiB
CUDA Toolkit	12.8.93
コンパイル対象	`sm_120`
最適化オプション	`-O3`
GPU ドライバ	580.173.02
Nsight Compute	2025.1.1

A.1.3　SPECK のラウンド関数

SPECK は，2 個のワードからなるステートに対して，加算，固定ビット回転および排他的論理和を適用するブロック暗号である [10]．ラウンド i における入力を (x, y)，ラウンド鍵を k_i とすると，出力 (x', y') は次式で表される．

$$x' = (\mathrm{ROTR}_\alpha(x) + y) \oplus k_i,$$
$$y' = \mathrm{ROTL}_\beta(y) \oplus x'.$$

本研究で評価する SPECK-64/128 および SPECK-128/128 では，$\alpha = 8$，$\beta = 3$ である．両者のラウンド構造を図 A·3 に示す．

SPECK-64/128 は 32 ビットワードを用いて 27 ラウンドを実行し，SPECK-128/128 は 64 ビットワードを用いて 32 ラウンドを実行する．両者は同一の ARX 構造を持つが，SPECK-128/128 の 64 ビット演算は，GPU 上で複数の 32 ビット命令へ展開される場合がある．

A.2　実装および評価条件の詳細

A.2.1　評価環境

評価に使用する GPU およびソフトウェア環境を表 A·2 に示す．

CUDA C++で記述する各実装は，`-O3` を指定してコンパイルする．GPU 機械命令およびレジスタ使用量は，`sm_120` を対象として生成される実行ファイルから取得する．動的命令数，占有率，演算処理系利用率，キャッシュヒット率，DRAM 利用率およびワープの待ち要因は，Nsight Compute を用いて測定する．正規化実測性能の算出に用いるカーネルの平均実行サイクル数 C_{avg} は，Nsight Compute の `gpc__cycles_elapsed.avg` から取得する．

A.2.2　性能測定

最大処理速度の測定では，GPU メモリ上に配置するデータを反復して処理し，CUDA Event を用いてカーネル実行時間を測定する．CPU と GPU の間におけるデータ転送，鍵生成および鍵転送は，測定時間に含めない．測定前

© 2026 Information Processing Society of Japan




図 A·1　AES-128 の処理構造




図 A·2　ChaCha20 のクォーターラウンド

には同一のカーネルを 10 回実行し，GPU の初期化およびキャッシュの状態による影響を抑える．

各実行構成を 5 回測定し，処理速度の中央値をその構成の実測値とする．CUDA スレッドブロック数およびブロック当たりのスレッド数を変化させ，各実装について複数の実行構成を評価する．各実行構成の中央値のうち，最大となる値を最大実測処理速度として採用する．実行構成の探索範囲を表 A·3 に示す．

最大処理速度の測定では，処理対象を GPU メモリ上に保持し，同一のデータ領域を反復して使用する．この条件では，グローバルメモリアクセスの影響が抑えられるため，各実装の暗号コアが達成できる最大の処理性能を比較できる．したがって，この測定値は，ストレージやネットワークを含むシステム全体の処理速度を直接示すものではない．

グローバルメモリアクセスの影響を確認する測定では，L2 キャッシュ容量の 64 MiB を超えるデータを使用する．AES および ChaCha20 では 126 MiB，SPECK-64/128 および SPECK-128/128 では 78.75 MiB のデータを処理し，CTR 全体における演算処理系利用率，DRAM 利用率およびメモリ処理速度を測定する．

A.2.3　鍵およびカウンタの配置

AES および SPECK のラウンド鍵は CPU 上で事前に計算し，GPU の定数メモリへ配置する．ChaCha20 の鍵についても定数メモリへ配置する．鍵生成および CPU から GPU への鍵転送は性能測定に含めず，同一の鍵を用いて大量のデータを処理する場合の性能を評価する．一方，CTR モードのカウンタは各カーネル内で生成するため，カウンタ生成に必要な命令は動的命令数および実行時間に含まれる．

A.2.4　実装の正当性

各実装の出力は，既知解および CPU 上の参照実装と比較する．また，異なる入力，鍵，ノンスおよびカウンタを用いて最大 1024 ブロックを処理し，GPU 実装と CPU 実装の出力がバイト単位で一致することを確認する．AES については，ラウンド関数に加えて CTR モードの既知解との一致を確認する．さらに，カウンタの下位部分で桁上がりが発生する入力を用い，複数ブロックを処理する場合にも正しいカウンタ値が生成されることを確認する．

A.3　GPU 機械命令の分類

基準性能の計算に使用する GPU 機械命令の分類を表 A·4 に示す．公称演算率の単位は，第 3 章で定義する演算/サイクル/SM である．

論理演算には，暗号コアにおける排他的論理和およびビット単位の論理関数に対応する LOP3 を含める．置換・シフト演算には，固定ビット回転およびシフトに対応する SHF と，バイト位置の置換に対応する PRMT を含める．PRMT の公称演算率は明示されていないため，本研究では SHF と同じ 64 と仮定する．

LEA および LEA.HI は，整数加算だけでなくアドレス計算にも使用される．そのため，命令名だけでは分類せず，命令の入出力と依存関係を確認し，暗号の加算処理に対応する命令だけを 32 ビット整数加算として数える．SPECK-128/128 で生成される IADD.64 については，64 ビット整数加算として分類し，公称演算率を 64 とする．

ロード，ストア，アドレス計算，カウンタ生成および分

© 2026 Information Processing Society of Japan




図 A·3 SPECK のラウンド関数

表 A·3 実行構成の探索範囲

実装群	CUDA スレッドブロック数	ブロック当たりのスレッド数
基本実装，T-table，Fixslicing	128，256，512，1024，2048，4096	128，256，512，1024
古典的ビットスライス	16，32，64，128，256，512，1024	64，128，256
barrel-shiftrows	512，1024，2048，4096	64，128，256，512
ChaCha20，SPECK-64/128，SPECK-128/128	128，256，512，1024，2048，4096	128，256，512，1024

表 A·4 GPU 機械命令の分類

分類	主な GPU 機械命令	公称演算率
論理演算	LOP3	64
置換・シフト演算	SHF，PRMT	64
32 ビット整数加算	IADD3，LEA，LEA.HI	128
64 ビット整数加算	IADD.64	64

岐に対応する命令は，基準性能の計算には含めない．一方，第 4 章および第 5 章で示す動的命令数には，暗号コアの命令に加え，これらの補助命令を含める．したがって，基準性能と実測性能との差には，表参照，補助命令，命令間の依存関係，レジスタ使用量およびメモリアクセスの影響が反映される．

A.4 補足評価

A.4.1 barrel-shiftrows 実装の並列度

barrel-shiftrows 実装について，本文で用いる 8 並列に加えて，1 スレッド当たりに処理する暗号ブロック数を変化させ，並列度が処理性能に与える影響を比較する．4 並列では 4 ブロックに対応する専用の内部表現を用いる．16 並列では，2 個の 8 並列ステートを逐次的に処理する実装と，ラウンド単位で交互に処理する実装を評価する．結果を表 A·5 に示す．

4 並列では，固定命令を複数の暗号ブロック間で十分に共有できないため，1 ビット当たりの動的命令数が多く，基準性能も 8 並列より低い．8 並列と 16 並列では，暗号コアを構成する論理命令および置換命令の数がほぼ等しいため，基準性能にも大きな差はない．一方，16 並列ではレジスタ使用量が増加し，特に 2 個のステートを同時に保持する交互実行では 128 個のレジスタを使用する．この結果，16 並列では基準性能比が低下する．したがって，本評価環境では，8 並列が命令数とレジスタ使用量の均衡に優れ，最も高い実測性能を示す．

A.4.2 T-table の配置による影響

T-table を共有メモリへ配置する実装と，グローバルメモリへ配置する実装を比較する．表 A·6 に，暗号コア処理速度，動的命令数および命令発行に関する指標を示す．命令処理率はピーク命令発行能力に対する実測値の割合を表し，実行可能ワープ数は 1 サイクル・1 スケジューラ当たりの平均値を表す．主な待ち要因には，Nsight Compute が報告するワープの停止要因のうち，最も大きい項目を示す．

共有メモリ版は，グローバルメモリ版より 1 ビット当たりの動的命令数が少ないにもかかわらず，暗号コア処理速度が 3.0%低い．共有メモリ版では，同一ワープ内のスレッドが異なる表要素を参照することでメモリバンク競合が発生し，Short Scoreboard による待ちが増加する．その結果，スケジューラ当たりの実行可能ワープ数は 1.50 まで低下する．

一方，グローバルメモリ版では，T-table 参照における L1/TEX キャッシュのヒット率が 99.41%であり，DRAM 利用率は 0.21%である．したがって，T-table は主として GPU 内部のキャッシュから供給されており，オフチップメモリ帯域が直接の制約ではない．ただし，T-table の出力に依存して後続命令を実行するため，表参照に起因する Long Scoreboard の待ちが残る．この結果は，表参照の配置だけでなく，参照結果に対する命令依存が T-table 実装の処理性能に影響することを示している．

A.4.3 ARX 暗号の GPU 機械命令

ChaCha20，SPECK-64/128 および SPECK-128/128 について，1 個のステートまたは暗号ブロックを処理するために実行する GPU 機械命令の分類を表 A·7 に示す．動的命令数には，表中の論理，置換・シフトおよび加算命令に加え，カウンタ生成，アドレス計算および分岐などの補助命令を含む．

© 2026 Information Processing Society of Japan

表 A·5 barrel-shiftrows 表現の並列度による比較（基準性能および実測性能の単位：bit/cycle/SM）

実装	動的命令数/ビット	レジスタ数	基準性能	実測性能	基準性能比 [%]
4 並列	7.9883	40	8.680	8.446	97.3
8 並列	5.4697	64	12.316	11.905	96.7
16 並列・逐次	5.4561	72	12.323	11.615	94.3
16 並列・交互	5.4121	128	12.323	11.085	90.0

表 A·6 T-table の配置による比較

配置	処理速度 [Tbps]	命令数/ビット	命令処理率 [%]	実行可能ワープ数	主な待ち要因
共有メモリ	1.9282	5.4062	40.91	1.50	Short Scoreboard
グローバルメモリ	1.9873	6.6406	51.87	2.49	Long Scoreboard

ChaCha20 では，クォーターラウンドに含まれる排他的論理和，固定ビット回転および 32 ビット整数加算が，主として LOP3，SHF および IADD3 へ変換される．また，20 ラウンドの処理後に変換前のステートを加算するため，ラウンド関数に含まれる加算に加えて 16 命令の 32 ビット整数加算が生成される．一方，同一のステートワードを連続して更新するため，クォーターラウンド内およびラウンド間に命令依存が存在する．

SPECK-64/128 では，1 ラウンド当たり 2 個の排他的論理和と 1 個の整数加算が生成される．固定ビット回転と後続の加算の一部は LEA.HI へ統合されるため，明示的な SHF は 1 ラウンド当たり 1 命令となる．LEA.HI については，命令の依存関係を確認し，暗号の加算に対応するものを 32 ビット整数加算として分類する．

SPECK-128/128 では，64 ビットの排他的論理和および固定ビット回転が，それぞれ複数の 32 ビット LOP3 および SHF へ展開される．そのため，1 ラウンド当たり 4 個の論理命令と 4 個の置換・シフト命令が生成される．64 ビット整数加算には IADD.64 が生成され，32 ラウンドで 32 命令が実行される．IADD.64 の公称演算率は 64 であり，32 ビット整数加算の 128 より低い．この命令展開と公称演算率の低い 64 ビット整数加算によって，SPECK-128/128 の基準性能は SPECK-64/128 より低くなる．ラウンド間の命令依存が実行時の停止要因に与える影響については，次節で検討する．

A.4.4 ARX 暗号の命令発行とワープ停止要因

ARX 暗号について，命令依存および演算処理系が実行性能に与える影響を確認するため，Nsight Compute を用いてキーストリーム生成カーネルを解析する．表 A·8 に，命令処理率，1 スケジューラ当たりの実行可能ワープ数，および主なワープ停止要因を示す．命令処理率はピーク命令発行能力に対する実測値の割合を表し，実行可能ワープ数は 1 サイクル・1 スケジューラ当たりの平均値を表す．各停止要因の値は 1 発行命令当たりの停止サイクル数である．

`Not Selected` は，実行可能なワープが存在するものの，同一サイクルに別のワープが命令発行対象として選択されたことによる待機を表す．`Math Pipe Throttle` は，対象とする演算パイプラインに空きがないことによる待機を表し，`Wait` は固定レイテンシ命令の結果待ちによる停止を表す．

ChaCha20 では，1 スケジューラ当たり平均 5.21 個の実行可能なワープが存在し，命令処理率も 96.29%に達する．また，`Not Selected` および `Math Pipe Throttle` がワープの停止時間の約 86%を占める一方，`Wait` は 0.97 サイクル/発行命令にとどまる．したがって，クォーターラウンド内に命令依存が存在するものの，その待ち時間が主な制限要因ではなく，演算パイプラインの処理能力による影響が大きいと考えられる．

一方，SPECK-64/128 では `Wait` が ChaCha20 より大きく，ラウンド間の命令依存による待ち時間が増加する傾向がみられる．ただし，SPECK-64/128 および SPECK-128/128 でも `Not Selected` と `Math Pipe Throttle` が主要な停止要因であるため，命令依存のみが処理性能を制限しているとはいえない．

A.4.5 大規模データにおけるメモリアクセス

最大処理速度の測定では，グローバルメモリアクセスの影響を抑え，暗号コアの処理性能を比較する．一方，実際に大規模データを CTR モードで処理する場合には，入力の読み出しと出力の書き込みが必要となる．そこで，L2 キャッシュ容量を超えるデータを用いて CTR 全体を測定する．結果を表 A·9 に示す．

ChaCha20, SPECK-64/128 および SPECK-128/128 では，DRAM 利用率が 85%を超える．これらの ARX 暗号では，暗号コアの処理性能が十分に高いため，大規模データに対する CTR 全体では，グローバルメモリの読み書きが処理性能を制限する．

一方，5 種類の AES 実装における DRAM 利用率は 29.19–52.03%であり，いずれの実装でも演算処理系利用率を下回る．DRAM 利用率が最大となる barrel-shiftrows でも，DRAM 利用率は 52.03%であるのに対し，演算処理系利用率は 91.58%となる．したがって，本評価環境の AES 実装では，大規模データを処理する場合にも，暗号コア側の処

© 2026 Information Processing Society of Japan

表 A·7 ARX 暗号の GPU 機械命令数

暗号	論理命令	置換・シフト命令	32 ビット加算	64 ビット加算	動的命令数
ChaCha20	320	316	336	0	994
SPECK-64/128	54	27	27	0	133
SPECK-128/128	128	128	0	32	322

表 A·8 ARX 暗号のプロファイラ測定結果

暗号	命令処理率 [%]	実行可能ワープ数	Not Selected	Math Pipe Throttle	Wait
ChaCha20	96.29	5.21	9.18	8.81	0.97
SPECK-64/128	93.76	4.50	7.10	6.64	1.93
SPECK-128/128	97.13	5.37	8.96	8.67	1.19

表 A·9 大規模データに対するメモリ使用状況

実装	データ量 [MiB]	演算処理系利用率 [%]	DRAM 利用率 [%]	メモリ速度 [GB/s]
AES 基本実装	126	96.33	29.19	276.21
AES T-table	126	70.16	40.44	382.73
AES Fixslicing	126	98.35	43.70	413.56
AES 古典 BS	126	67.55	42.76	404.66
AES barrel-shiftrows	126	91.58	52.03	492.36
ChaCha20	126	57.30	85.69	810.94
SPECK-64/128	78.75	65.62	88.68	838.95
SPECK-128/128	78.75	80.23	85.14	805.50

理が引き続き性能に影響する．

したがって，暗号コアの最大処理速度は，GPU 上の暗号実装そのものの効率を比較するための指標であるのに対し，大規模データに対する CTR 処理速度は，暗号コアとグローバルメモリ帯域を合わせた性能を示す．暗号コアの高速化によって処理性能がメモリ帯域へ近づくと，それ以降の性能向上には，メモリアクセス回数の削減など，メモリ帯域の影響を抑える工夫が必要となる．

© 2026 Information Processing Society of Japan