

(a)

i) 최장 경로는 A→X1→X3→X5→X7→G 이고 delay=5Δ

ii) 최장 경로는 B→NOT→X1→X3→X5→X7→G delay=6Δ

(b) C'→X5→X7→G 와 C→(C·E')→G 가 있으며, delay 3Δ



a	b	c	출력	X	Y
0	0	0	0	0	1
0	0	1	1	1	0
0	1	0	2	0	1
0	1	1	3	1	0
1	0	0	4	1	0
1	0	1	5	0	1
1	1	0	6	1	0
1	1	1	7	0	1

12

$f(w, x, y) = \Sigma m(0, 2, 5, 7)$

w를 선택선으로 하면,

$w=0 \rightarrow f=1,0,1,0 \quad I_0=y'$

$w=1 \rightarrow f=0,1,0,1 \quad I_1=y$

$S=w$, $I_0=y'$, $I_1=y$ 로 하면 2개의 MUX로 구현가능

글쓰기

→ NAND 3개

b_i = a_i ⊕ s_i
→ XOR NAND 구현
→ NAND 4개

첫 블록 (s_0=0):

s_1 = a_0
b_0 = a_0
→ 게이트 필요 없음 (직결)

---

2. (b) n비트 지연시간

상태 전달: s_i → s_(i+1) = 2Δ
중 전달: (n-2)번

마지막 XOR: 3Δ

T_n = (n-2)·2Δ + 3Δ
= (2n - 1)Δ

---

3. (c) 2비트 모듈

b_(2k) = a_(2k) ⊕ s_(2k)

q = a_(2k) + s_(2k)

b_(2k+1) = a_(2k+1) ⊕ q

[디지털논리회로 과제 제출용 문제 및 풀이]

문제 3.

n비트 숫자 A = a_(n-1)...a_1a_0 의 2의 보수를 계산하는 회로를 설계하라.
다음 성질을 이용한다.

"오른쪽(LSB)에서 처음 1이 나타날 때까지는 그대로, 그 왼쪽은 모두 반전"

각 모듈은 입력 (a_i, s_i)를 받아 출력 (b_i, s_(i+1))를 생성한다.

s_i = 0 : 아직 1 못 만남
s_i = 1 : 이미 1 만남

식:
s_(i+1) = a_i + s_i
b_i = a_i ⊕ s_i

단, s_0 = 0

(a) NAND gate만으로 1비트 모듈 설계 (첫 블록 포함)
(b) n비트 최대 지연시간 구하라 (각 NAND delay = Δ)
(c) 2비트 모듈로 개선하고 지연시간 구하라

[풀이]

1. 1비트 모듈

s_(i+1) = a_i + s_i
→ (a_i' · s_i')'
→ NAND 3개

글쓰기

4. 개선된 지연시간

블록 수 = n/2

각 블록 delay ≈ 2Δ

마지막 XOR = 3Δ

$T_n = 2\Delta + (n/2 - 2)\cdot 2\Delta + 3\Delta$
$= (n + 1)\Delta$

[최종정답]

(a)
$s_{(i+1)}=a_i+s_i$ (NAND 3개)
$b_i=a_i\oplus s_i$ (NAND 4개)
첫 블록: $b_0=a_0$, $s_1=a_0$

(b)
$T_n = (2n - 1)\Delta$

(c)
2비트 모듈:
$b_{(2k)}=a_{(2k)}\oplus s_{(2k)}$
$b_{(2k+1)}=a_{(2k+1)}\oplus(a_{(2k)}+s_{(2k)})$
$s_{(2k+2)}=a_{(2k+1)}+a_{(2k)}+s_{(2k)}$

개선 지연:

글쓰기

(a)
$s_{(i+1)}=a_i+s_i$ (NAND 3개)
$b_i=a_i\oplus s_i$ (NAND 4개)
첫 블록: $b_0=a_0$, $s_1=a_0$

(b)
$T_n = (2n - 1)\Delta$

(c)
2비트 모듈:
$b_{(2k)}=a_{(2k)}\oplus s_{(2k)}$
$b_{(2k+1)}=a_{(2k+1)}\oplus(a_{(2k)}+s_{(2k)})$
$s_{(2k+2)}=a_{(2k+1)}+a_{(2k)}+s_{(2k)}$

개선 지연:
$T_n = (n + 1)\Delta$

이거 그대로 캡처하면 **문제 + 풀이 + 정답까지 한 번에 증빙 가능**이다.

원하면 "손으로 그리는 회로도 버전"도 캡처용으로 만들어줄게.