


Příloha: Výstupní zpráva

Jméno: David Kvaček

Login: xkvace00

Architektura navrženého obvodu (na úrovni RTL)

Schéma obvodu



Poznámky:

- **DIN** - data in (vstupní data)
- **RST** - reset (resetovací signál)
- **CLK** - clock (hodinový signál)
- **DOUT [7:0]** - data out (výstupní data)
- **DOUT_VLD** - data out valid (platnost výstupních dat)
- **FSM** - Finite State Machine (konečný automat)
- **CLK_CNT** - clock counter (čítač hodinových cyklů)
- **DMUX** - demultiplexor

Popis funkce


Celý obvod se řídí konečným automatem. Do FSM jsou přivedeny mimo signálů **RST** (reset) a **CLK** (clock) také datový vstup **DIN** (vstupní data) a **CNT** (counter) čítač hodinových cyklů, podle kterého přechází automat do požadovaných stavů. Čítač **CLK_CNT** má na svůj vstup přiveden signál **EN** (enabled), který povoluje či zakazuje činnost čítače. Jeho výstup následně řídí činnost demultiplexoru, aby se na výstup **DOUT** dostala vstupní data v požadovaném formátu.

Návrh automatu (Finite State Machine)

Schéma automatu

Legenda:

- Stavy: IDLE, START_BIT, BIT_0, BIT_1, BIT_2, BIT_3, BIT_4, BIT_5, BIT_6, BIT_7
- Vstupy: DIN, CNT, RST, CLK
- Mealyho výstupy: -
- Mooreovy výstupy: CE, DOUT_VLD



Popis funkce

Konečný stavový automat FSM na začátku čeká ve výchozím stavu IDLE, dokud není na vstupu hodnota DIN = 0. Pokud se tak stane, přesouvá se automat do stavu START_BIT, což značí, že byl detekován startovací bit. V tomto stavu automat setrvává 24 hodinových cyklů (nejprve 16 hodinových cyklů ve startovacím bitu a následně ještě dalších 8 hodinových cyklů kvůli vzorkování uprostřed) a posouvá se do dalšího stavu BIT_0. Postupně se vždy po 16 hodinových cyklech automat přesouvá do odpovídajících stavů jednotlivých bitů. Jakmile načte všech osm hodnot, je stav nastaven na STOP_BIT, tedy poslední hodnota UART signálu. Dalším stavem je DOUT_VALID, do kterého se automat přepne v případě hodnoty DIN = 1 na vstupu a poté už následuje okamžitý přechod opět do výchozího stavu IDLE, kde čeká na další možný startovací bit.