


# Příloha: Výstupní zpráva

Jméno: David Kvaček

Login: xkvace00

## Architektura navrženého obvodu (na úrovni RTL)

### Schéma obvodu



### Poznámky:

- RST – reset
- CLK – clock
- DIN – data in
- DOUT [7:0] – data out [8 bits]
- DOUT\_VLD – data out valid
- FSM – Finite State Machine
- NAND – hradlo NAND
- CLK\_CNT – clock counter
- BIT\_CNT – bit counter
- MUX – multiplexor
- REG\_[0-7] – jednotlivé registry

## Popis funkce

Celý obvod se řídí konečným automatem, který nastavuje svůj stav podle toho, jaká data se nachází na vstupu. Do FSM jsou přivedeny také signály reset (pro nastavení automatu do výchozího stavu) a clock (pro určení určitého počtu hodinových cyklů).


Implementovány byly také dva čítače, z nichž první CLK\_CNT počítá 24 hodinových cyklů od chvíle, kdy se na vstupu objeví START bit ( $DIN = 0$ ). Jakmile spočítá těchto 24 hod. cyklů, je jasné, že se nacházíme v prvním vzorku přesně uprostřed (pozice tzv. MID bitu). V tomto okamžiku začíná pracovat druhý čítač BIT\_CNT, který slouží k zaznamenání již zpracovaných bitů, čehož se následně využívá v multiplexoru, který na základě čítače BIT\_CNT nastavuje výstup na daném bitu do odpovídajícího registru. Vše je následně zkontrolováno výstupem DOUT\_VLD podle stavu FSM.

## Návrh automatu (Finite State Machine)

### Schéma automatu

Legenda:

1. IDLE výchozí stav, v němž automat čeká na vstupní data
2. FIRST stav, kdy automat detekoval start bit ( $DIN == '0'$ )
3. DATA aktivní stav, kdy se přijímají vstupní UART data
4. STOP detekování konečného bitu čítačem ( $BIT\_CNT == "1000"$ )
5. VALID ověřování správnosti načtených dat ( $DOUT\_VLD$ )



### Popis funkce

Konečný stavový automat FSM na začátku čeká ve výchozím stavu IDLE, dokud není na vstupu hodnota '0'. Pokud je  $DIN == '0'$ , tak se přesouvá do stavu FIRST, což značí, že byl detekován start bit. V tomto stavu automat setrvává 24 hodinových cyklů (nejprve 16 hodinových cyklů ve start bitu a následně ještě dalších 8 hodinových cyklů kvůli vzorkování uprostřed) a posouvá se do třetího stavu DATA, ve kterém načítá jednotlivě 8 bitů za sebou. Jakmile načte všech osm hodnot, je stav nastaven na STOP, tedy poslední hodnota UART signálu. Dalším stavem je VALID, do kterého se automat přepne v případě hodnoty '1' na vstupu a poté už následuje okamžitý přechod opět do výchozího stavu IDLE, kde čeká na další možný start bit.

# Snímek simulace

