


Příloha: Výstupní zpráva

Jméno: David Kvaček

Login: xkvace00

Architektura navrženého obvodu (na úrovni RTL)

Schéma obvodu



Popis funkce

Obvod UART_RX pracuje v závislosti na stavech konečného automatu FSM, který nastavuje své výstupy, které jsou dále napojeny na další komponenty obvodu. Výstup automatu CEN je napojen na čítač hodinových taktů COUNTER a tímto signálem je řízen celý proces čítače. Pokud je hodnota CEN v logické 0, čítač je nečinný, v opačném případě při každé náběžné hraně hodinového signálu inkrementuje svou hodnotu.

Výstup čítače hodinových taktů je propojen zpět do konečného automatu, který se tímto signálem řídí, dále poté výstup čítače ovlivňuje funkčnost komparátorů, respektive jejich výstupy, které následně povolují činnost registrů, odpovídající jednotlivým datovým bitům. Tyto registry jsou ve výsledku spojeny do 8-bitového výstupního signálu DOUT[7:0].


Platnost dat je potvrzena signálem DOUT_VLD, který je výstupem logického hradla AND_GATE vstupních signálů DIN (datový vstup celého obvodu) a VLD (výstupní signál konečného automatu).

Návrh automatu (Finite State Machine)

Schéma automatu

Legenda:

- **Stavy automatu:** IDLE, START, RECEIVE, STOP
- **Vstupní signály:** DIN, CNT[7:0]
- **Mealyho výstupy:** VLD
- **Moorovy výstupy:** CEN



Popis funkce

Konečný stavový automat FSM na začátku čeká ve výchozím stavu IDLE, dokud není hodnota vstupního signálu DIN v logické 0. Pokud se tak stane, přesouvá se automat do stavu START, což značí, že byl detekován start bit. V případě, že se při vzorkování start bitu uprostřed nachází na vstupu DIN hodnota logické 1, nejedná se o validní start bit a automat se přesouvá zpět do původního stavu IDLE. Jinak v tomto stavu automat setrvá 16 hodinových taktů a následně se jeho stav změní na RECEIVE. Jakmile čítač hodinových taktů dosáhne hodnoty 143, je stav nastaven na STOP. Automat setrvá v tomto stavu dalších osm hodinových taktů a následně se vrací do počátečního stavu IDLE, kde čeká na další možný start bit. Na každé hraně je nastaven výstupní signál VLD na určitou hodnotu pomocí Mealyho výstupu, zatímco v každém jednotlivém stavu nastavuje automat výstupní signál CEN na určitou hodnotu Moorovým výstupem.

Zajímavostí je, že uvedený automat přechází ze stavu STOP do počátečního stavu IDLE již po osmi hodinových taktech. Tímto způsobem se vzorkuje hodnota uprostřed přenášeného stop bitu. Zároveň však toto řešení umožňuje zpracovat situace, kdy se na vstupu objeví pouze jeden, dva, či dokonce více stop bitů, protože již v polovině prvního stop bitu se automat dostává do počátečního stavu IDLE.

Jediné varianty, které tento automat nepředpokládá a jeho chování je v těchto případech nedefinované, jsou takové formáty vstupních dat, které buď neobsahují stop bit, tedy hodnotu logické 1 po osmi datových bitech na konci přenosu, nebo neobsahují zmiňovaných osm datových bitů. Avšak v zadání je uvedeno, že tok vstupních dat bude v pevném formátu, takže tyto varianty nebyly při řešení vzaty do úvahy.

Automat by mohl být na základě svých výstupů a přechodů zredukován na pouhé dva stavy, tj. IDLE a RECEIVE (tento stav by převzal přechodovou funkci od stavu STOP), ale v tomto řešení je ponechána původní modelace pro případ, že by se ve stavech START a STOP prováděly případně další operace nad rámec tohoto zadání.

Snímek obrazovky ze simulací

