Práctica 2: Lógica Digital - Combinatorios

Primer Cuatrimestre 2023

Organización del Computador I DC - UBA Repaso: Algebra de Boole

00000

(A1) Existen dos elementos:
$$X = 1$$
 si $X \neq 0$ ó $X = 0$ si $X \neq 1$

(A2) Existe el operador negación
$$\overline{()}$$
 tal que: $\mathit{Si}\:X=1\Rightarrow \overline{X}=0$

(A3)
$$0 \cdot 0 = 0$$
 $1 + 1 = 1$

(A4)
$$1 \cdot 1 = 1$$
 $0 + 0 = 0$

(A5)
$$0 \cdot 1 = 1 \cdot 0 = 0$$
 $0 + 1 = 1 + 0 = 0$

(A1) Existen dos elementos:
$$X = 1$$
 si $X \neq 0$ ó $X = 0$ si $X \neq 1$

(A2) Existe el operador negación
$$\overline{()}$$
 tal que: $Si X = 1 \Rightarrow \overline{X} = 0$

(A3)
$$0 \cdot 0 = 0$$
 $1 + 1 = 1$

(A4)
$$1 \cdot 1 = 1$$
 $0 + 0 = 0$

(A5)
$$0 \cdot 1 = 1 \cdot 0 = 0$$
 $0 + 1 = 1 + 0 = 0$

(A1) Existen dos elementos:
$$X=1$$
 si $X\neq 0$ ó $X=0$ si $X\neq 1$

(A2) Existe el operador negación
$$\overline{()}$$
 tal que: $Si X = 1 \Rightarrow \overline{X} = 0$

(A3)
$$0 \cdot 0 = 0$$
 $1 + 1 = 1$

(A4)
$$1 \cdot 1 = 1$$
 $0 + 0 = 0$

(A5)
$$0 \cdot 1 = 1 \cdot 0 = 0$$
 $0 + 1 = 1 + 0 = 1$

(A1) Existen dos elementos:
$$X=1$$
 si $X\neq 0$ ó $X=0$ si $X\neq 1$

(A2) Existe el operador negación
$$\overline{()}$$
 tal que: $Si X = 1 \Rightarrow \overline{X} = 0$

(A3)
$$0 \cdot 0 = 0$$
 $1 + 1 = 1$

(A4)
$$1 \cdot 1 = 1$$
 $0 + 0 = 0$

(A5)
$$0 \cdot 1 = 1 \cdot 0 = 0$$
 $0 + 1 = 1 + 0 = 1$

00000

(A1) Existen dos elementos:
$$X=1$$
 si $X\neq 0$ ó $X=0$ si $X\neq 1$

(A2) Existe el operador negación
$$\overline{()}$$
 tal que: $Si X = 1 \Rightarrow \overline{X} = 0$

(A3)
$$0 \cdot 0 = 0$$
 $1 + 1 = 1$

(A4)
$$1 \cdot 1 = 1$$
 $0 + 0 = 0$

(A5)
$$0 \cdot 1 = 1 \cdot 0 = 0$$
 $0 + 1 = 1 + 0 = 1$

(A1) Existen dos elementos:
$$X = 1$$
 si $X \neq 0$ ó $X = 0$ si $X \neq 1$

(A2) Existe el operador negación
$$\overline{()}$$
 tal que: $Si X = 1 \Rightarrow \overline{X} = 0$

(A3)
$$0 \cdot 0 = 0$$
 $1 + 1 = 1$

(A4)
$$1 \cdot 1 = 1$$
 $0 + 0 = 0$

(A5)
$$0 \cdot 1 = 1 \cdot 0 = 0$$
 $0 + 1 = 1 + 0 = 1$

00000

De los axiomas anteriores se derivan las siguientes propiedades:

Propiedad	AND	OR
Identidad	1.A = A	0+A=A
Nulo	0.A = 0	1 + A = 1
Idempotencia	A.A = A	A + A = A
Inverso	$A.\overline{A}=0$	$A + \overline{A} = 1$
Conmutatividad	A.B = B.A	A+B=B+A
Asociatividad	(A.B).C = A.(B.C)	(A + B) + C = A + (B + C)
Distributividad	A + (B.C) = (A + B).(A + C)	A.(B+C) = A.B + A.C
Absorción	A.(A+B)=A	A + A.B = A
De Morgan	$\overline{A.B} = \overline{A} + \overline{B}$	$\overline{A+B}=\overline{A}.\overline{B}$

Propiedades

De los axiomas anteriores se derivan las siguientes propiedades:

Propiedad	AND	OR
Identidad	1.A = A	0+A=A
Nulo	0.A = 0	1 + A = 1
Idempotencia	A.A = A	A + A = A
Inverso	$A.\overline{A}=0$	$A + \overline{A} = 1$
Conmutatividad	A.B = B.A	A+B=B+A
Asociatividad	(A.B).C = A.(B.C)	(A+B)+C=A+(B+C)
Distributividad	A + (B.C) = (A + B).(A + C)	A.(B+C) = A.B + A.C
Absorción	A.(A+B)=A	A + A.B = A
De Morgan	$\overline{A.B} = \overline{A} + \overline{B}$	$\overline{A+B}=\overline{A}.\overline{B}$

Tarea: ¡Demostrarlas!

Ejercicio I

Demostrar si la siguiente igualdad entre funciones booleanas es verdadera o falsa:

$$(X + \overline{Y}) = \overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{(Y + Z)}$$

$$(X + \overline{Y}) = \overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{(Y + Z)}$$

$$\overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{(Y + Z)} \longleftarrow \text{De Morgan}$$

$$(X + \overline{Y}) = \overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{(Y + Z)}$$

$$\frac{\overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{(Y + Z)} \longleftarrow \text{ De Morgan}}{(\overline{X} \cdot Y) \cdot Z + X \cdot \overline{Z} + \overline{Y} \cdot \overline{Z} \longleftarrow \text{ Distributiva}}$$

$$(X + \overline{Y}) = \overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{(Y + Z)}$$

$$(X + \overline{Y}) = \overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{(Y + Z)}$$

$$(X + \overline{Y}) = \overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{(Y + Z)}$$

$$(X + \overline{Y}) = \overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{(Y + Z)}$$

$$(X + \overline{Y}) = \overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{(Y + Z)}$$

Notación

0000

En el lenguaje coloquial vamos a llamar a las operaciones indistintamente de la siguiente forma:

$$A + B \equiv A \ OR \ B$$
 $AB \equiv A.B \equiv A \ AND \ B$
 $\overline{A} \equiv NOT \ A$

Notación

0000

En el lenguaje coloquial vamos a llamar a las operaciones indistintamente de la siguiente forma:

$$A + B \equiv A \ OR \ B$$

 $AB \equiv A.B \equiv A \ AND \ B$
 $\overline{A} \equiv NOT \ A$

Notación

00000

En el lenguaje coloquial vamos a llamar a las operaciones indistintamente de la siguiente forma:

$$A + B \equiv A \ OR \ B$$

 $AB \equiv A.B \equiv A \ AND \ B$
 $\overline{A} \equiv NOT \ A$

Compuertas, señales y tablas de verdad

Compuertas

Son modelos idealizados de dispositivos electrónicos o de computo, que realizan operaciones booleanas.

Las podemos representar gráficamente:



O describir mediante lenguaje, por ejemplo en VHDL:

 $o \le a$ and b

Compuertas

Son modelos idealizados de dispositivos electrónicos o de computo, que realizan operaciones booleanas.

Las podemos representar gráficamente:



O describir mediante lenguaje, por ejemplo en VHDL:

$$o \le a$$
 and b ;

Como resulta esperable, esta representación puede volverse muy compleja cuando el número de variables y salidas crece

Como resulta esperable, esta representación puede volverse muy compleja cuando el número de variables y salidas crece

Χ	Υ	F
0	0	1
0	1	0
1	0	
1	1	

[.] Como resulta esperable, esta representación puede volverse muy compleja cuando el número de variables y salidas crece

Χ	Υ	F
0	0	1
0	1	0
1	0	1
1	1	

[.] Como resulta esperable, esta representación puede volverse muy compleja cuando el número de variables y salidas crece

Como resulta esperable, esta representación puede volverse muy compleja cuando el número de variables y salidas crece

Compuertas - NOT

Gráficamente:



Tabla de verdad:

Α	NOT A
0	1
1	0

En VHDL:

$$o \le not a;$$

Compuertas - AND



Tabla de verdad:

Α	В	A AND B
0	0	0
0	1	0
1	0	0
1	1	1

En VHDI:

$$o \le a$$
 and b ;

Compuertas - OR

Gráficamente:

Tabla de verdad:

Α	В	A OR B
0	0	0
0	1	1
1	0	1
1	1	1

En VHDL:

 $o \le a or b$;

Compuertas - XOR u OR-EXCLUSIVA





Tabla de verdad:

Α	В	A XOR B
0	0	0
0	1	1
1	0	1
1	1	0

En VHDI:

$$o \le a xor b$$
;

Entradas y salidas - Categorización



Abstracción:

Un modelo del comportamiento del sistema.

Abstracción:

Un modelo del comportamiento del sistema.

Encapsulamiento:

Crear un contenedor o capsula con una o varios componentes. Una partición del sistema.

Conceptos importantes

Abstracción:

Un modelo del comportamiento del sistema.

• Encapsulamiento:

Crear un contenedor o capsula con una o varios componentes. Una partición del sistema.

• Ocultamiento de la información:

Una vista del sistema.

Abstracción:

Un modelo del comportamiento del sistema.

Encapsulamiento:

Crear un contenedor o capsula con una o varios componentes. Una partición del sistema.


Ocultamiento de la información:

Una vista del sistema.

¡Son conceptos **diferentes**, pero muy **relacionados**!

ALU revisitada

Aplicando lo anterior, podemos trabajar con la ALU viéndola de la siguiente manera:



Establecen el sentido de la información:

En la ALU anterior se representan con las flechas...

Establecen el sentido de la información:

En la ALU anterior se representan con las flechas...

Fn VHDI ·

```
entity sumador_simple is
port(a: in std_logic; b:in std_logic;
     s: out std_logic);
end entity;
```

Establecen el sentido de la información:

En la ALU anterior se representan con las flechas...


En VHDL:

```
entity sumador_simple is
port(a: in std_logic; b:in std_logic;
    s: out std_logic);
end entity;
```

El mismo concepto se aplica al SW:


```
bool sumador_simple(bool a; bool b);
```

En la ALU, ¿son funcionalmente todas iguales las entradas y salidas?




Entradas/Salidas: Tipos

En la ALU, ¿son funcionalmente todas iguales las entradas y salidas?



NO Datos vs. Control

El micro Orga1Small:



Circuitos básicos

Ejercicio I - Inversor de 3 bits

Armar un circuito que invierta o no tres entradas de acuerdo al valor de una entrada adicional que actúa como control. En otras palabras, un inversor de k-bits es un circuito de k+1 entradas $(e_k, ..., e_0)$ y k salidas $(s_{k-1}, ..., s_0)$ que funciona del siguiente modo:

- Si $e_k = 1$, entonces $s_i = \overline{e_i}$ $\forall i < k$
- $\forall i < k$ • Si $e_k = 0$, entonces $s_i = e_i$

$$inversor(1,011)=100$$

Armar un circuito que invierta o no tres entradas de acuerdo al valor de una entrada adicional que actúa como control. En otras palabras, un inversor de k-bits es un circuito de k+1 entradas $(e_k, ..., e_0)$ y k salidas $(s_{k-1}, ..., s_0)$ que funciona del siguiente modo:

- Si $e_k = 1$, entonces $s_i = \overline{e_i}$ $\forall i < k$
- $\forall i < k$ • Si $e_k = 0$, entonces $s_i = e_i$

inversor
$$(1,011)=100$$
 inversor $(0,011)=011$

Armar un circuito que invierta o no tres entradas de acuerdo al valor de una entrada adicional que actúa como control. En otras palabras, un inversor de k-bits es un circuito de k+1 entradas $(e_k, ..., e_0)$ y k salidas $(s_{k-1}, ..., s_0)$ que funciona del siguiente modo:

- Si $e_k = 1$, entonces $s_i = \overline{e_i}$ $\forall i < k$
- $\forall i < k$ • Si $e_k = 0$, entonces $s_i = e_i$

inversor
$$(1,011)=100$$
 inversor $(0,011)=011$ inversor $(1,100)=011$

Ejercicio I - Inversor de 3 bits

Armar un circuito que invierta o no tres entradas de acuerdo al valor de una entrada adicional que actúa como control. En otras palabras, un inversor de k-bits es un circuito de k+1 entradas $(e_k, ..., e_0)$ y k salidas $(s_{k-1}, ..., s_0)$ que funciona del siguiente modo:

- Si $e_k = 1$, entonces $s_i = \overline{e_i}$ $\forall i < k$
- $\forall i < k$ • Si $e_k = 0$, entonces $s_i = e_i$

inversor
$$(1,011)=100$$
 inversor $(0,011)=011$ inversor $(1,100)=011$ inversor $(1,101)=010$

ei	ek	si
0	0	0
0	1	1
1	0	1
1	1	0

ei	ek	si
0	0	0
0	1	1
1	0	1
1	1	0

Como suma de productos,

$$(\overline{ei} \cdot ek) + (ei \cdot \overline{ek})$$

ei	ek	si
0	0	0
0	1	1
1	0	1
1	1	0

Como suma de productos,

$$(\overline{ei} \cdot ek) + (ei \cdot \overline{ek})$$

¡Oh! casualidad, es una XOR (⊕)

$$(\overline{A} \cdot B) + (A \cdot \overline{B}) = A \oplus B$$

Ejercicio I - Inversor de 3 bits

¡Divide y conquista! Primero, con un bit...

ei	ek	si
0	0	0
0	1	1
1	0	1
1	1	0

Extendiendo a 3 bits...

Como suma de productos,

$$(\overline{ei} \cdot ek) + (ei \cdot \overline{ek})$$

¡Oh! casualidad, es una XOR (⊕)

$$(\overline{A} \cdot B) + (A \cdot \overline{B}) = A \oplus B$$

ei	ek	si
0	0	0
0	1	1
1	0	1
1	1	0


Como suma de productos,

$$(\overline{ei} \cdot ek) + (ei \cdot \overline{ek})$$

jOh! casualidad, es una XOR (\oplus)

$$(\overline{A} \cdot B) + (A \cdot \overline{B}) = A \oplus B$$

Extendiendo a 3 bits... Solucion con XOR:



Armar un **sumador de 1 bit**. Tiene que tener dos entradas de un bit y dos salidas, una para el resultado y otra para indicar si hubo o no acarreo.


Armar un **sumador de 1 bit**. Tiene que tener dos entradas de un bit y dos salidas, una para el resultado y otra para indicar si hubo o no acarreo.

Armar un **sumador de 1 bit**. Tiene que tener dos entradas de un bit y dos salidas, una para el resultado y otra para indicar si hubo o no acarreo.

Α	В	Sum	carry
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1


Armar un **sumador de 1 bit**. Tiene que tener dos entradas de un bit y dos salidas, una para el resultado y otra para indicar si hubo o no acarreo.

Α	В	Sum	carry
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1



C_{in}	Α	В	5	C_{out}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

C_{in}	Α	В	S	Cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1



Ejercicio IV - Sumador Completo de 3 bits

Armar un sumador completo de 3 bits.

Ejercicio IV - Sumador Completo de 3 bits

Armar un sumador completo de 3 bits.

Ejercicio IV - Sumador Completo de 3 bits

Armar un sumador completo de 3 bits.

Solución:

¡Tarea!

Ejercicio IV - Shift

Armar un circuito de 3 *bits*. Este deberá mover a izquierda o a derecha los bits de entrada de acuerdo al valor de una entrada extra que actúa como control. En otras palabras, un shift *izq-der* de k-bits es un circuito de k+1 entradas $(e_k, ..., e_0)$ y k salidas $(s_{k-1}, ..., s_0)$ que funciona del siguiente modo:

- Si $e_k = 1$, entonces $s_i = e_{i-1}$ para todo 0 < i < k y $s_0 = 0$
- Si $e_k = 0$, entonces $s_i = e_{i+1}$ para todo $0 \le i < k-1$ y $s_{k-1} = 0$

•000000

Armar un circuito de 3 bits. Este deberá mover a izquierda o a derecha los bits de entrada de acuerdo al valor de una entrada extra que actúa como control. En otras palabras, un shift izq-der de k-bits es un circuito de k+1 entradas $(e_k, ..., e_0)$ y k salidas $(s_{k-1},...,s_0)$ que funciona del siguiente modo:

- Si $e_k = 1$, entonces $s_i = e_{i-1}$ para todo 0 < i < k y $s_0 = 0$
- Si $e_k = 0$, entonces $s_i = e_{i+1}$ para todo $0 \le i < k-1$ y $s_{k-1} = 0$

$$shift_{lr}(1,011) = 110$$

Armar un circuito de 3 bits. Este deberá mover a izquierda o a derecha los bits de entrada de acuerdo al valor de una entrada extra que actúa como control. En otras palabras, un shift izq-der de k-bits es un circuito de k+1 entradas $(e_k, ..., e_0)$ y k salidas $(s_{k-1},...,s_0)$ que funciona del siguiente modo:

- Si $e_k = 1$, entonces $s_i = e_{i-1}$ para todo 0 < i < k y $s_0 = 0$
- Si $e_k = 0$, entonces $s_i = e_{i+1}$ para todo $0 \le i < k-1$ y $s_{k-1} = 0$

$$shift_{lr}(1,011) = 110 \quad shift_{lr}(0,011) = 001$$

Armar un circuito de 3 bits. Este deberá mover a izquierda o a derecha los bits de entrada de acuerdo al valor de una entrada extra que actúa como control. En otras palabras, un shift izq-der de k-bits es un circuito de k+1 entradas $(e_k, ..., e_0)$ y k salidas $(s_{k-1},...,s_0)$ que funciona del siguiente modo:

- Si $e_k = 1$, entonces $s_i = e_{i-1}$ para todo 0 < i < k y $s_0 = 0$
- Si $e_k = 0$, entonces $s_i = e_{i+1}$ para todo $0 \le i < k-1$ y $s_{k-1} = 0$

$$shift_{r}(1,011) = 110 \quad shift_{r}(0,011) = 001$$

 $shift_{r}(1,100) = 000$

Armar un circuito de 3 bits. Este deberá mover a izquierda o a derecha los bits de entrada de acuerdo al valor de una entrada extra que actúa como control. En otras palabras, un shift izq-der de k-bits es un circuito de k+1 entradas $(e_k, ..., e_0)$ y k salidas $(s_{k-1},...,s_0)$ que funciona del siguiente modo:

- Si $e_k = 1$, entonces $s_i = e_{i-1}$ para todo 0 < i < k y $s_0 = 0$
- Si $e_k = 0$, entonces $s_i = e_{i+1}$ para todo $0 \le i < k-1$ y $s_{k-1} = 0$

$$shift_r(1,011) = 110$$
 $shift_r(0,011) = 001$
 $shift_r(1,100) = 000$ $shift_r(1,101) = 010$

000000

- Si $e_k = 1$, entonces $s_i = e_{i-1}$ para todo 0 < i < k y $s_0 = 0$
- Si $e_k = 0$, entonces $s_i = e_{i+1}$ para todo $0 \le i < k-1$ y $s_{k-1} = 0$

- Si $e_k = 1$, entonces $s_i = e_{i-1}$ para todo 0 < i < k y $s_0 = 0$
- Si $e_k = 0$, entonces $s_i = e_{i+1}$ para todo 0 < i < k-1 y $s_{k-1} = 0$

$$s_2 = \begin{bmatrix} 0 & \operatorname{si} e_3 = 0 \\ e_1 & \operatorname{si} e_3 = 1 \end{bmatrix}$$

Ejercicio IV - Shift

- Si $e_k = 1$, entonces $s_i = e_{i-1}$ para todo 0 < i < k y $s_0 = 0$
- Si $e_k = 0$, entonces $s_i = e_{i+1}$ para todo 0 < i < k-1 y $s_{k-1} = 0$

$$s_2 = \begin{bmatrix} 0 & \operatorname{si} e_3 = 0 \\ e_1 & \operatorname{si} e_3 = 1 \end{bmatrix}$$

$$e_3.e_1$$

000000

- Si $e_k = 1$, entonces $s_i = e_{i-1}$ para todo 0 < i < k y $s_0 = 0$
- Si $e_k = 0$, entonces $s_i = e_{i+1}$ para todo 0 < i < k-1 y $s_{k-1} = 0$

Solución:

$$s_2 = \begin{bmatrix} 0 & \operatorname{si} \ e_3 = 0 \\ e_1 & \operatorname{si} \ e_3 = 1 \end{bmatrix} \quad s_0 = \begin{bmatrix} 0 & \operatorname{si} \ e_3 = 1 \\ e_1 & \operatorname{si} \ e_3 = 0 \end{bmatrix}$$

 $e_3.e_1$

000000

• Si $e_k = 1$, entonces $s_i = e_{i-1}$ para todo 0 < i < k y $s_0 = 0$

 $\overline{e_3}.e_1$

• Si $e_k = 0$, entonces $s_i = e_{i+1}$ para todo 0 < i < k-1 y $s_{k-1} = 0$

Solución:

 $e_3.e_1$

$$s_2 = \begin{bmatrix} 0 & \text{si } e_3 = 0 \\ e_1 & \text{si } e_3 = 1 \end{bmatrix}$$
 $s_0 = \begin{bmatrix} 0 & \text{si } e_3 = 1 \\ e_1 & \text{si } e_3 = 0 \end{bmatrix}$

- Si $e_k = 1$, entonces $s_i = e_{i-1}$ para todo 0 < i < k y $s_0 = 0$
- Si $e_k = 0$, entonces $s_i = e_{i+1}$ para todo 0 < i < k-1 y $s_{k-1} = 0$

$$s_2 = \begin{bmatrix} 0 & \text{si } e_3 = 0 \\ e_1 & \text{si } e_3 = 1 \end{bmatrix}$$
 $s_0 = \begin{bmatrix} 0 & \text{si } e_3 = 1 \\ e_1 & \text{si } e_3 = 0 \end{bmatrix}$ $s_1 = \begin{bmatrix} e_0 & \text{si } e_3 = 1 \\ e_2 & \text{si } e_3 = 0 \end{bmatrix}$

$$e_3.e_1$$

$$\overline{e_3}.e_1$$


000000

- Si $e_k = 1$, entonces $s_i = e_{i-1}$ para todo 0 < i < k y $s_0 = 0$
- Si $e_k = 0$, entonces $s_i = e_{i+1}$ para todo 0 < i < k-1 y $s_{k-1} = 0$

$$s_2 = \begin{bmatrix} 0 & \text{si } e_3 = 0 \\ e_1 & \text{si } e_3 = 1 \end{bmatrix}$$
 $s_0 = \begin{bmatrix} 0 & \text{si } e_3 = 1 \\ e_1 & \text{si } e_3 = 0 \end{bmatrix}$ $s_1 = \begin{bmatrix} e_0 & \text{si } e_3 = 1 \\ e_2 & \text{si } e_3 = 0 \end{bmatrix}$ $e_3.e_1$ $e_3.e_0 + \overline{e_3}.e_2$


Ejercicio IV - Shift

Solución:




0000000

Más combinatorios: Multiplexor y Demultiplexor




Las líneas de control c permiten seleccionar una de las entradas e, la que corresponderá a la salida s.




Las líneas de control c permiten seleccionar cual de las salidas s tendrá el valor de e.

Multiplexor y Demultiplexor


• Ejemplo,






0000**0**00

Más combinatorios: Codificador y Decodificador




Cada combinación de las líneas e corresponderá a una sola línea en alto de la salida s.




Una y sólo una línea en alto de e corresponderá a una combinación en la salida s.

Codificador y Decodificador

• Ejemplo,






000000

¡Las compuertas no son instantáneas!

Revisitemos nuestro Shift LR:




Ejercicio:

En el circuito Shift LR anterior, suponiendo (de forma optimista) que todas las compuertas tardan 10ps en poner un resultado válido en sus salidas:


- Dibujar el diagrama de tiempos para cuando todas las entradas cambian simultáneamente de '0' a '1'.
- ¿Cuánto es el mínimo tiempo que se debe esperar para leer un resultado válido de su salida?

Solución: Hagamos un diagrama de tiempos²:



²Y nombremos a las señales que no tienen nombre

Solución: Diagrama de tiempos



000000

Solución: Es interesante notar:

- En un circuito combinatorio el tiempo que tarda la salida en
- En este caso debemos esperar al menos $3 \cdot 10ps = 30ps$ para

Solución: Es interesante notar:

- En un circuito combinatorio el tiempo que tarda la salida en estabilizarse depende de la cantidad de capas de compuertas (latencia)
- En este caso debemos esperar al menos $3 \cdot 10ps = 30ps$ para poder leer la salida.

Solución: Es interesante notar:

- En un circuito combinatorio el tiempo que tarda la salida en estabilizarse depende de la cantidad de capas de compuertas (latencia)
- En este caso debemos esperar al menos $3 \cdot 10ps = 30ps$ para poder leer la salida.

Solución: Es interesante notar:

- En un circuito combinatorio el tiempo que tarda la salida en estabilizarse depende de la cantidad de capas de compuertas (latencia)
- En este caso debemos esperar al menos $3 \cdot 10ps = 30ps$ para poder leer la salida.

¿Cómo enfrentamos este problema? Secuenciales...

Conclusiones

La práctica...

- Con lo visto hoy pueden realizar la parte A de la práctica 2.
- Pueden usar el Logisim para probar sus circuitos.
- O también <u>Logisim evolution</u> (Requiere Java 16 o superior. Para ejecutarlo, teclear en una consola java -jar logisim-evolution-3.8.0-all.jar desde la carpeta donde se encuentra el archivo descargado.)
- El martes 4 de abril tenemos el primer taller de la materia, el cual es obligatorio. Será en los laboratorios del pabellón
 Cero+Infinito (ver cuales en el cronograma, que está en el campus).
- Bibliografía recomendada: The Essentials of Computer
 Organization and Architecture Linda Null Capítulo 3

¡Eso es todo amigos!

¿Preguntas?

