

Práctica 2: Lógica Digital - Combinatorios

Primer Cuatrimestre 2023

Organización del Computador I
DC - UBA

Repaso: Algebra de Boole

Axiomas

Partimos de las siguientes proposiciones (axiomas):

(A1) Existen dos elementos: $X = 1$ si $X \neq 0$ ó $X = 0$ si $X \neq 1$

(A2) Existe el operador negación ($\overline{}$) tal que: Si $X = 1 \Rightarrow \overline{X} = 0$

(A3) $0 \cdot 0 = 0$ $1 + 1 = 1$

(A4) $1 \cdot 1 = 1$ $0 + 0 = 0$

(A5) $0 \cdot 1 = 1 \cdot 0 = 0$ $0 + 1 = 1 + 0 = 1$

Axiomas

Partimos de las siguientes proposiciones (axiomas):

(A1) Existen dos elementos: $X = 1$ si $X \neq 0$ ó $X = 0$ si $X \neq 1$

(A2) Existe el operador negación $\overline{()}$ tal que: Si $X = 1 \Rightarrow \overline{X} = 0$

(A3) $0 \cdot 0 = 0$ $1 + 1 = 1$

(A4) $1 \cdot 1 = 1$ $0 + 0 = 0$

(A5) $0 \cdot 1 = 1 \cdot 0 = 0$ $0 + 1 = 1 + 0 = 1$

Axiomas

Partimos de las siguientes proposiciones (axiomas):

(A1) Existen dos elementos: $X = 1$ si $X \neq 0$ ó $X = 0$ si $X \neq 1$

(A2) Existe el operador negación ($\overline{}$) tal que: Si $X = 1 \Rightarrow \overline{X} = 0$

(A3) $0 \cdot 0 = 0$ $1 + 1 = 1$

(A4) $1 \cdot 1 = 1$ $0 + 0 = 0$

(A5) $0 \cdot 1 = 1 \cdot 0 = 0$ $0 + 1 = 1 + 0 = 1$

Axiomas

Partimos de las siguientes proposiciones (axiomas):

(A1) Existen dos elementos: $X = 1$ si $X \neq 0$ ó $X = 0$ si $X \neq 1$

(A2) Existe el operador negación $\overline{()}$ tal que: Si $X = 1 \Rightarrow \overline{X} = 0$

(A3) $0 \cdot 0 = 0$ $1 + 1 = 1$

(A4) $1 \cdot 1 = 1$ $0 + 0 = 0$

(A5) $0 \cdot 1 = 1 \cdot 0 = 0$ $0 + 1 = 1 + 0 = 1$

Axiomas

Partimos de las siguientes proposiciones (axiomas):

(A1) Existen dos elementos: $X = 1$ si $X \neq 0$ ó $X = 0$ si $X \neq 1$

(A2) Existe el operador negación $(\overline{})$ tal que: Si $X = 1 \Rightarrow \overline{X} = 0$

(A3) $0 \cdot 0 = 0$ $1 + 1 = 1$

(A4) $1 \cdot 1 = 1$ $0 + 0 = 0$

(A5) $0 \cdot 1 = 1 \cdot 0 = 0$ $0 + 1 = 1 + 0 = 1$

Axiomas

Partimos de las siguientes proposiciones (axiomas):

(A1) Existen dos elementos: $X = 1$ si $X \neq 0$ ó $X = 0$ si $X \neq 1$

(A2) Existe el operador negación ($\overline{}$) tal que: Si $X = 1 \Rightarrow \overline{X} = 0$

(A3) $0 \cdot 0 = 0$ $1 + 1 = 1$

(A4) $1 \cdot 1 = 1$ $0 + 0 = 0$

(A5) $0 \cdot 1 = 1 \cdot 0 = 0$ $0 + 1 = 1 + 0 = 1$

Propiedades

De los axiomas anteriores se derivan las siguientes propiedades:

Propiedad	AND	OR
Identidad	$1.A = A$	$0 + A = A$
Nulo	$0.A = 0$	$1 + A = 1$
Idempotencia	$A.A = A$	$A + A = A$
Inverso	$A.\bar{A} = 0$	$A + \bar{A} = 1$
Conmutatividad	$A.B = B.A$	$A + B = B + A$
Asociatividad	$(A.B).C = A.(B.C)$	$(A + B) + C = A + (B + C)$
Distributividad	$A + (B.C) = (A + B).(A + C)$	$A.(B + C) = A.B + A.C$
Absorción	$A.(A + B) = A$	$A + A.B = A$
De Morgan	$\overline{A.B} = \bar{A} + \bar{B}$	$\overline{A + B} = \bar{A}.\bar{B}$

Propiedades

De los axiomas anteriores se derivan las siguientes propiedades:

Propiedad	AND	OR
Identidad	$1.A = A$	$0 + A = A$
Nulo	$0.A = 0$	$1 + A = 1$
Idempotencia	$A.A = A$	$A + A = A$
Inverso	$A.\bar{A} = 0$	$A + \bar{A} = 1$
Conmutatividad	$A.B = B.A$	$A + B = B + A$
Asociatividad	$(A.B).C = A.(B.C)$	$(A + B) + C = A + (B + C)$
Distributividad	$A + (B.C) = (A + B).(A + C)$	$A.(B + C) = A.B + A.C$
Absorción	$A.(A + B) = A$	$A + A.B = A$
De Morgan	$\overline{A.B} = \bar{A} + \bar{B}$	$\overline{A + B} = \bar{A}.\bar{B}$

Tarea: ¡Demostrarlas!

Ejercicio I

Demostrar si la siguiente igualdad entre funciones booleanas es verdadera o falsa:

$$(X + \overline{Y}) = \overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{(Y + Z)}$$

Solución:

Ejercicio I

Demostrar si la siguiente igualdad entre funciones booleanas es verdadera o falsa:

$$(X + \overline{Y}) = \overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{(Y + Z)}$$

Solución:

$$\overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{(Y + Z)} \leftarrow \text{De Morgan}$$

Ejercicio I

Demostrar si la siguiente igualdad entre funciones booleanas es verdadera o falsa:

$$(X + \overline{Y}) = \overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{(Y + Z)}$$

Solución:

$$\overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{(Y + Z)} \leftarrow \text{De Morgan}$$

$$\overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{Y} \cdot \overline{Z} \leftarrow \text{Distributiva}$$

Ejercicio I

Demostrar si la siguiente igualdad entre funciones booleanas es verdadera o falsa:

$$(X + \overline{Y}) = \overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{(Y + Z)}$$

Solución:

$$\overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{(Y + Z)} \leftarrow \text{De Morgan}$$

$$\overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{Y} \cdot \overline{Z} \leftarrow \text{Distributiva}$$

$$\overline{(\overline{X} \cdot Y)} \cdot Z + (X + \overline{Y}) \cdot \overline{Z} \leftarrow \text{De Morgan}$$

Ejercicio I

Demostrar si la siguiente igualdad entre funciones booleanas es verdadera o falsa:

$$(X + \overline{Y}) = \overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{(Y + Z)}$$

Solución:

$$\overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{(Y + Z)} \leftarrow \text{De Morgan}$$

$$\overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{Y} \cdot \overline{Z} \leftarrow \text{Distributiva}$$

$$\overline{(\overline{X} \cdot Y)} \cdot Z + (X + \overline{Y}) \cdot \overline{Z} \leftarrow \text{De Morgan}$$

$$(X + \overline{Y}) \cdot Z + (X + \overline{Y}) \cdot \overline{Z} \leftarrow \text{Distributiva}$$

Ejercicio I

Demostrar si la siguiente igualdad entre funciones booleanas es verdadera o falsa:

$$(X + \overline{Y}) = \overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{(Y + Z)}$$

Solución:

$$\overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{(Y + Z)} \leftarrow \text{De Morgan}$$

$$\overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{Y} \cdot \overline{Z} \leftarrow \text{Distributiva}$$

$$\overline{(\overline{X} \cdot Y)} \cdot Z + (X + \overline{Y}) \cdot \overline{Z} \leftarrow \text{De Morgan}$$

$$(X + \overline{Y}) \cdot Z + (X + \overline{Y}) \cdot \overline{Z} \leftarrow \text{Distributiva}$$

$$(X + \overline{Y}) \cdot (Z + \overline{Z}) \leftarrow \text{Inverso}$$

Ejercicio I

Demostrar si la siguiente igualdad entre funciones booleanas es verdadera o falsa:

$$(X + \overline{Y}) = \overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{(Y + Z)}$$

Solución:

$$\overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{(Y + Z)} \leftarrow \text{De Morgan}$$

$$\overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{Y} \cdot \overline{Z} \leftarrow \text{Distributiva}$$

$$\overline{(\overline{X} \cdot Y)} \cdot Z + (X + \overline{Y}) \cdot \overline{Z} \leftarrow \text{De Morgan}$$

$$(X + \overline{Y}) \cdot Z + (X + \overline{Y}) \cdot \overline{Z} \leftarrow \text{Distributiva}$$

$$(X + \overline{Y}) \cdot (Z + \overline{Z}) \leftarrow \text{Inverso}$$

$$(X + \overline{Y}) \cdot 1 \leftarrow \text{Identidad}$$

Ejercicio I

Demostrar si la siguiente igualdad entre funciones booleanas es verdadera o falsa:

$$(X + \overline{Y}) = \overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{(Y + Z)}$$

Solución:

$$\overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{(Y + Z)} \leftarrow \text{De Morgan}$$

$$\overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{Y} \cdot \overline{Z} \leftarrow \text{Distributiva}$$

$$\overline{(\overline{X} \cdot Y)} \cdot Z + (X + \overline{Y}) \cdot \overline{Z} \leftarrow \text{De Morgan}$$

$$(X + \overline{Y}) \cdot Z + (X + \overline{Y}) \cdot \overline{Z} \leftarrow \text{Distributiva}$$

$$(X + \overline{Y}) \cdot (Z + \overline{Z}) \leftarrow \text{Inverso}$$

$$(X + \overline{Y}) \cdot 1 \leftarrow \text{Identidad}$$

$$X + \overline{Y} \text{ lqgd.}$$

Notación

En el lenguaje coloquial vamos a llamar a las operaciones indistintamente de la siguiente forma:

$$A + B \equiv A \text{ OR } B$$

$$AB \equiv A.B \equiv A \text{ AND } B$$

$$\bar{A} \equiv \text{NOT } A$$

Notación

En el lenguaje coloquial vamos a llamar a las operaciones indistintamente de la siguiente forma:

$$A + B \equiv A \text{ OR } B$$

$$AB \equiv A.B \equiv A \text{ AND } B$$

$$\bar{A} \equiv \text{NOT } A$$

Notación

En el lenguaje coloquial vamos a llamar a las operaciones indistintamente de la siguiente forma:

$$A + B \equiv A \text{ OR } B$$

$$AB \equiv A.B \equiv A \text{ AND } B$$


$$\bar{A} \equiv \text{NOT } A$$

Compuertas, señales y tablas de verdad

Compuertas

Son modelos idealizados de dispositivos electrónicos o de computo, que realizan operaciones booleanas.

Las podemos representar gráficamente:




O describir mediante lenguaje, por ejemplo en VHDL:

```
o <= a and b;
```

Compuertas

Son modelos idealizados de dispositivos electrónicos o de computo, que realizan operaciones booleanas.

Las podemos representar gráficamente:



O describir mediante lenguaje, por ejemplo en VHDL:

```
o <= a and b;
```


Tablas de verdad

Son representaciones que nos permiten observar todas las salidas para todas las combinaciones de entradas¹.

Por ejemplo, la función del ejercicio ($F = X + \overline{Y}$) se representa:

X	Y	F
0	0	
0	1	
1	0	
1	1	

¹ Como resulta esperable, esta representación puede volverse muy compleja cuando el número de variables y salidas crece.

Tablas de verdad

Son representaciones que nos permiten observar todas las salidas para todas las combinaciones de entradas¹.

Por ejemplo, la función del ejercicio ($F = X + \overline{Y}$) se representa:

X	Y	F
0	0	1
0	1	
1	0	
1	1	

¹ Como resulta esperable, esta representación puede volverse muy compleja cuando el número de variables y salidas crece.

Tablas de verdad

Son representaciones que nos permiten observar todas las salidas para todas las combinaciones de entradas¹.

Por ejemplo, la función del ejercicio ($F = X + \overline{Y}$) se representa:

X	Y	F
0	0	1
0	1	0
1	0	
1	1	

¹ Como resulta esperable, esta representación puede volverse muy compleja cuando el número de variables y salidas crece.

Tablas de verdad

Son representaciones que nos permiten observar todas las salidas para todas las combinaciones de entradas¹.

Por ejemplo, la función del ejercicio ($F = X + \overline{Y}$) se representa:

X	Y	F
0	0	1
0	1	0
1	0	1
1	1	

¹ Como resulta esperable, esta representación puede volverse muy compleja cuando el número de variables y salidas crece.

Tablas de verdad

Son representaciones que nos permiten observar todas las salidas para todas las combinaciones de entradas¹.

Por ejemplo, la función del ejercicio ($F = X + \overline{Y}$) se representa:

X	Y	F
0	0	1
0	1	0
1	0	1
1	1	1

¹ Como resulta esperable, esta representación puede volverse muy compleja cuando el número de variables y salidas crece.

Compuertas - NOT

Gráficamente:




Tabla de verdad:

A	NOT A
0	1
1	0

En VHDL:

```
o <= not a;
```

Compuertas - AND

Gráficamente:



Tabla de verdad:

A	B	A AND B
0	0	0
0	1	0
1	0	0
1	1	1

En VHDL:

```
o <= a and b;
```

Compuertas - OR

Gráficamente:



Tabla de verdad:

A	B	A OR B
0	0	0
0	1	1
1	0	1
1	1	1

En VHDL:

```
o <= a or b;
```


Compuertas - XOR u OR-EXCLUSIVA

Gráficamente:



Tabla de verdad:


A	B	A XOR B
0	0	0
0	1	1
1	0	1
1	1	0

En VHDL:

```
o <= a xor b;
```

Entradas y salidas - Categorización

Desde el museo: ALU 74181



Conceptos importantes

- **Abstracción:**

Un modelo del comportamiento del sistema.

- **Encapsulamiento:**

Crear un contenedor o capsula con una o varios componentes.

Una partición del sistema.

- **Ocultamiento de la información:**

Una vista del sistema.

Conceptos importantes

- **Abstracción:**

Un modelo del comportamiento del sistema.

- **Encapsulamiento:**

Crear un contenedor o capsula con una o varios componentes.

Una partición del sistema.

- **Ocultamiento de la información:**

Una vista del sistema.

Conceptos importantes

- **Abstracción:**

Un modelo del comportamiento del sistema.

- **Encapsulamiento:**

Crear un contenedor o capsula con una o varios componentes.

Una partición del sistema.

- **Ocultamiento de la información:**

Una vista del sistema.

Conceptos importantes

- **Abstracción:**

Un modelo del comportamiento del sistema.

- **Encapsulamiento:**

Crear un contenedor o capsula con una o varios componentes.

Una partición del sistema.


- **Ocultamiento de la información:**

Una vista del sistema.

¡Son conceptos **diferentes**, pero muy **relacionados**!

ALU revisitada

Aplicando lo anterior, podemos trabajar con la ALU viéndola de la siguiente manera:



Entradas/Salidas

Establecen el sentido de la información:

En la ALU anterior se representan con las flechas...

En VHDL:

```
entity sumador_simple is
port(a: in std_logic; b:in std_logic;
      s: out std_logic);
end entity;
```

El mismo concepto se aplica al SW:

```
bool sumador_simple(bool a; bool b);
```

Entradas/Salidas

Establecen el sentido de la información:

En la ALU anterior se representan con las flechas...

En VHDL:

```
entity sumador_simple is  
port(a: in std_logic; b:in std_logic;  
      s: out std_logic);  
end entity;
```

El mismo concepto se aplica al SW:

```
bool sumador_simple(bool a; bool b);
```

Entradas/Salidas

Establecen el sentido de la información:

En la ALU anterior se representan con las flechas...

En VHDL:


```
entity sumador_simple is  
port(a: in std_logic; b:in std_logic;  
      s: out std_logic);  
end entity;
```

El mismo concepto se aplica al SW:

```
bool sumador_simple(bool a; bool b);
```


Entradas/Salidas: Tipos

En la ALU, ¿son funcionalmente todas iguales las entradas y salidas?



Entradas/Salidas: Tipos

En la ALU, ¿son funcionalmente todas iguales las entradas y salidas?




NO

Datos vs. Control

Diseño jerárquico

El micro **Orga1Small**:



Circuitos básicos

Ejercicio 1 - Inversor de 3 bits

Armar un circuito que invierta o no tres entradas de acuerdo al valor de una entrada adicional que actúa como control. En otras palabras, un inversor de k -bits es un circuito de $k + 1$ entradas (e_k, \dots, e_0) y k salidas (s_{k-1}, \dots, s_0) que funciona del siguiente modo:

- Si $e_k = 1$, entonces $s_i = \overline{e_i} \quad \forall i < k$
- Si $e_k = 0$, entonces $s_i = e_i \quad \forall i < k$

Ejemplo:

$$\text{inversor}(1,011)=100$$

Ejercicio 1 - Inversor de 3 bits

Armar un circuito que invierta o no tres entradas de acuerdo al valor de una entrada adicional que actúa como control. En otras palabras, un inversor de k -bits es un circuito de $k + 1$ entradas (e_k, \dots, e_0) y k salidas (s_{k-1}, \dots, s_0) que funciona del siguiente modo:

- Si $e_k = 1$, entonces $s_i = \overline{e_i} \quad \forall i < k$
- Si $e_k = 0$, entonces $s_i = e_i \quad \forall i < k$

Ejemplo:

$$\text{inversor}(1,011)=100 \quad \text{inversor}(0,011)=011$$

Ejercicio I - Inversor de 3 bits

Armar un circuito que invierta o no tres entradas de acuerdo al valor de una entrada adicional que actúa como control. En otras palabras, un inversor de k -bits es un circuito de $k + 1$ entradas (e_k, \dots, e_0) y k salidas (s_{k-1}, \dots, s_0) que funciona del siguiente modo:

- Si $e_k = 1$, entonces $s_i = \overline{e_i} \quad \forall i < k$
- Si $e_k = 0$, entonces $s_i = e_i \quad \forall i < k$

Ejemplo:

$\text{inversor}(1,011)=100$ $\text{inversor}(0,011)=011$

$\text{inversor}(1,100)=011$

Ejercicio 1 - Inversor de 3 bits

Armar un circuito que invierta o no tres entradas de acuerdo al valor de una entrada adicional que actúa como control. En otras palabras, un inversor de k -bits es un circuito de $k + 1$ entradas (e_k, \dots, e_0) y k salidas (s_{k-1}, \dots, s_0) que funciona del siguiente modo:

- Si $e_k = 1$, entonces $s_i = \overline{e_i} \quad \forall i < k$
- Si $e_k = 0$, entonces $s_i = e_i \quad \forall i < k$

Ejemplo:

$\text{inversor}(1,011)=100$ $\text{inversor}(0,011)=011$

$\text{inversor}(1,100)=011$ $\text{inversor}(1,101)=010$

Ejercicio I - Inversor de 3 bits

¡Divide y conquista! Primero, con un bit...

ei	ek	si
0	0	0
0	1	1
1	0	1
1	1	0

Ejercicio 1 - Inversor de 3 bits

¡Divide y conquista! Primero, con un bit...

ei	ek	si
0	0	0
0	1	1
1	0	1
1	1	0

Como suma de productos,

$$(\overline{ei} \cdot ek) + (ei \cdot \overline{ek})$$

Ejercicio I - Inversor de 3 bits

¡Divide y conquista! Primero, con un bit...

ei	ek	si
0	0	0
0	1	1
1	0	1
1	1	0

Como suma de productos,

$$(\overline{ei} \cdot ek) + (ei \cdot \overline{ek})$$

¡Oh! casualidad, es una XOR (\oplus)

$$(\overline{A} \cdot B) + (A \cdot \overline{B}) = A \oplus B$$

Ejercicio 1 - Inversor de 3 bits

¡Divide y conquista! Primero, con un bit...

ei	ek	si
0	0	0
0	1	1
1	0	1
1	1	0

Extendiendo a 3 bits..

Como suma de productos,

$$(\overline{ei} \cdot ek) + (ei \cdot \overline{ek})$$

¡Oh! casualidad, es una XOR (\oplus)

$$(\overline{A} \cdot B) + (A \cdot \overline{B}) = A \oplus B$$

Ejercicio 1 - Inversor de 3 bits

¡Divide y conquista! Primero, con un bit...

e_i	e_k	s_i
0	0	0
0	1	1
1	0	1
1	1	0

Como suma de productos,


$$(\overline{e_i} \cdot e_k) + (e_i \cdot \overline{e_k})$$

¡Oh! casualidad, es una XOR (\oplus)

$$(\overline{A} \cdot B) + (A \cdot \overline{B}) = A \oplus B$$

Extendiendo a 3 bits..

Solucion con XOR:



Ejercicio II - Sumador Simple

Armar un **sumador de 1 bit**. Tiene que tener dos entradas de un bit y dos salidas, una para el resultado y otra para indicar si hubo o no acarreo.

Ejercicio II - Sumador Simple

Armar un **sumador de 1 bit**. Tiene que tener dos entradas de un bit y dos salidas, una para el resultado y otra para indicar si hubo o no acarreo.

Solución:

Ejercicio II - Sumador Simple

Armar un **sumador de 1 bit**. Tiene que tener dos entradas de un bit y dos salidas, una para el resultado y otra para indicar si hubo o no acarreo.

Solución:


A	B	Sum	carry
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Ejercicio II - Sumador Simple

Armar un **sumador de 1 bit**. Tiene que tener dos entradas de un bit y dos salidas, una para el resultado y otra para indicar si hubo o no acarreo.

Solución:

A	B	Sum	carry
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1



Ejercicio III - Sumador Completo

Teniendo dos sumadores simples (de 1 bit) y sólo una compuerta a elección, arme un **sumador completo**. El mismo tiene 2 entradas de 1 bit y una tercer entrada interpretada como C_{In} , tiene como salida C_{Out} y S. **Solución:**

Ejercicio III - Sumador Completo

Teniendo dos sumadores simples (de 1 bit) y sólo una compuerta a elección, arme un **sumador completo**. El mismo tiene 2 entradas de 1 bit y una tercer entrada interpretada como C_{In} , tiene como salida C_{Out} y S. **Solución:**

Ejercicio III - Sumador Completo


Teniendo dos sumadores simples (de 1 bit) y sólo una compuerta a elección, arme un **sumador completo**. El mismo tiene 2 entradas de 1 bit y una tercer entrada interpretada como C_{In} , tiene como salida C_{Out} y S. **Solución:**

C_{in}	A	B	S	C_{out}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Ejercicio III - Sumador Completo

Teniendo dos sumadores simples (de 1 bit) y sólo una compuerta a elección, arme un **sumador completo**. El mismo tiene 2 entradas de 1 bit y una tercer entrada interpretada como C_{In} , tiene como salida C_{Out} y S. **Solución:**

C_{in}	A	B	S	C_{out}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1



Ejercicio IV - Sumador Completo de 3 bits

Armar un sumador completo de 3 bits.

Ejercicio IV - Sumador Completo de 3 bits

Armar un sumador completo de 3 bits.

Solución:

Ejercicio IV - Sumador Completo de 3 bits

Armar un sumador completo de 3 bits.

Solución:

¡Tarea!

Ejercicio IV - Shift

Armar un circuito de 3 *bits*. Este deberá mover a izquierda o a derecha los bits de entrada de acuerdo al valor de una entrada extra que actúa como control. En otras palabras, un shift *izq-der* de k -bits es un circuito de $k + 1$ entradas (e_k, \dots, e_0) y k salidas (s_{k-1}, \dots, s_0) que funciona del siguiente modo:

- Si $e_k = 1$, entonces $s_i = e_{i-1}$ para todo $0 < i < k$ y $s_0 = 0$
- Si $e_k = 0$, entonces $s_i = e_{i+1}$ para todo $0 \leq i < k - 1$ y $s_{k-1} = 0$

Ejemplos:

Ejercicio IV - Shift

Armar un circuito de 3 *bits*. Este deberá mover a izquierda o a derecha los bits de entrada de acuerdo al valor de una entrada extra que actúa como control. En otras palabras, un shift *izq-der* de k -bits es un circuito de $k + 1$ entradas (e_k, \dots, e_0) y k salidas (s_{k-1}, \dots, s_0) que funciona del siguiente modo:

- Si $e_k = 1$, entonces $s_i = e_{i-1}$ para todo $0 < i < k$ y $s_0 = 0$
- Si $e_k = 0$, entonces $s_i = e_{i+1}$ para todo $0 \leq i < k - 1$ y $s_{k-1} = 0$

Ejemplos:

$$\text{shift_lr}(1, 011) = 110$$

Ejercicio IV - Shift

Armar un circuito de 3 *bits*. Este deberá mover a izquierda o a derecha los bits de entrada de acuerdo al valor de una entrada extra que actúa como control. En otras palabras, un shift *izq-der* de k -bits es un circuito de $k + 1$ entradas (e_k, \dots, e_0) y k salidas (s_{k-1}, \dots, s_0) que funciona del siguiente modo:

- Si $e_k = 1$, entonces $s_i = e_{i-1}$ para todo $0 < i < k$ y $s_0 = 0$
- Si $e_k = 0$, entonces $s_i = e_{i+1}$ para todo $0 \leq i < k - 1$ y $s_{k-1} = 0$

Ejemplos:

$$\text{shift_lr}(1,011) = 110 \quad \text{shift_lr}(0,011) = 001$$

Ejercicio IV - Shift

Armar un circuito de 3 *bits*. Este deberá mover a izquierda o a derecha los bits de entrada de acuerdo al valor de una entrada extra que actúa como control. En otras palabras, un shift *izq-der* de k -bits es un circuito de $k + 1$ entradas (e_k, \dots, e_0) y k salidas (s_{k-1}, \dots, s_0) que funciona del siguiente modo:

- Si $e_k = 1$, entonces $s_i = e_{i-1}$ para todo $0 < i < k$ y $s_0 = 0$
- Si $e_k = 0$, entonces $s_i = e_{i+1}$ para todo $0 \leq i < k - 1$ y $s_{k-1} = 0$

Ejemplos:

$$\text{shift_lr}(1,011) = 110 \quad \text{shift_lr}(0,011) = 001$$

$$\text{shift_lr}(1,100) = 000$$

Ejercicio IV - Shift

Armar un circuito de 3 *bits*. Este deberá mover a izquierda o a derecha los bits de entrada de acuerdo al valor de una entrada extra que actúa como control. En otras palabras, un shift *izq-der* de k -bits es un circuito de $k + 1$ entradas (e_k, \dots, e_0) y k salidas (s_{k-1}, \dots, s_0) que funciona del siguiente modo:

- Si $e_k = 1$, entonces $s_i = e_{i-1}$ para todo $0 < i < k$ y $s_0 = 0$
- Si $e_k = 0$, entonces $s_i = e_{i+1}$ para todo $0 \leq i < k - 1$ y $s_{k-1} = 0$

Ejemplos:

$$\text{shift_lr}(1,011) = 110 \quad \text{shift_lr}(0,011) = 001$$

$$\text{shift_lr}(1,100) = 000 \quad \text{shift_lr}(1,101) = 010$$

Ejercicio IV - Shift

- Si $e_k = 1$, entonces $s_i = e_{i-1}$ para todo $0 < i < k$ y $s_0 = 0$
- Si $e_k = 0$, entonces $s_i = e_{i+1}$ para todo $0 \leq i < k - 1$ y $s_{k-1} = 0$

Solución:

Ejercicio IV - Shift

- Si $e_k = 1$, entonces $s_i = e_{i-1}$ para todo $0 < i < k$ y $s_0 = 0$
- Si $e_k = 0$, entonces $s_i = e_{i+1}$ para todo $0 \leq i < k - 1$ y $s_{k-1} = 0$

Solución:

$$s_2 = \begin{bmatrix} 0 & \text{si } e_3 = 0 \\ e_1 & \text{si } e_3 = 1 \end{bmatrix}$$

Ejercicio IV - Shift

- Si $e_k = 1$, entonces $s_i = e_{i-1}$ para todo $0 < i < k$ y $s_0 = 0$
- Si $e_k = 0$, entonces $s_i = e_{i+1}$ para todo $0 \leq i < k - 1$ y $s_{k-1} = 0$

Solución:

$$s_2 = \begin{bmatrix} 0 & \text{si } e_3 = 0 \\ e_1 & \text{si } e_3 = 1 \end{bmatrix}$$

$$e_3 \cdot e_1$$

Ejercicio IV - Shift

- Si $e_k = 1$, entonces $s_i = e_{i-1}$ para todo $0 < i < k$ y $s_0 = 0$
- Si $e_k = 0$, entonces $s_i = e_{i+1}$ para todo $0 \leq i < k - 1$ y $s_{k-1} = 0$

Solución:

$$s_2 = \begin{bmatrix} 0 & \text{si } e_3 = 0 \\ e_1 & \text{si } e_3 = 1 \end{bmatrix} \quad s_0 = \begin{bmatrix} 0 & \text{si } e_3 = 1 \\ e_1 & \text{si } e_3 = 0 \end{bmatrix}$$

$$e_3 \cdot e_1$$

Ejercicio IV - Shift

- Si $e_k = 1$, entonces $s_i = e_{i-1}$ para todo $0 < i < k$ y $s_0 = 0$
- Si $e_k = 0$, entonces $s_i = e_{i+1}$ para todo $0 \leq i < k - 1$ y $s_{k-1} = 0$

Solución:

$$s_2 = \begin{bmatrix} 0 & \text{si } e_3 = 0 \\ e_1 & \text{si } e_3 = 1 \end{bmatrix} \quad s_0 = \begin{bmatrix} 0 & \text{si } e_3 = 1 \\ e_1 & \text{si } e_3 = 0 \end{bmatrix}$$

$$e_3 \cdot e_1$$

$$\overline{e_3} \cdot e_1$$

Ejercicio IV - Shift

- Si $e_k = 1$, entonces $s_i = e_{i-1}$ para todo $0 < i < k$ y $s_0 = 0$
- Si $e_k = 0$, entonces $s_i = e_{i+1}$ para todo $0 \leq i < k - 1$ y $s_{k-1} = 0$

Solución:

$$s_2 = \begin{bmatrix} 0 & \text{si } e_3 = 0 \\ e_1 & \text{si } e_3 = 1 \end{bmatrix} \quad s_0 = \begin{bmatrix} 0 & \text{si } e_3 = 1 \\ e_1 & \text{si } e_3 = 0 \end{bmatrix} \quad s_1 = \begin{bmatrix} e_0 & \text{si } e_3 = 1 \\ e_2 & \text{si } e_3 = 0 \end{bmatrix}$$

$$e_3 \cdot e_1$$

$$\overline{e_3} \cdot e_1$$

Ejercicio IV - Shift

- Si $e_k = 1$, entonces $s_i = e_{i-1}$ para todo $0 < i < k$ y $s_0 = 0$
- Si $e_k = 0$, entonces $s_i = e_{i+1}$ para todo $0 \leq i < k - 1$ y $s_{k-1} = 0$

Solución:

$$s_2 = \begin{bmatrix} 0 & \text{si } e_3 = 0 \\ e_1 & \text{si } e_3 = 1 \end{bmatrix} \quad s_0 = \begin{bmatrix} 0 & \text{si } e_3 = 1 \\ e_1 & \text{si } e_3 = 0 \end{bmatrix} \quad s_1 = \begin{bmatrix} e_0 & \text{si } e_3 = 1 \\ e_2 & \text{si } e_3 = 0 \end{bmatrix}$$


$$e_3 \cdot e_1$$

$$\overline{e_3} \cdot e_1$$


$$e_3 \cdot e_0 + \overline{e_3} \cdot e_2$$

Ejercicio IV - Shift


Solución:



Más combinatorios: Multiplexor y Demultiplexor





Las líneas de control c permiten seleccionar una de las entradas e , la que corresponderá a la salida s .




Las líneas de control c permiten seleccionar cual de las salidas s tendrá el valor de e .

Multiplexor y Demultiplexor


- Ejemplo,



Más combinatorios: Codificador y Decodificador





Cada combinación de las líneas e corresponderá a una sola línea en alto de la salida s .



Una y sólo una línea en alto de e corresponderá a una combinación en la salida s .

Codificador y Decodificador

- Ejemplo,




Timing

Timing

¡Las compuertas no son instantáneas!

Revisitemos nuestro Shift LR:



Timing



Ejercicio:

En el circuito Shift LR anterior, suponiendo (de forma optimista) que todas las compuertas tardan 10ps en poner un resultado válido en sus salidas:

- Dibujar el diagrama de tiempos para cuando todas las entradas cambian simultáneamente de '0' a '1'.
- ¿Cuánto es el mínimo tiempo que se debe esperar para leer un resultado válido de su salida?

Timing

Solución: Diagrama de tiempos



Timing

Solución: Es interesante notar:

- En un circuito combinatorio el tiempo que tarda la salida en estabilizarse depende de la cantidad de *capas* de compuertas (*latencia*)
- En este caso debemos esperar al menos $3 \cdot 10ps = 30ps$ para poder leer la salida.

Timing

Solución: Es interesante notar:

- En un circuito combinatorio el tiempo que tarda la salida en estabilizarse depende de la cantidad de *capas* de compuertas (*latencia*)
- En este caso debemos esperar al menos $3 \cdot 10ps = 30ps$ para poder leer la salida.

Timing

Solución: Es interesante notar:

- En un circuito combinatorio el tiempo que tarda la salida en estabilizarse depende de la cantidad de *capas* de compuertas (*latencia*)
- En este caso debemos esperar al menos $3 \cdot 10ps = 30ps$ para poder leer la salida.

Timing

Solución: Es interesante notar:

- En un circuito combinatorio el tiempo que tarda la salida en estabilizarse depende de la cantidad de *capas* de compuertas (*latencia*)
- En este caso debemos esperar al menos $3 \cdot 10ps = 30ps$ para poder leer la salida.

¿Cómo enfrentamos este problema?

Secuenciales...

Conclusiones

La práctica...

- Con lo visto hoy pueden realizar la **parte A de la práctica 2**.
- Pueden usar el [Logisim](#) para probar sus circuitos.
- O también [Logisim evolution](#) (Requiere Java 16 o superior.
Para ejecutarlo, teclear en una consola java -jar
logisim-evolution-3.8.0-all.jar desde la carpeta
donde se encuentra el archivo descargado.)
- El **martes 4 de abril** tenemos el **primer taller** de la materia,
el cual es **obligatorio**. Será en los laboratorios del pabellón
Cero+Infinito (ver cuales en el [cronograma](#), que está en el
campus).
- Bibliografía recomendada: *The Essentials of Computer
Organization and Architecture - Linda Null - Capítulo 3*

¡Eso es todo amigos!

¿Preguntas?

