

Proiect 8 bit – ALU cu 4 operații

Autori:

Vintan Iulia – Grupa 3.2 C

Simion Vlad – Grupa 2.2 C

Profesor coordonator:

Bozdog Alexandru

An universitar 2024–2025

Cuprins

Prezentare generala a proiectului si obiective	3
Componente Hardware	5
Shifting Registers	5
<i>Functionalitati Operanzi:</i>	<i>5</i>
<i>Design</i>	<i>6</i>
<i>Implementare in Verilog</i>	<i>7</i>
Parallel Adder	8
<i>Design</i>	<i>8</i>
<i>Implementare in Verilog</i>	<i>9</i>
Control Unit.....	10
<i>Design</i>	<i>11</i>
<i>Implementare in Verilog</i>	<i>12</i>
Design-ul complet ALU	14
<i>Simularea magistralelor</i>	<i>14</i>
<i>Implementare in Verilog</i>	<i>15</i>
Testare si forme de unda	17
Adunare	17
Scadere	18
Inmultire	19
Impartire.....	20
Concluzie.....	21

Prezentare generala a proiectului si obiective

Proiectul are ca scop dezvoltarea unei unități aritmetico-logice (ALU) capabile să efectueze patru operații fundamentale: adunare, scădere, înmulțire și împărțire. Proiectul este implementat în Verilog HDL și simulat utilizând un testbench dedicat. Scopul este dezvoltarea unui design modular hardware, utilizarea semnalelor de control și verificarea funcționării corecte a unitatii aritmetico-logice.

Arhitectura hardware este construită în jurul unei ordinograme care descrie pașii necesari pentru realizarea fiecărei operații (adunare, scădere, înmulțire, împărțire). În cadrul acesteia sunt evidențiate atât succesiunea operațiilor, cât și semnalele de control asociate, necesare pentru activarea diferitelor funcționalități precum: adunare, deplasare de biți (shiftare), încărcarea valorilor de pe magistrale în registre, și altele. (*fig 1.1*)

Structura ordinogramei asigură o execuție secvențială corectă a operațiilor și oferă o viziune clară asupra modului în care resursele hardware sunt coordonate prin semnale de control.

Unitatea aritmetico-logica implementeaza urmatoarele operatii:

- Adunarea
- Scaderea
- Inmultirea – pentru care ne-am folosit de algoritmul **Booth Radix 2**
- Impartirea – pentru care ne-am folosit de algoritmul **Restoring Division**

În ceea ce privește Unitatea de Control am ales să implementăm un sequence counter pentru a avansa prin stările de control. Această abordare este mai eficientă din punct de vedere al resurselor hardware, cum ar fi flip-flopurile. Această soluție permite astfel un design mai compact și mai eficient din punct de vedere al consumului de energie și al utilizării resurselor, aspecte esențiale pentru performanța globală a sistemului.




fig 1.1

Componente Hardware

Shifting Registers

Pentru implementarea corectă a operațiilor de înmulțire și împărțire în cadrul ALU-ului, am folosit registre cu funcționalitate de shiftare *bidirecțională* pentru stocarea valorilor lui A și Q. Aceste registre au fost proiectate pentru a permite atât deplasarea valorilor la stânga pentru împărțire, cât și la dreapta pentru înmulțire, însă operația de shiftare se realizează doar în cadrul algoritmilor specifici menționați. Astfel, în timpul înmulțirii sau împărțirii, registrele A și Q sunt deplasate corespunzător pentru a executa pașii algoritmici necesari, în timp ce în restul operațiilor, valorile stocate sunt menținute constante. În schimb, pentru M, am folosit un registru simplu care nu dispune de facilitatea de shiftare, deoarece valoarea acestuia rămâne constantă pe durata întregului proces de împărțire, fără a necesita modificări.

Funcționalități Operanți:

Adunare

- Termeni suma: **A**, **M** (8 biti fiecare)
- Rezultat: **A** (8 biti)

Scadere

- Descazut: **A** (8 biti fiecare)
- Scazator: **M** (8 biti)
- Rezultat: **A** (8 biti)

Inmulțire

- Factori: **Q**, **M** (8 biti fiecare)
- Rezultat: **A.Q** (16 biti)

Impartire

- Deimpartit: **A.Q** (16 biti)
- Impartitor: **M** (8 biti)
- Cat: **Q** (8 biti)
- Rest: **A** (8 biti)

Design




fig 2.1

Pentru implementarea shifting registerului folosit pentru stocarea fiecărui bit al operandului, am utilizat JK flip-flops asincrone, fiecare având rolul de a stoca un bit individual al operandului. Aceste flip-flops sunt controlate de trei semnale principale: LD (load), SL (shift left) și SR (shift right). Semnalul LD permite încărcarea valorii în registru fără a efectua operația de shift, în timp ce semnalele SL și SR controlează direcția de deplasare a valorii, respectiv la stânga și la dreapta.

Registru este alimentat cu următoarele inputuri:

- IN: valoarea de 8 biți care este încărcată în registru atunci când semnalul LD este activ.
- IN_SL: bitul care intră în registru atunci când se face shift left (deplasare la stânga).
- IN_SR: bitul care intră în registru atunci când se face shift right (deplasare la dreapta).

Ieșirile sunt:

- O: ieșirea principală a registrului pe 8 biți.
- O_SR: bitul ieșit din registru la efectuarea unui shift right.
- O_SL: bitul ieșit din registru la efectuarea unui shift left.

În figura *fig. 2.1* este ilustrat designul complet al shifting registerului pe 8 biți, iar în figura *fig. 2.2* sunt evidențiate semnalele și inputurile, cu un zoom pe 3 biți pentru a clarifica conexiunile și modul de operare.




fig 2.2

Implementare in Verilog

Modulul în Verilog pentru shifting register este descris în detaliu mai jos.

```

441 module snt2 (
442     input CLK,
443     input SR,
444     input SL,
445     input IN_SR,
446     input IN_SL,
447     input [7:0] IN,
448     input LD,
449     output O_sr,
450     output O_sl,
451     output [7:0] O
452 );
453 wire [7:0] q;
454 wire [7:0] j;
455 wire [7:0] k;
456 wire [7:0] left_in;
457 wire [7:0] right_in;
458
459 // intrari shift left
460 assign left_in[0] = IN_SL;
461 assign left_in[1] = q[0];
462 assign left_in[2] = q[1];
463 assign left_in[3] = q[2];
464 assign left_in[4] = q[3];
465 assign left_in[5] = q[4];
466 assign left_in[6] = q[5];
467 assign left_in[7] = q[6];
468
469 // intrari shift right
470 assign right_in[0] = q[1];
471 assign right_in[1] = q[2];
472 assign right_in[2] = q[3];
473 assign right_in[3] = q[4];
474 assign right_in[4] = q[5];
475 assign right_in[5] = q[6];
476 assign right_in[6] = q[7];
477 assign right_in[7] = IN_SR;

```

```

479 genvar i;
480 generate
481     for (i = 0; i < 8; i = i + 1) begin : v_shft
482         wire sr_part, sl_part, ld_part;
483
484         assign sr_part = SR & right_in[i];
485         assign sl_part = SL & left_in[i];
486         assign ld_part = LD & IN[i];
487         assign j[i] = sr_part | sl_part | ld_part;
488         assign k[i] = ~j[i];
489
490         JK_FF #(.Default(0)) FF (
491             .J(j[i]),
492             .K(k[i]),
493             .C(CLK),
494             .Q(q[i])
495         );
496     end
497 endgenerate
498
499 assign O = q;
500 assign O_sr = q[0];
501 assign O_sl = q[7];
502 endmodule

```

Parallel Adder

Sumatorul paralel joacă un rol esențial în implementarea tuturor celor 4 operații realizate de ALU.

Adunare: realizeaza operatia, rezultatul fiind stocat in registrul A

Scădere: la fel ca la adunare, insa operandul M este negat folosind un EXOR wordgate

Înmulțire: utilizat pentru adunarea și scăderea intermediară a valorilor în funcție de $Q[0]$ și $Q[-1]$, conform pașilor algoritmului Booth Radix 2

Împărțire: folosit pentru a efectua scăderile succesive între valoarea A și M. Dacă rezultatul scăderii este negativ (indicând faptul că valoarea A este mai mică decât M), se aplică operația de restore asupra lui A (restituirea valorii anterioare a lui A)

De fiecare dată când se efectuează o operație de adunare, scădere sau restore, rezultatul este stocat în registrul A, actualizând valoarea acestuia pentru a fi folosit în următorul pas al calculului.

Sumatorul utilizat este un RCA (Ripple Carry Adder, *fig 2.4*) compus din 8 FAC-uri (Full Adder Cell, *fig 2.3*).

Design




fig 2.3

Pentru implementarea Ripple Carry Adder-ului am inserat 8 FAC-uri conectând la fiecare c_{in} c_{out} -ul de la FAC-ul precedent după cum se poate vedea în design (*fig 2.3*) precum și în codul Verilog.




Fig 2.4

Implementare in Verilog

Modulele în Verilog pentru FAC si RCA sunt descrise în detaliu mai jos.

```

202 module FAC (
203     input X,
204     input Y,
205     input C_in,
206     output Cout,
207     output Z
208 );
209     assign Z = ((X ^ Y) ^ C_in);
210     assign Cout = ((X & Y) | (X & C_in) | (Y & C_in));
211 endmodule

```

Pentru reprezentarea in cod a modulului RCA am folosit un vector de instante ale modulului FAC.

```

213 module RCA8 (
214     input c_in,
215     input [7:0] Y,
216     input [7:0] X,
217     output c_out,
218     output [7:0] Z
219 );
220 wire [6:0] carry;
221
222 genvar i;
223 generate
224     for (i = 0; i < 8; i = i + 1) begin : v
225         if (i == 0) begin
226             FAC FAC_i (
227                 .X(X[i]),
228                 .Y(Y[i]),
229                 .C_in(c_in),
230                 .Cout(carry[i]),
231                 .Z(Z[i])
232             );
233         end else if (i == 7) begin
234             FAC FAC_i (
235                 .X(X[i]),
236                 .Y(Y[i]),
237                 .C_in(carry[i-1]),
238                 .Cout(c_out),
239                 .Z(Z[i])
240             );
241         end else begin
242             FAC FAC_i (
243                 .X(X[i]),
244                 .Y(Y[i]),
245                 .C_in(carry[i-1]),
246                 .Cout(carry[i]),
247                 .Z(Z[i])
248             );
249         end
250     end
251 endgenerate
252 endmodule

```

Control Unit

Unitatea de Control este utilizată pentru a genera semnalele necesare controlului operațiilor ALU, în funcție de operația selectată. Controlul stărilor se realizează secvențial, în fiecare ciclu de clock, contorul avansează la următoarea stare, activând semnalele corespunzătoare pentru operația dorită.

- 00 – adunare
- 01 – scadere
- 10 – înmulțire
- 11 – împărțire

În cadrul Unității de control avem 13 semnale de control ca ieșiri, fiecare activând o altă funcționalitate. Ordinea și logica utilizării acestora se poate urmări mai clar pe ordinograma (fig 1.1).

- c0 – incarca de pe inbus valoarea lui A
- c0' – incarca in A valoarea 0 (inmultire)
- c1 – incarca de pe inbus valoarea lui Q si il seteaza pe Q[-1] pe 0 (inmultire)
- c2 – incarca de pe inbus valoarea lui M si initializeaza counterul cu 0 (inmultire si impartire)
- c3 - suma
- c4 – neaga valoarea lui M, folosit in acelasi timp cu c3 pentru scadere
- c5 – $Q[0]=\sim A[7]$ (impartire)
- c6 – incrementeaza count-ul
- cL – shifteaza registrii A si Q la stanga
- cR - shifteaza registrii A si Q la dreapta
- c7 – incarca A pe outbus
- c7_5 – $Q[0]=0$ (inmultire)
- c8 – incarca Q pe outbus

Design

Sequence counter-ul este proiectat să gestioneze 6 faze distincte (Φ_0 , Φ_1 , Φ_2 , etc.), fiind construit dintr-un Counter pe 3 biti conectat unui Decodor 3-to-5. Design-ul acestuia este prezentat in figura de mai jos (fig 2.5).




fig 2.5

În cadrul unității de control, am implementat un sistem cu 3 cicluri, fiecare fiind gestionat de câte 3 flip-flopuri RS. Fiecare ciclu controlează diferite etape ale execuției ALU:

- *Cycle0*: Acesta este primul ciclu și este responsabil pentru inițializarea registrelor. În această fază, sunt activitate semnalele necesare pentru încărcarea valorilor inițiale în registrele ALU și pentru setarea stării de start a unității de control. Acesta activează semnalele: **c0**, **c0'**, **c1**, **c2**

- *Cycle1-8*: Aceste cicluri controlează semnalele care se repetă pe parcursul operațiilor de înmulțire și împărțire. Semnale activate: **c3, c4, c5, c6, cL, cR**
- *Cycle9*: Acesta este ultimul ciclu, care se ocupă de transmiterea rezultatelor finale pe outbus. Semnale activate: **c7, c7_5, c8, c3** (pentru corectia finala in cazul impartirii)

Tranzitia intre cicluri se realizeaza in functie de ultimul ciclu activ si de faza in care ne aflam (in cazul tranzitiei intre Cycle1-8 si Cycle9 la inmultire si impartire este necesara si activarea semnalului CNT7).

Pe langa cele 3 flip-flopuri RS necesare pentru fiecare ciclu, am mai folosit un flip-flop RS pentru mentinerea semnalului c8 destul de mult timp cat sa nu fie oprit de activarea semnalului END.

Intregul design al control unit-ului poate fi urmarit in figura *fig2.6*.


Implementare in Verilog

```

350 wire END ;
351 wire fi0;
352 wire fi1;
353 wire fi2;
354 wire fi3;
355 wire fi4;
356 wire fi5;
357 wire out_Cycle0;
358 wire rset_Cycle0;
359 wire set_Cycle0;
360 wire rset_Cycle1_8;
361 wire set_Cycle1_8;
362 wire out_Cycle1_8;
363 wire rset_Cycle9;
364 wire set_Cycle9;
365 wire out_Cycle9;
366 wire inn;
367 wire imp;
368 wire adun;
369 wire scad;
370
371 wire c3_temp;
372 wire set_END;
373 wire c8_temp;
374
375 assign inn = (~ OP[0] & OP[1]); //10
376 assign imp = (OP[0] & OP[1]); //11
377 assign adun = (~ OP[0] & ~ OP[1]); //00
378 assign scad = (OP[0] & ~ OP[1]); //01
379 sequenceCNTmod sequenceCNTmod_i0 (
380     .CLK( CLK ),
381     .BGN( BGN ),
382     .RST( RST ),
383     .END ( END ),
384     .fi0 ( fi0 ),
385     .fi1 ( fi1 ),
386     .fi2 ( fi2 ),
387     .fi3 ( fi3 ),
388     .fi4 ( fi4 ),
389     .fi5 ( fi5 )
390 );
391
392 assign c0 = (inn & fi0 & out_Cycle0);
393 assign c0_prim = (fi0 & ~ inn & out_Cycle0);
394 assign c1 = (out_Cycle0 & (imp | inn) & fi1);
395 assign c3_temp = (((adun | scad) & fi3) | (inn & (Q0 ^ Q1) & fi0 & out_Cycle1_8) | (out_Cycle1_8 & imp & fi3 & A7) | (A7 & out_Cycle9 & imp & fi0) | (out_Cycle1_8 & fi1 & imp));
396 assign c4 = (((c3_temp & scad) | (c3_temp & inn & Q0 & ~ Q1) | (c3_temp & fi1 & imp));
397 assign cR = (inn & out_Cycle1_8 & ~ CNT7 & fi1);
398 assign cL = (imp & fi0 & out_Cycle1_8);
399 assign c5 = (imp & fi2 & out_Cycle1_8);
400 assign c7 = (out_Cycle9 & (adun | (inn & fi0) | (fi1 & imp) | scad));
401 assign c6 = (((inn & fi2 & ~ CNT7 & out_Cycle1_8) | (imp & fi4 & ~ CNT7 & out_Cycle1_8));
402 assign c7_5 = (inn & fi1 & out_Cycle9);
403 assign set_Cycle9 = (((scad | adun) & fi5) | (fi5 & CNT7));
404 assign rset_Cycle0 = (RST | set_Cycle1_8);
405 assign rset_Cycle1_8 = (RST | set_Cycle9);
406 assign rset_Cycle9 = (END | RST);
407 assign set_Cycle0 = (~ out_Cycle1_8 & ~ out_Cycle9 & ~ END & ~ (fi5 & BGN));
408
409 RS_FF RS_FF_i3 ( //ff Cycle 0
410     .R( rset_Cycle0 ),
411     .S( set_Cycle0 ),
412     .Q( out_Cycle0 )
413 );
414
415 assign c2 = (out_Cycle0 & fi2);
416 assign set_Cycle1_8 = (fi5 & out_Cycle0);
417
418 RS_FF RS_FF_i4 ( //ff Cycle 1-8
419     .R( rset_Cycle1_8 ),
420     .S( set_Cycle1_8 ),
421     .Q( out_Cycle1_8 )
422 );
423
424 assign END = c8_temp;
425 RS_FF RS_FF_i2 ( //ff Cycle 9
426     .R( rset_Cycle9 ),
427     .S( set_Cycle9 ),
428     .Q( out_Cycle9 )
429 );
430
431 RS_FF RS_FF_i1 ( //ff care mentine semnalul c8 cat sa se activeze END
432     .R( RST ),
433     .S( set_END ),
434     .Q( c8_temp )
435 );
436
437 assign set_END = (fi2 & out_Cycle9);
438 assign c3 = c3_temp;
439 assign c8 = c8_temp;
440 endmodule

```

fig 2.6



Design-ul complet ALU




fig2.7

În cadrul designului complet al ALU-ului, modulele individuale — registrele de shiftare, sumatorul și unitatea de control — sunt integrate într-o arhitectură coerentă, coordonată de semnalele de control.

Simularea magistralelor

Pentru a simula magistralele de intrare (inbus) am folosit Buffere Tri-state care incarca registrii cu valorile date la inbus la momentul activarii semnalelor de control corespunzatoare in cazul lui M. Pentru a pune valori pe outbus am folosit aceeasi logica in cazul registrilor A si Q. In cazul in care bufferul nu primeste un semnal de activare acesta da la output *impedanta ridicata*.

```

173 module DriverBus#(parameter Bits = 2)(
174     input [(Bits-1):0] in,
175     input sel,
176     output [(Bits-1):0] out
177 );
178     assign out = (sel == 1'b1)? in : {Bits{1'bz}};
179 endmodule

```

O alta metoda de care ne-am folosit pentru a simula magistrala de intrare este utilizarea unui Multiplexor pentru incarcarea registrilor A si Q. Această soluție a permis selectarea dinamică a valorii încărcate în registre, în funcție de semnalele de control primite. De exemplu, în registrul A se putea încărca fie valoarea zero, fie valoarea citită de pe magistrala de intrare, fie rezultatul operației aritmetice realizate de sumator.

Implementare in Verilog

- Declararea wire-rurilor

```
505 module ALU_2 (
506     input [7:0] inbus,
507     input [1:0] op,
508     input CLK,
509     input Begin ,
510     input RST,
511     output [7:0] outbus
512 );
513 wire cnt7;
514 wire Q_1 ;
515 wire c0;
516 wire c0_prim ;
517 wire c1;
518 wire c2;
519 wire c3;
520 wire c4;
521 wire cR;
522 wire cL;
523 wire c5;
524 wire c7;
525 wire c8;
526 wire c6;
527 wire c7_5 ;
528 wire [7:0] inbus_A; //input de pe inbus pt A, cand c0 activ e 0, cand nu ia de pe inbus
529 wire [7:0] A; //A din registru
530 wire [7:0] inA; //iesire mux A
531 wire [7:0] Q;
532 wire [7:0] Q_new;
533 wire [7:0] inQ;
534 wire [7:0] M; //ce vine de pe inbus in driver
535 wire [7:0] M_reg; //ce vine din driver in registru M
536 wire [1:0] sel_muxA; //conditie mux A
537 wire [1:0] sel_muxQ; //conditie mux Q
538 wire [7:0] addordif_term; //termenul pt adunare sau scadere
539 wire [7:0] sum; //rezultatul dat de parallel adder
540 wire [7:0] XOR_mask;
541 wire bit_sh_left;
542 wire L;
543 wire bit_sh_right;
544 wire o_sr; //iasa din Q
545 wire [3:0] O_cnt; //output counter
546 wire out_muxQ_1;
547 wire [7:0] en_bus_A;
548
```

- Instantiere Control Unit

```

549 //control unit
550
551 ALU_CU ALU_CU_i0 (
552     .BGN( Begin ),
553     .RST( RST ),
554     .CLK( CLK ),
555     .CNT7( cnt7 ),
556     .Q0( Q[0] ),
557     .Q_1( Q_1 ),
558     .A7( A[7] ),
559     .OP( op ),
560     .c0( c0 ),
561     .c0_prim( c0_prim ),
562     .c1( c1 ),
563     .c2( c2 ),
564     .c3( c3 ),
565     .c4( c4 ),
566     .cR( cR ),
567     .cL( cL ),
568     .c5( c5 ),
569     .c7( c7 ),
570     .c8( c8 ),
571     .c6( c6 ),
572     .c7_5( c7_5 )
573 );
574
575 assign L = (~ cR & ~ cL);
576 assign shift = (cL | cR);
577

```

- Instantiere registrii

<pre> 578 //A 579 580 assign inbus_A = (~en_bus_A & inbus); 581 assign en_bus_A={c0, c0, c0, c0, c0, c0, c0, c0}; 582 583 assign sel_muxA[0] = ((c0 c0_prim) c3); 584 assign sel_muxA[1] = c3; 585 586 Mux_4to1 #(587 .Bits(8) 588) 589 Mux_4to1_A (590 .sel(sel_muxA), 591 .in_0(A), 592 .in_1(inbus_A), 593 .in_2(A), 594 .in_3(sum), 595 .out(inA) 596); 597 598 shf2 Reg_A (599 .CLK(CLK), 600 .SR(cR), 601 .SL(cL), 602 .IN_SR(A[7]), 603 .IN_SL(bit_sh_left), 604 .IN(inA), 605 .LD(L), 606 .O_sr(bit_sh_right), 607 .O(A) 608); </pre>	<pre> 610 //Q 611 612 assign sel_muxQ[0] = (c1 c5 c7_5); 613 assign sel_muxQ[1] = (c5 c7_5); 614 615 Mux_4to1 #(616 .Bits(8) 617) 618 Mux_4to1_Q (619 .sel(sel_muxQ), 620 .in_0(Q), 621 .in_1(inbus), 622 .in_2(Q), 623 .in_3(Q_new), 624 .out(inQ) 625); 626 627 shf2 Reg_Q (628 .CLK(CLK), 629 .SR(cR), 630 .SL(cL), 631 .IN_SR(bit_sh_right), 632 .IN_SL(~A[7]), 633 .IN(inQ), 634 .LD(L), 635 .O_sr(o_sr), 636 .O_sl(bit_sh_left), 637 .O(Q) 638); 639 640 assign Q_new={ Q[7], Q[6], Q[5], Q[4], Q[3], Q[2], Q[1], ~A[7] & c5 }; 641 642 </pre>
---	--


```

659 //M
660
661 DriverBus #(
662     .Bits(8)
663 )
664 DriverBus_M_in (
665     .in( inbus ),
666     .sel( c2 ),
667     .out( M )
668 );
669
670 Register #(
671     .Bits(8)
672 )
673 Register_M (
674     .D( M ),
675     .C( CLK ),
676     .en( c2 ),
677     .Q( M_reg )
678 );


```

Testare si forme de unda

Cu ajutorul platformei Eda Playground, am simulat prin intermediul unor testbench-uri relevante cele 4 operatii pentru a testa functionalitatea, corectitudinea algoritmilor si pentru a verifica cazurile limita.

Valorile obtinute se urmaresc cu ajutorul waveform-urilor generate de platforma.

Adunare



In cazul adunarii s-a realizat un testbench pentru a testa functionalitatea acesteia luandu-se in considerare cazurile posibile

- Doua numere pozitive reprezentate pe 8 biti: $24 + 31 = 55$
- Doua numere negative reprezentate pe 8 biti:


$$-20(8b'11101100) + (-12)(8b'11110100) = -32(8b'11100000)$$

- Un numar pozitiv si unul negativ:

$$-20(8b'11101100) + 12 = -8(8b'11111000)$$

- Cazul de overflow: valorile stocandu-se in registrii pe 8 biti, daca rezultatul adunarii unor numere pozitive este mai mare decat 2^8-1 (255) aceasta nu va fi reprezentata corespunzator
 $200 + 56 = 0$;
 $200 + 75 = 19$;
 Valorile mai mari decat limita admisa vor fi reprezentate prin *suma obtinuta - 256* (ex: $275-256=19$)

Scadere



In cazul scaderii s-a realizat un testbench prin care se testeaza functionalitatea avand in vedere cazurile posibile:


- Doua numere pozitive:
 $99 - 55 = 44$
- Doua numere negative:
 $-128(8b'10000000) - (-1)(8b'11111111) = -127(8b'10000001)$
- Un numar negativ si unul pozitiv:
 $-20(8b'11101100) - 10 = -30(8b'11100010)$
- Cazul de overflow/underflow: valorile se stocheaza intr-un registru de 8 biti, iar cel mai mic numar reprezentat pe 8 biti este -128 ($8b'10000000$). Daca se incearca sa se reprezinte orice valoare mai mica decat aceasta, atunci vom avea underflow. Putem intampina acest caz atunci cand incercam sa scadem dintr-un numar negativ un numar pozitiv, iar suma lor in modul e mai mare decat 128. Overflow-ul se manifesta la fel ca la adunare in momentul in care dintr-un numar pozitiv se scade un numar negativ rezultand o valoare. Daca depasim 255 atunci avem overflow.

$-128(8b'10000000) - 1 = -1$ – acest caz poate fi considerat unul de underflow, rezultatul corect fiind -129, insa 128 si -128 au aceeasi reprezentare pe 8 biti in C2 deci calculul poate fi interpretat si ca $128-1=127$.

Inmultire


In cazul inmultirii s-a realizat un testbench prin care se testeaza functionalitatea algoritmului Booth Radix 2 avand in vedere cazurile posibile:

- Doua numere pozitive:




$$25 \times 32 = 16b'00000011 \ 00100000 \ (800)$$

- Un numar pozitiv si unul negativ:



$$32 \times (-25) = 16b'11111100 \ 11100000 \ (-800)$$

- Doua numere negative:




$$-25 \times (-32) = 16b'00000011 \ 00100000 \ (800)$$


- Cazul de overflow: Avand in vedere ca produsul se stocheaza pe 16 biti(registrii A si Q concatenati), valoarea maxima posibila este $2^{16}-1(65535)$, insa valoarea maxima efectiva este $255 \times 255(65025)$, asadar in cazul inmultirii nu exista posibilitate de overflow.

Impartire

Avand in vedere ca algoritmul folosit pentru impartire este Restoring Division, toti operanzii sunt considerati pozitivi. Nu exista overflow in cazul impartirii.



$$800(16b'00000011 \ 00100000) / 20(8b'00010100) = 40(8b'00101000), \text{ rest } 0$$



$$800(16b'00000011\ 00100000) / 19(8b'00010011) = 42(8b'00101010) , \text{rest } 2$$

In cazul in care se efectueaza impartirea la 0, algoritmul are un comportament nedeterminat.

Concluzie

Proiectul a urmărit proiectarea și implementarea unei unități aritmetico-logice (ALU) capabile să execute operațiile de adunare, scădere, înmulțire și împărțire, folosind descriere hardware în limbajul Verilog. Arhitectura propusă a fost structurată modular, incluzând componente precum registre, sumator, unitate de control și multiplexoare, toate integrate într-un design coerent, coordonat prin semnale de control. Fiecare operație a fost testată printr-un testbench dedicat, acoperind cazuri particulare precum operanzi de semn opus, condiții de overflow și underflow, precum și comportamente limită în reprezentarea pe 8 biți în complement față de doi. Rezultatele simulării validează funcționalitatea corectă a ALU-ului și demonstrează eficiența arhitecturii propuse în ceea ce privește performanța logicii de control.