Proiect 8 bit – ALU cu 4 operații

Autori:

Vintan Iulia – Grupa 3.2 C

Simion Vlad – Grupa 2.2 C

Profesor coordonator:

Bozdog Alexandru

An universitar 2024–2025

Cuprins

Prezentare generala a proiectului si obiective	3
Componente Hardware	5
Shifting Registers	5
Functionalitati Operanzi:	5
Design	6
Implementare in Verilog	7
Parallel Adder	8
Design	8
Implementare in Verilog	9
Control Unit	10
Design	11
Implementare in Verilog	12
Design-ul complet ALU	14
Simularea magistralelor	14
Implementare in Verilog	15
Testare si forme de unda	17
Adunare	17
Scadere	18
Inmultire	19
Impartire	20
Concluzie	21

Prezentare generala a proiectului si obiective

Proiectul are ca scop dezvoltarea unei unități aritmetico-logice (ALU) capabile să efectueze patru operații fundamentale: adunare, scădere, înmulțire și împărțire. Proiectul este implementat în Verilog HDL și simulat utilizând un testbench dedicat. Scopul este dezvoltarea unui design modular hardware, utilizarea semnalelor de control si verificarea funcționării corecte a unitatii aritmetico-logice.

Arhitectura hardware este construita in jurul unei ordinograme care descrie pașii necesari pentru realizarea fiecărei operații (adunare, scădere, înmulțire, împărțire). În cadrul acesteia sunt evidențiate atât succesiunea operațiilor, cât și semnalele de control asociate, necesare pentru activarea diferitelor funcționalități precum: adunare, deplasare de biți (shiftare), încărcarea valorilor de pe magistrale în registre, și altele. (fig 1.1)

Structura ordinogramei asigură o execuție secvențială corectă a operațiilor și oferă o viziune clară asupra modului în care resursele hardware sunt coordonate prin semnale de control.

Unitatea aritmetico-logica implementeaza urmatoarele operatii:

- Adunarea
- Scaderea
- Inmultirea pentru care ne-am folosit de algoritmul **Booth Radix 2**
- Impartirea pentru care ne-am folosit de algoritmul **Restoring Division**

În ceea ce privește Unitatea de Control am ales să implementăm un sequence counter pentru a avansa prin stările de control. Această abordare este mai eficientă din punct de vedere al resurselor hardware, cum ar fi flip-flopurile. Această soluție permite astfel un design mai compact și mai eficient din punct de vedere al consumului de energie și al utilizării resurselor, aspecte esențiale pentru performanța globală a sistemului.




fig 1.1

Componente Hardware

Shifting Registers

Pentru implementarea corectă a operațiilor de înmulțire și împărțire în cadrul ALU-ului, am folosit registre cu functionalitate de shiftare *bidirecționala* pentru stocarea valorilor lui A și Q. Aceste registre au fost proiectate pentru a permite atât deplasarea valorilor la stânga pentru impartire, cât și la dreapta pentru inmultire, însă operația de shiftare se realizează doar în cadrul algoritmilor specifici mentionati. Astfel, în timpul înmulțirii sau împărțirii, registrele A și Q sunt deplasate corespunzător pentru a executa pașii algoritmici necesari, în timp ce în restul operațiilor, valorile stocate sunt menținute constante. În schimb, pentru M, am folosit un registru simplu care nu dispune de facilitatea de shiftare, deoarece valoarea acestuia rămâne constantă pe durata întregului proces de împărțire, fără a necesita modificări.

Functionalitati Operanzi:

Adunare

• Termeni suma: **A, M** (8 biti fiecare)

• Rezultat: A (8 biti)

Scadere

• Descazut: A (8 biti fiecare)

Scazator: M (8 biti)Rezultat: A (8 biti)

Inmultire

• Factori: **Q**, **M** (8 biti fiecare)

• Rezultat: A.Q (16 biti)

Impartire

• Deimpartit: **A.Q** (16 biti)

• Impartitor: **M** (8 biti)

• Cat: **Q** (8 biti)

• Rest: **A** (8 biti)

Design




fig 2.1

Pentru implementarea shifting registerului folosit pentru stocarea fiecărui bit al operandului, am utilizat JK flip-flops asincrone, fiecare având rolul de a stoca un bit individual al operandului. Aceste flip-flopuri sunt controlate de trei semnale principale: LD (load), SL (shift left) și SR (shift right). Semnalul LD permite încărcarea valorii în registru fără a efectua operația de shift, în timp ce semnalele SL și SR controlează direcția de deplasare a valorii, respectiv la stânga și la dreapta.

Registrul este alimentat cu următoarele inputuri:

- IN: valoarea de 8 biți care este încărcată în registru atunci când semnalul LD este activ.
- IN SL: bitul care intră în registru atunci când se face shift left (deplasare la stânga).
- IN SR: bitul care intră în registru atunci când se face shift right (deplasare la dreapta).

Ieșirile sunt:

- O: ieșirea principală a registrului pe 8 biți.
- O SR: bitul ieșit din registru la efectuarea unui shift right.
- O SL: bitul ieșit din registru la efectuarea unui shift left.

În figura fig. 2.1 este ilustrat designul complet al shifting registerului pe 8 biți, iar în figura fig. 2.2 sunt evidențiate semnalele și inputurile, cu un zoom pe 3 biți pentru a clarifica conexiunile și modul de operare.




fig 2.2

Implementare in Verilog

Modulul în Verilog pentru shifting register este descris în detaliu mai jos.

```
441 module sht2 (
                                                                   genvar i;
442
      input CLK,
                                                            480
                                                                   generate
443
       input SR,
                                                                     for (i = 0; i < 8; i = i + 1) begin : v_shft
  wire sr_part, sl_part, ld_part;</pre>
                                                            481
444
       input SL,
                                                            482
      input IN_SR.
445
                                                            483
      input IN_SL,
446
                                                            484
                                                                        assign sr_part = SR & right_in[i];
447
      input [7:0] IN,
                                                                        assign sl_part = SL & left_in[i];
                                                            485
448
       input LD,
                                                            486
                                                                        assign ld_part = LD & IN[i];
449
      output O_sr,
                                                                        assign j[i] = sr_part | sl_part | ld_part; assign k[i] = \simj[i];
                                                            487
      output O_s1,
450
                                                            488
451
      output [7:0] 0
                                                            489
452);
                                                            490
                                                                        JK_FF #(.Default(0)) FF (
      wire [7:0] q;
wire [7:0] j;
wire [7:0] k;
453
                                                                          .J(j[i]),
.K(k[i]),
                                                            491
454
                                                            492
455
                                                                          .C(CLK),
.Q(q[i])
                                                            493
      wire [7:0] left_in;
456
                                                            494
457
      wire [7:0] right_in;
                                                            495
458
                                                                     end
                                                            496
      // intrari shift left
assign left_in[0] = IN_SL;
459
                                                            497
                                                                   endgenerate
460
                                                            498
      assign left_in[1] = q[0];
461
                                                                   assign 0 = q;
                                                            499
      assign left_in[2] = q[1];
462
                                                                   assign 0_{sr} = q[0];
                                                            500
      assign left_in[3] = q[2];
463
                                                            501
                                                                   assign 0_s1 = q[7];
      assign left_in[4] = q[3];
464
                                                            502 endmodule
465
      assign left_in[5] = q[4];
      assign left_in[6] = q[5];
466
      assign left_in[7] = q[6];
467
468
      // intrari shift right
469
470
      assign right_in[0] = q[1];
      assign right_in[1] = q[2];
471
      assign right_in[2] = q[3];
assign right_in[3] = q[4];
472
473
      assign right_in[4] = q[5];
474
      assign right_in[5] = q[6];
assign right_in[6] = q[7];
475
476
      assign right_in[7] = IN_SR;
477
```

Parallel Adder

Sumatorul paralel joacă un rol esențial în implementarea tuturor celor 4 operații realizate de ALU.

Adunare: realizeaza operatia, rezultatul fiind stocat in registrul A

Scădere: la fel ca la adunare, insa operandul M este negat folosind un EXOR wordgate

Înmulțire: utilizat pentru adunarea și scăderea intermediară a valorilor in functie de Q[0] si Q[-1], conform pașilor algoritmului Booth Radix 2

Împărțire: folosit pentru a efectua scăderile succesive între valoarea A și M. Dacă rezultatul scăderii este negativ (indicând faptul că valoarea A este mai mică decât M), se aplică operația de restore asupra lui A (restituirea valorii anterioare a lui A)

De fiecare dată când se efectuează o operație de adunare, scădere sau restore, rezultatul este stocat în registrul A, actualizând valoarea acestuia pentru a fi folosit în următorul pas al calculului.

Sumatorul utilizat este un RCA (Ripple Carry Adder, fig 2.4) compus din 8 FAC-uri (Full Adder Cell, fig 2.3).

Design




fig 2.3

Pentru implementarea Ripple Carry Adder-ului am inseriat 8 FAC-uri conectand la fiecare c_{in} c_{out} -ul de la FAC-ul precedent dupa cum se poate vedea in design (fig2.3) precum si in codul Verilog.




Fig 2.4

Implementare in Verilog

Modulele în Verilog pentru FAC si RCA sunt descrise în detaliu mai jos.

```
202 module FAC (
      input X,
203
      input Y,
204
      input C_in,
205
      output Cout,
206
      output Z
207
208);
      assign Z = ((X \land Y) \land C_{in});
209
      assign Cout = ((X \& Y) | (X \& C_{in}) | (Y \& C_{in}));
210
211 endmodule
```

Pentru reprezentarea in cod a modulului RCA am folosit un vector de instante ale modulului FAC.

```
213 module RCA8 (
      input c_in,
214
215
      input [7:0] Y,
      input [7:0] X,
216
      output c_out,
217
218
      output [7:0] Z
219);
      wire [6:0] carry;
220
221
      genvar i;
222
223
      generate
        for (i = 0; i < 8; i = i + 1) begin: v
224
          if (i == 0) begin
225
            FAC FAC_i (
226
               .X(X[i]),
227
228
               .Y(Y[i]),
               .C_in(c_in),
229
230
               .Cout(carry[i]),
231
               .Z(Z[i])
            );
232
          end else if (i == 7) begin
233
234
            FAC FAC_i (
              .X(X[i]),
235
236
              .Y(Y[i]),
              .C_in(carry[i-1]),
237
238
               .Cout(c_out),
239
               .Z(Z[i])
            );
240
          end else begin
241
            FAC FAC_i (
242
              .X(X[i]),
243
              .Y(Y[i]),
244
              .C_{in}(carry[i-1]),
245
              .Cout(carry[i]),
246
247
               .z(z[i])
            );
248
          end
249
250
        end
      endgenerate
251
252 endmodule
```

Control Unit

Unitatea de Control este utilizată pentru a genera semnalele necesare controlului operațiilor ALU, în funcție de operația selectată. Controlul stărilor se realizează secvențial, în fiecare ciclu de clock, contorul avansează la următoarea stare, activând semnalele corespunzătoare pentru operația dorită.

- 00 adunare
- 01 scadere
- 10 inmultire
- 11 impartire

In cadrul Unitatii de contro avem 13 semnale de control ca iesiri, fiecare activand o alta functionalitate. Ordinea si logica utilizarii acestora se poate urmari mai clar pe ordinograma (fig 1.1).

- c0 incarca de pe inbus valoarea lui A
- c0' incarca in A valoarea 0 (inmultire)
- c1 incarca de pe inbus valoarea lui Q si il seteaza pe Q[-1] pe 0 (inmultire)
- c2 incarca de pe inbus valoarea lui M si initializeaza counterul cu 0 (inmultire si impartire)
- c3 suma
- c4 neaga valoarea lui M, folosit in acelasi timp cu c3 pentru scadere
- $c5 Q[0] = \sim A[7]$ (impartire)
- c6 incrementeaza count-ul
- cL shifteaza registrii A si Q la stanga
- cR shifteaza registrii A si Q la dreapta
- c7 incarca A pe outbus
- $c7_5 Q[0] = 0$ (inmultire)
- c8 incarca Q pe outbus

Design

Sequence counter-ul este proiectat să gestioneze 6 faze distincte (Φ 0, Φ 1, Φ 2, etc.), fiind construit dintrun Counter pe 3 biti conectat unui Decodor 3-to-5. Design-ul acestuia este prezentat in figura de mai jos (fig 2.5).




fig 2.5

În cadrul unității de control, am implementat un sistem cu 3 cicluri, fiecare fiind gestionat de câte 3 flip-flopuri RS. Fiecare ciclu controlează diferite etape ale execuției ALU:

• *Cycle0*: Acesta este primul ciclu și este responsabil pentru inițializarea registrelor. În această fază, sunt activitate semnalele necesare pentru încărcarea valorilor inițiale în registrele ALU și pentru setarea stării de start a unității de control. Acesta activeaza semnalele: **c0**, **c0**, **c1**, **c2**

- *Cycle1-8*: Aceste cicluri controlează semnalele care se repetă pe parcursul operațiilor de înmulțire și împărțire. Semnale activate: **c3, c4, c5, c6, cL, cR**
- *Cycle9*: Acesta este ultimul ciclu, care se ocupă de transmiterea rezultatelor finale pe outbus. Semnale activate: **c7**, **c7**_**5**, **c8**, **c3** (pentru corectia finala in cazul impartirii)

Tranzitia intre cicluri se realizeaza in functie de ultimul ciclu activ si de faza in care ne aflam (in cazul tranzitiei intre Cycle1-8 si Cycle9 la inmultire si impartire este necesara si activarea semnalului CNT7).


Pe langa cele 3 flip-flopuri RS necesare pentru fiecare ciclu, am mai folosit un flip-flop RS pentru mentinerea semnalului c8 destul de mult timp cat sa nu fie oprit de activarea semnalului END.

Intregul design al control unit-ului poate fi urmarit in figura fig 2.6.


Implementare in Verilog

```
assign c0 = (inm & fi0 & out_Cycle0);
assign c0_prim = (fi0 & ~ inm & out_Cycle0);
assign c1 = (out_Cycle0 & (imp | inm) & fi1);
assign c3_temp = (((adun | scad) & fi3) | (inm & (Q0 ^ Q1 ) & fi0 & out_Cycle_1_8) | (out_Cycle_1_8 & imp & fi3 & 7) | (A7 & out_Cycle) & imp & fi0) | (out_Cycle_1_8 & fi1 & imp));
assign c4 = ((c3_temp & scad) | (c3_temp & inm & Q0 & ~ Q_1 ) | (c3_temp & fi1 & imp));
assign c8 = (inm & out_Cycle_1_8 & ~ CNT7 & fi1);
assign c1 = (imp & fi0 & out_Cycle_1_8);
assign c5 = (imp & fi2 & out_Cycle_1_8);
assign c7 = (out_Cycle9 & (adun | (inm & fi0) | (fi1 & imp) | scad));
assign c6 = ((inm & fi2 & ~ CNT7 & out_Cycle_1_8) | (imp & fi4 & ~ CNT7 & out_Cycle_1_8));
assign c7_5 = (inm & fi1 & out_Cycle9);
            wire END ;
351
            wire fi0;
352
            wire fi1;
                                                                                                                   A7)
            wire fi3;
            wire fi4;
            wire fi5;
            wire out_Cycle0;
357
            wire rset_Cycle0;
                                                                                                                        assign c6 = ((inm & fi2 & ~ CNT7 & out_Cycle_1_8) | (imp & fi4 & ~ CNT7 & out_C
assign c7_5 = (inm & fi1 & out_Cycle9);
assign set_Cycle9 = (((scad | adun) & fi5) | (fi5 & CNT7));
assign rset_Cycle0 = (RST | set_Cycle_1_8);
assign rset_Cycle_1_8 = (RST | set_Cycle9);
assign rset_Cycle9 = (END | RST);
assign set_Cycle0 = (~ out_Cycle_1_8 & ~ out_Cycle9 & ~ END & ~ (fi5 & BGN));
359
            wire set Cvcle0:
            wire rset_Cycle_1_8;
360
361
            wire set_Cycle_1_8;
            wire out_Cycle_1_8;
362
            wire rset_Cycle9;
            wire set_Cycle9;
                                                                                                                       RS_FF_RS_FF_i3 ( //ff Cycle 0
            wire out_Cycle9;
                                                                                                                         .R( rset_Cycle0 ),
.S( set_Cycle0 ),
366
            wire inm:
                                                                                                                      .Q( out_Cycle0 )
);
367
            wire imp:
368
            wire adun:
            wire scad;
369
                                                                                                                        assign c2 = (out_Cycle0 & fi2);
assign set_Cycle_1_8 = (fi5 & out_Cycle0);
370
            wire c3_temp;
                                                                                                                         RS_FF RS_FF_i4 ( //ff Cycle 1-8 .R( rset_Cycle_1_8 ),
            wire set_END;
373
             wire c8_temp;
                                                                                                                           .S( set_Cycle_1_8 ),
.Q( out_Cycle_1_8 )
              assign inm = (~ OP[0] & OP[1]), //11
assign imp = (OP[0] & OP[1]); //11
assign adun = (~ OP[0] & ~ OP[1]); //00
424
assign adun = (OP[0] & ~ OP[1]); //01
425
426
426
376
377
                                                                                                                         assign END = c8_temp;
RS_FF RS_FF_i2 ( //ff Cycle 9
   .R( rset_Cycle9 ),
   .S( set_Cycle9 ),
378
                                                                                                                      .Q( out_Cycle9 ),
.);
379
             sequnceCNTmod sequnceCNTmod_i0 (
380
                  .CLK( CLK ),
                  .BGN( BGN ),
                                                                                                                           RS_FF RS_FF_i1 ( //ff care mentine semnalul c8 cat sa se activeze END
                  .RST( RST ),
                                                                                                                           .R( RST ),
.S( set_END ),
                  .END ( END
383
                                  fi0),
384
                  .fi0 (
                  .fi1 (
                                  fi1
385
                                  fi2
                  .fi2
386
                                                                                                                       assign set_END = (fi2 & out_Cycle9);
387
                  .fi3 (
                                 fi3),
                                                                                                                       assign c3 = c3_temp;
assign c8 = c8_temp;
                                  fi4),
388
                  .fi5 (
                                 fi5)
                                                                                                             439 endmodule
```

fig 2.6



Design-ul complet ALU



În cadrul designului complet al ALU-ului, modulele individuale — registrele de shiftare, sumatorul și unitatea de control — sunt integrate într-o arhitectură coerentă, coordonată de semnalele de control.

Simularea magistralelor

Pentru a simula magistralele de intrare (inbus) am folosit Buffere Tri-state care incarca registrii cu valorile date la inbus la momentul activarii semnalelor de control corespunzatoare in cazul lui M. Pentru a pune valori pe outbus am folosit aceeasi logica in cazul registrilor A si Q. In cazul in care bufferul nu primeste un semnal de activare acesta da la output *impedanta ridicata*.

O alta metoda de care ne-am folosit pentru a simula magistrala de intrare este utilizarea unui Multiplexor pentru incarcarea registrilor A si Q. Această soluție a permis selectarea dinamică a valorii încărcate în registre, în funcție de semnalele de control primite. De exemplu, în registrul A se putea încărca fie valoarea zero, fie valoarea citită de pe magistrala de intrare, fie rezultatul operației aritmetice realizate de sumator.

Implementare in Verilog

• Declararea wire-rurilor

```
505 module ALU_2 (
      input [7:0] inbus,
506
      input [1:0] op,
      input CLk,
508
509
      input Begin
      input RST,
510
511
      output [7:0] outbus
512);
513
      wire cnt7;
      wire Q_1;
514
515
      wire c0;
      wire c0_prim;
516
      wire c1;
517
518
      wire c2;
      wire c3:
519
520
      wire c4;
521
      wire cR;
522
      wire cL;
523
      wire c5;
      wire c7;
524
525
      wire c8;
      wire c6;
526
      wire c7_5;
wire [7:0] inbus_A; //input de pe inbus pt A, cand c0 activ e O, cand nu ia de pe inbus
527
528
529
      wire [7:0] A; //A din registru
      wire [7:0] inA; //iesire mux A
530
      wire [7:0] Q;
wire [7:0] Q_new;
531
532
533
      wire [7:0] inQ;
      wire [7:0] M; //ce vine de pe inbus in driver
534
      wire [7:0] M_reg; //ce vine din driver in registrul M wire [1:0] sel_muxA; //conditie mux A
535
536
      wire [1:0] sel_muxQ; //conditie mux Q
537
      wire [7:0] addordif_term; //termenul pt adunare sau scadere
      wire [7:0] sum; //rezultatul dat de parallel adder
wire [7:0] XOR_mask;
539
540
      wire bit_sh_left;
541
542
      wire L;
      wire bit_sh_right;
543
      wire o_sr; //iasa din Q
wire [3:0] O_cnt; //output counter
544
545
      wire out_muxQ_1;
546
      wire [7:0] en_bus_A;
548
```

• Instantiere Control Unit

```
549
       //control unit
550
       ALU_CU ALU_CU_i0 (
551
         .BGN( Begin ),
553
          .RST( RST ),
554
         .CLK( CLk ),
         .CNT7( cnt7 ),
555
         .Q0(Q[0]),
.Q_1 (Q_1),
.A7(A[7]),
556
557
558
         .OP( op ),
.c0( c0 ),
559
560
         .c0_prim ( c0_prim ),
561
562
         .c1( c1 ),
         .c2( c2 ),
563
         .c3( c3 ),
.c4( c4 ),
564
565
         .cR(cR),
566
         .cL( cL ),
.c5( c5 ),
567
568
         .c7( c7 ),
.c8( c8 ),
569
570
         .c6( c6 ),
.c7_5 ( c7_5
571
572
574
575
       assign L = (\sim cR \& \sim cL);
       assign shft = (cL | cR);
576
577
```

• Instantiere registrii

```
578 //A
                                                                                              //Q
                                                                                      610
579
                                                                                      611
        assign inbus_A = ( ~en_bus_A & inbus);
580
                                                                                              assign sel_muxQ[0] = (c1 | c5 | c7_5);
        assign en_bus_A={c0, c0, c0, c0, c0, c0, c0, c0}; 613
581
                                                                                              assign sel_muxQ[1] = (c5 | c7_5);
                                                                                      614
        assign sel_muxA[0] = ((c0 | c0_prim ) | c3); assign sel_muxA[1] = c3;
                                                                                              Mux_4to1 #(
                                                                                                .Bits(8)
584
                                                                                      617
585
586
          Mux_4to1 #(
                                                                                              Mux_4to1_Q (
                                                                                                inx_+tol_Q(
    .sel( sel_muxQ ),
    .in_Q( Q ),
    .in_1( inbus ),
    .in_2( Q ),
    .in_3( Q_new ),
    .out( inQ )
587
           .Bits(8)
                                                                                                                                                   643 //QL-1J
588
                                                                                      621
622
                                                                                                                                                             Mux_2to1 Mux_Q_1 (
.sel( shft | c1 ),
.in_0( Q_1 ),
.in_1(o_sr ),
589
         Mux_4to1_A (
                                                                                                                                                   645
           .sel( sel_muxA ),
.in_0( A ),
.in_1( inbus_A ),
590
591
                                                                                                                                                   647
                                                                                      625
           .in_2( A ),
.in_3( sum ),
                                                                                                                                                              .out( out_muxQ_1 )
593
                                                                                      626
594
        ..._ɔ( sum .out( inA )
                                                                                      627
595
596
                                                                                              shf2 Reg_Q (
                                                                                                                                                          D_FF D_FF_Q_1 (
                                                                                                .CLK( CLk ),

.SR( cR ),

.SL( cL ),

.IN_SR( bit_sh_right ),
                                                                                      629
630
                                                                                                                                                            .D( out_muxQ_1 ),
.CLK( CLk ),
597
                                                                                                                                                             .R( RST ),
.Q( Q_1 )
598
         shf2 Reg_A (
599
           .CLK( CLk ),
           .SR( cR ),
.SL( cL ),
.IN_SR( A[7] ),
.IN_SL( bit_sh_left ),
                                                                                      633
                                                                                                 .IN_SL( ~A[7] ),
600
                                                                                                 .IN( inQ ),
.LD( L ),
.0_sr( o_sr ),
.0_sl( bit_sh_left ),
                                                                                      634
601
602
603
                                                                                      637
604
            .IN( inA ),
                                                                                                 .0(Q)
                                                                                      638
            .LD( L ),
.0_sr( bit_sh_right ),
605
606
                                                                                      640
            .0( A )
607
                                                                                                assign Q_new={ Q[7], Q[6], Q[5], Q[4], Q[3], Q[2], Q[1], ~A[7] & c5 };
```


```
//M
659
660
      DriverBus #(
661
         .Bits(8)
662
663
      DriverBus_M_in (
664
         .in( inbus ),
.sel( c2 ),
665
666
         .out( M )
667
668
669
         Register #(
670
         .Bits(8)
671
672
      Register_M (
673
        .D( M ),
.C( CLk ),
674
675
         .en( c2 ),
676
         .Q(M_reg)
677
```

Testare si forme de unda

Cu ajutorul platformei Eda Playground, am simulat prin intermendiul unor testbench-uri relevante cele 4 operatii pentru a testa functionalitatea, corectitudinea algoritmilor si pentru a verifica cazurile limita.

Valorile obtinute se urmaresc cu ajutorul waveform-urilor generate de platforma.

Adunare



In cazul adunarii s-a realizat un testbench pentru a testa functionalitatea acesteia luandu-se in considerare cazurile posibile

- Doua numere pozitive reprezentate pe 8 biti: 24 + 31 = 55
- Doua numere negative reprezentate pe 8 biti:

```
-20(8b'11101100) + (-12)(8b'11110100) = -32(8b'11100000)
```

• Un numar pozitiv si unul negativ:


```
-20(8b'11101100) + 12 = -8(8b'11111000)
```

• Cazul de overflow: valorile stocandu-se in registrii pe 8 biti, daca rezultatul adunarii unor numere pozitive este mai mare decat 28-1 (255) aceasta nu va fi reprezentata corespunzator

$$200 + 56 = 0$$
;
 $200 + 75 = 19$;

Valorile mai mari decat limita admisa vor vi reprezentate prin *suma obtinuta* – 256 (ex: 275-256=19)

Scadere



In cazul scaderii s-a realizat un testbench prin care se testeaza functionalitatea avand in vedere cazurile posibile:

• Doua numere pozitive:

$$99 - 55 = 44$$


- Doua numere negative:
 - -128(8b'10000000) (-1)(8b'11111111) = -127(8b'10000001)
- Un numar negativ si unul pozitiv:
 - -20(8b'11101100) 10 = -30(8b'11100010)
- Cazul de overflow/underflow: valorile se stocheaza intr-un registru de 8 biti, iar cel mai mic numar reprezentat pe 8 biti este -128 (8b'10000000). Daca se incearca sa se reprezinte orice valoare mai mica decat aceasta, atunci vom avea underflow. Putem intampina acest caz atunci cand incercam sa scadem dintr-un numar negativ un numar pozitiv, iar suma lor in modul e mai mare decat 128. Overflow-ul se manifesta la fel ca la adunare in momentul in care dintr-un numar pozitiv se scade un numar negativ rezultand o valoare. Daca depasim 255 atunci avem overflow.

-128(8b'10000000) - 1 = -1 – acest caz poate fi considerat unul de underflow, rezultatul corect fiind -129, insa 128 si -128 au aceeasi reprezentare pe 8 biti in C2 deci calculul poate fi interpretat si ca 128-1=127.

Inmultire


In cazul inmultirii s-a realizat un testbench prin care se testeaza functionalitatea algoritmului Booth Radix 2 avand in vedere cazurile posibile:

• Doua numere pozitive:




 $25 \times 32 = 16b'00000011 00100000 (800)$

• Un numar pozitiv si unul negativ:



32 x(-25) = 16b'111111100 11100000 (-800)

• Doua numere negative:




$$-25 \times (-32) = 16b'00000011 00100000 (800)$$


• Cazul de overflow: Avand in vedere ca produsul se stocheaza pe 16 biti(registrii A si Q concatenati), valoarea maxima posibila este 2¹⁶-1(65535), insa valoarea maxima efectiva este 255*255(65025), asadar in cazul inmultirii nu exista posibilitate de overflow.

Impartire

Avand in vedere ca algoritmul folosit pentru impartire este Restoring Division, toti operanzii sunt considerati pozitivi. Nu exista overflow in cazul impartirii.



 $800(16b'00000011\ 00100000)/20(8b'00010100) = 40(8b'00101000)$, rest 0



 $800(16b'00000011\ 00100000)\ /\ 19(8b'00010011)\ = 42(8b'00101010)$, rest 2

In cazul in care se efectueaza impartirea la 0, algoritmul are un comportament nedeterminat.

Concluzie

Proiectul a urmărit proiectarea și implementarea unei unități aritmetico-logice (ALU) capabile să execute operațiile de adunare, scădere, înmulțire și împărțire, folosind descriere hardware în limbajul Verilog. Arhitectura propusă a fost structurată modular, incluzând componente precum registre, sumator, unitate de control și multiplexoare, toate integrate într-un design coerent, coordonat prin semnale de control. Fiecare operație a fost testată printr-un testbench dedicat, acoperind cazuri particulare precum operanzi de semn opus, condiții de overflow și underflow, precum și comportamente limită în reprezentarea pe 8 biți în complement față de doi. Rezultatele simulării validează funcționalitatea corectă a ALU-ului și demonstrează eficiența arhitecturii propuse în ceea ce privește performanța logicii de control.