

1. Basic result:

ICACHE:



由圖可知,在 cache size 一樣時,block size 增加則 miss rate 下降,因為 block size 增加意味著一個 block 能存更多的東西而較不容易發生 miss。


DCACHE:



由圖可知,如同 ICACHE,在 cache size 不變時,當 block size 增加, miss rate 降低。其原理與 ICACHE 相同。

2. Advanced result:


LU:



由圖可知,在 cache size 一樣的情況下,當 associativity 增加,miss rate 會降低。Associativity 的增加表示單位 set 能夠使用的 block 數變多,故 miss rate 下降。而當相同 associativity 時,當 cache size 增

加,miss rate 下降,因為當 cache 能存的東西變多時,capacity miss 的機率下降,使得 miss rate 也下降。

RADIX:



	1- way	2-Way	t-way	8 - way
IKB	25.10%	11.40%	335%	3.33%
JKB	21,20%	6.87%	2.73%	2.70%
TKB	1930%	437%	2.40%	2.37%
8KB	8.43%	2.71 %	1.86%	1.93%
16 KB	736%	1-12 %	1.17%	1,2490
32KB	1.23%	0.81%	v .78%	0.76%

RADIX 的概念與 LU 相同,皆在 cache size 或 associativity 上升時 miss rate 會下降。

3. Detailed description of the implementation:

這次 LAB, basic 的部分基本上是沿用 LAB3 的 CPU 架構來時做出來的,direct_mapped_cache.cpp 的部分最主要就是改 cache size 及 block size 和 input 檔案的名字來做出來的,Advanced 的部分,我 是用 direct_mapped_cache.cpp 的原型來打出來的,主要改 simulate 的 function 及新增一個變數 r(reference) 在 cache struct 這兩部分, simulate function 我加一個參數做代表 n-way associative 的 n,而若 hit,則除了 hit 的那部分的 r(記錄時間)要減少。而當 full 時,則從 r 中找出最小的值(LRU),並取代他。最後的 miss rate 則為 miss 的 次數除以總次數。

4. Problems encountered and solutions:

這次碰到最主要的問題是剛看到作業時有點傻眼不知該如何起手, 再加上考完期末之後感覺有點智商砍半,看不太懂題目,所以多繞 了一些路才找到 LAB5 要大家作的方向。

5. Lesson learnt (if any):

經過這次的 LAB 之後,我們覺得對 cache 有更深一層的領悟,除了

direct_mapped one way 本身 miss rate 隨 cache size 和 block size 變化,更親自見證了 n-way 下的情況,感覺真是受益良多。