动态信道仿真中CIR本体论与多普勒谱复现机制的深度解析报告

1. 执行摘要与核心论点

在现代无线通信系统的验证环节中，信道仿真器（Channel Emulator）扮演着连接理论模型与物理实现的桥梁角色。随着5G及6G技术向高频段、大带宽和高移动性方向演进，信道建模的复杂性呈指数级增长。本报告针对用户提出的关于信道冲激响应（Channel Impulse Response, CIR）的本体论困惑及其在硬件回放中的实现逻辑进行详尽的深度分析。

用户提出的核心命题包含两个层面：首先是CIR的物理属性定义，即其既非单纯的瞬态也非连续稳态，而是统计过程的瞬时切片；其次是工程实现的方法论，即通过“密集采样（Dense Sampling）”或“稀疏参数+内部合成（Sparse + Internal Synthesis）”两种路径来解决多普勒谱（Doppler Spectrum）的复现问题。

本报告基于线性时变（Linear Time-Variant, LTV）系统理论、3GPP TR 38.901标准规范以及主流商用信道仿真器（如Keysight PROPSIM、Spirent Vertex）的硬件架构，得出以下核心结论：用户的逻辑在物理本质上是正确的，但在工程实现上需要更严谨的架构区分。CIR作为LTV系统函数$h(\tau, t)$在特定时刻t_0的切片，确实无法单独承载多普勒信息。多普勒谱是信道状态沿时间轴演进的频域表征。在硬件仿真中，若采用“外部定义CIR”模式，必须遵循奈奎斯特采样定理，要求CIR更新率极高；若采用“稀疏更新”模式，则必须改变输入数据的性质，从“复数系数”转变为“控制参数”，利用FPGA内部的衰落引擎（Fading Engine）来合成符合CDL空间特征的连续多普勒相位轨迹。

本报告将分为四个主要部分：第一部分从系统理论高度解构CIR与CDL的对立统一关系；第二部分深入剖析密集CIR回放模式下的带宽与时序挑战；第三部分详述基于FPGA内部合成的稀疏更新机制及其在3GPP模型中的应用；第四部分提供针对不同测试场景（如虚拟路测与一致性测试）的架构建议。

---

2. 信道冲激响应（CIR）的本体论解析：瞬态与稳态的辩证关系

用户敏锐地指出了CIR概念在实际应用中的模糊性。在传统的信号与系统教学中，冲激响应通常被视为线性时不变（LTI）系统的固有指纹。然而，无线信道本质上是一个线性时变系统，这导致了描述维度的增加和概念的质变。

2.1 LTV系统中的双重时间维度

为了澄清“CIR不是瞬态也不是连续态”的观点，我们需要引入Bello函数体系来描述无线信道。无线信道由一个双变量函数$h(\tau, t)$完全表征 [1]：

$$y(t) = \int_{-\infty}^{\infty} h(\tau, t) x(t-\tau) d\tau$$

在此公式中，存在两个截然不同的“时间”概念，这也是用户产生困扰的根源：

1. 延迟时间变量 τ（Delay Variable）：
   这是用户所指的“包含了时间长度”。它代表了信号从发射机传播到接收机所需的物理时间。在多径传播环境中，信号沿不同路径到达，导致能量在τ轴上由0延伸至最大过量延迟（Maximum Excess Delay, τ_{max}）。
   - 瞬态性分析：对于任何一个固定的绝对时刻t_0，函数$h(\tau, t_0)$描述了该时刻信道对脉冲的响应能力。这是一个在τ轴上有限支撑的函数（对于实际系统）。在这个维度上，它确实表现为一种“瞬态”特性——即能量在有限时间内衰减为零。
2. 绝对时间变量 t（Absolute Time Variable）：
   这是用户所指的“连续态”演进的维度。它代表了物理世界的流逝。当发射机、接收机或环境中的散射体发生运动时，信道的结构会随t发生变化。
   - 连续性分析：信道的变化是连续的物理过程。但是，$h(\tau, t)$本身并不是这个过程的“状态”，而是这个过程在每一时刻的投影或采样。

结论 **2.1**：CIR $h(\tau, t)$ 是一个二维流形在t轴上的切片。它包含了关于“记忆”（多径延迟）的完整信息，但在这个切片内部，关于“变化率”（多普勒）的信息是缺失的。就像一张飞驰汽车的照片（Snapshot），照片本身包含了汽车的形态（多径结构），但如果不对比连续的照片，我们无法得知汽车的速度（多普勒频移）。因此，用户认为CIR“不是瞬态也不是连续态”的直觉在物理上是极其精准的：它是动态过程的瞬时实现（Instantaneous Realization）。

2.2 CDL模型：稳态统计与空间各态历经性

用户提到的簇延迟线（Clustered Delay Line, CDL）模型（如CDL-A, CDL-B等，定义于3GPP TR 38.901 [3]）与CIR有着本质的区别。如果说CIR是具体的“现象”，那么CDL就是背后的“规律”。

2.2.1 广义平稳（WSS）假设

CDL模型定义了一组统计参数，包括：

- 簇的平均功率（Cluster Power）
- 簇的平均延迟（Cluster Delay）
- 簇的空间角度分布（AoA, AoD, ZoA, ZoD）
- 交叉极化率（XPR）

在一段较长的时间窗口内（例如几百毫秒），这些参数被认为是恒定的或缓慢变化的。因此，CDL描述的是一个**广义平稳（Wide-Sense Stationary, WSS）**随机过程的功率谱密度（Power Spectral Density, PSD）特性。

2.2.2 空间-时间转换与多普勒谱

用户指出“CDL的空间角度信息在多个CIR上表征出来，形成离散多普勒谱”。这一论断深刻揭示了多普勒效应的几何本质。多普勒频移并非信道的固有属性，而是空间分布与运动矢量相互作用的结果。

对于CDL模型中的第n个簇，它并非由单一射线组成，而是由若干条（通常为20条）紧密相邻的子射线（Rays）构成。当终端以速度矢量$\mathbf{v}$运动时，第m条子射线的空间到达角$\phi_{n,m}$被映射为多普勒频移$f_{n,m}$ [5]：

$$f_{n,m} = \frac{\mathbf{v} \cdot \mathbf{u}(\phi_{n,m})}{\lambda} = \frac{|\mathbf{v}|}{\lambda} \cos(\phi_{n,m} - \theta_v)$$

其中λ是波长，θ_v是速度方向角。
这20个离散的多普勒频移分量在时间轴上叠加，形成了该簇的衰落波形。其包络服从瑞利（Rayleigh）或莱斯（Rician）分布，其频谱则构成了该簇的多普勒功率谱（Doppler PSD）。
结论 **2.2**：CDL是一个"稳态"的统计描述，它定义了可能发生的所有CIR集合的概率空间。而我们在时间线上观测到的一系列连续变化的CIR，正是这个统计模型在特定运动轨迹下的具体展开。CIR序列必须足够长且足够密，才能在统计上复现CDL所定义的空间角度特性（即各态历经性）。

---

3. 信道仿真器的播放逻辑与架构困境

信道仿真器（Channel Emulator）本质上是一台高性能的实时数字信号处理机。为了让这台机器"复现"上述的物理过程，用户提出了两种逻辑路径。我们需要从硬件架构的角度（FPGA资源、数据接口、插值滤波）来剖析这两种路径的可行性与局限性。

3.1 路径一：密集CIR回放（Dense CIR Playback）

用户逻辑："我们要么让CIR足够密，间隔小于相干时间，通过这种方式正确体现多普勒谱效果。"
这一逻辑对应于信道仿真器中的**"流式系数回放（Streaming IQ Coefficients）"**模式。在这种模式下，仿真器退化为一个时变滤波器，完全由外部输入的数据驱动。

3.1.1 奈奎斯特采样定理在衰落过程中的应用

在这种模式下，外部软件（如MATLAB、Python或射线追踪引擎）预先计算出每一时刻的复数信道系数$h(\tau, t)$。这一系列的系数构成了对"衰落过程"的离散采样。
根据奈奎斯特采样定理，为了无失真地复现最大多普勒频移为ν_{max}的信道，CIR的更新率F_{update}必须满足：

$$F_{update} \ge 2 \cdot \nu_{max}$$

案例分析：**5G**高移动性场景 [7]

- 载波频率：28 GHz (FR2 mmWave)
- 移动速度：350 km/h (高铁)
- 最大多普勒频移：$\nu_{max} \approx \frac{350/3.6 \times 28 \times 10^9}{3 \times 10^8} \approx 9.07 \text{ kHz}$
- 最低更新率：$\approx 18.2 \text{ kHz}$
- **CIR**时间间隔：$\Delta t \le 55 \mu s$

这意味着，用户每秒钟必须向仿真器发送超过18,000帧的CIR数据。

3.1.2 数据吞吐量与接口瓶颈

对于一个典型的MIMO系统（例如4x4 MIMO），假设CDL模型有24个Tap（径）。

- 数据量计算：16条链路 $\times$ 24径 $\times$ (16bit I + 16bit Q) = 12,288 bits/snapshot。
- 带宽需求：$18,200 \text{ Hz} \times 12,288 \text{ bits} \approx 223 \text{ Mbps}$。
  如果扩展到Massive MIMO（例如64端口），带宽需求将飙升至数Gbps甚至更高。这对于常规的以太网接口或即便是PCIe接口都是巨大的压力，且要求极低的传输抖动（Jitter）。

3.1.3 插值失真风险

即使满足了奈奎斯特采样率，仿真器内部的FPGA运作频率通常在几百MHz（例如400MHz 9）。从18kHz的更新率到400MHz的系统时钟，需要进行高达20,000倍的插值。
如果输入不够密（例如用户只提供了1ms间隔的CIR），仿真器通常采用线性插值（Linear Interpolation）。线性插值在频域上等效于$Sinc^2$滤波，会对高频的多普勒分量造成严重的衰减，导致输出信号的多普勒谱在频偏较大处（即高速运动特征最明显处）严重失真，甚至完全丢失10。
结论 **3.1**：“密集CIR”逻辑在数学上是严密的，但在工程上是昂贵的。它要求用户端承担所有的物理层计算（射线叠加、多普勒生成），并要求极高的数据传输带宽。这通常用于**虚拟路测（Virtual Drive Testing, VDT）**场景，即重放现场采集的真实信道数据或高保真射线追踪数据[11]。

3.2 路径二：稀疏CIR + FPGA内部合成（Sparse CIR + Internal Synthesis）

用户逻辑：“我们要们我们让信道仿真的高频率FPGA产生跟CDL对应的多普勒谱，而CIR的间隔可以拉长。”
这一逻辑对应于信道仿真器中的**“动态环境仿真（Dynamic Environment Emulation, DEE）”或“基于模型的仿真（Model-Based Emulation）”**模式。这是解决带宽瓶颈、实现长时间复杂场景仿真的主流技术路线。

3.2.1 从“系数”到“参数”的范式转换

用户提到“CIR的间隔可以拉长”，这里需要极其精准的定义修正。如果拉长的是“复数系数（Complex Coefficients）”的间隔，那么多普勒信息将不可避免地丢失（如前所述的混叠和插值滤波）。
因此，在稀疏模式下，传递给仿真器的不应再是CIR波形本身，而应是控制CIR统计特性的参数（Parameters）。

密集模式输入 **(Dense Input)**	稀疏模式输入 **(Sparse Input)**
$h(\tau, t)$ 的瞬时值	**$h(\tau, t)$** 的统计矩与几何参数
实部 (I), 虚部 (Q)	平均功率 (Power), 延迟 (Delay), 莱斯因子 (K-Factor)
隐含了相位旋转速度	多普勒频率 **(Doppler Frequency)**
必须满足奈奎斯特采样	只需满足大尺度衰落（Shadowing）的变化率

3.2.2 FPGA内部的多普勒合成机制

在稀疏模式下，FPGA不再仅仅是一个播放器，而是一个合成器。商业仿真器（如Spirent Vertex, Keysight PROPSIM）内部集成了基于“正弦波叠加法（Sum-of-Sinusoids, SoS）”或“IFFT法”的衰落生成引擎[5]。
其工作流程如下：

1. 参数接收：FPGA每隔较长的时间（例如10ms, 100ms）接收一次控制指令，例如：“第3径，功率-10dB，多普勒频率300Hz”。
2. 相位累加（**NCO**）：FPGA内部的数控振荡器（NCO）根据接收到的“多普勒频率300Hz”，在每个系统时钟周期（如10ns）进行相位累加：$\theta(t) = 2\pi \cdot 300 \cdot t$。
3. 波形合成：衰落引擎利用SoS算法，生成符合Jakes谱或高斯谱的快速变化复数波形 $c_{fast}(t)$。

4. 调制：将生成的快速波形与用户输入的慢速参数（功率$P(t)$）相乘：$h(t) = \sqrt{P(t)} \cdot c_{fast}(t)$。

逻辑验证：通过这种方式，用户只需要以很低的速率（例如10Hz）更新“多普勒频率”这个参数，FPGA就能以极高的速率（几百MHz）生成连续、平滑且频谱纯净的多普勒正弦波。这完美契合了CDL模型的定义——由参数驱动的随机过程。

结论 **3.2**：用户的第二种逻辑是实现CDL/TDL标准模型仿真的最佳实践。它利用硬件算力（FPGA）解决小尺度衰落（Small-Scale Fading）的高速变化，利用软件灵活性解决大尺度衰落（Large-Scale Fading）的场景演进。

---

4. 深度对比：不同架构下的数据流与信号处理细节

为了更直观地展示两种逻辑的差异，本节将通过技术指标对比和信号处理流程图解（文字描述）进行详细阐述。

4.1 架构对比表

特性维度	密集**CIR**回放 **(Dense Playback)**	稀疏参数合成 **(Sparse Synthesis)**
核心驱动力	外部计算引擎 (MATLAB/C++)	FPGA内部衰落引擎 (Fading Engine)
输入数据类型	复数基带信号 ($I + jQ$)	信道参数 ($\tau, P, \nu_{Doppler}, K$)
数据更新率	极高 ($> 20 \text{ kHz}$ for mmWave)	较低 ($10 \sim 100 \text{ Hz}$)
多普勒来源	输入数据的相位轨迹	FPGA内部NCO生成的旋转相位
插值算法	线性插值或Sinc插值 (易引入失真)	参数线性插值 (平滑过渡)
适用场景	射线追踪回放、实地路测复现	3GPP标准一致性测试、长时动态仿真
主要挑战	接口带宽限制、实时性要求高	模型灵活性受限 (仅限标准谱)
典型功能名	Streaming Mode, I/Q Playback	Dynamic Environment Emulation (DEE)

4.2 3GPP CDL模型在FPGA中的具体实现挑战

在3GPP TR 38.901中，CDL模型的生成公式极其复杂，包含空间相关性矩阵运算 3。

$$H_{u,s,n}(t) = \sqrt{P_n} \sum_{m=1}^{M} \exp\left(j \Phi_{n,m} \right) \exp\left(j 2\pi \frac{\mathbf{\hat{r}}_{n,m} \cdot \mathbf{v}}{\lambda} t \right)$$

在密集模式下：

用户必须在外部CPU/GPU上完成上述公式中所有$m=1 \dots 20$个子径的叠加运算，计算出最

终的$H_{u,s,n}(t)$。这要求外部计算机具有极强的浮点运算能力，且必须与仿真器的时钟严格同步。任何计算延迟都会导致仿真器欠载（Underflow），导致射频输出中断。
在稀疏模式下：
仿真器厂商通常已经将上述公式固化在FPGA逻辑中 5。用户只需配置CDL-A的几何参数（角度扩展、簇延迟），FPGA会自动并行计算20个子径的相位旋转并进行叠加。这不仅节省了用户的计算资源，还保证了微秒级的相位连续性。
值得注意的是，对于MIMO系统，稀疏模式下的FPGA还必须处理空间相关性（Spatial Correlation）。这意味着不同天线端口的衰落引擎不能独立运行，而必须共享同一个相位种子或通过相关矩阵耦合，以保证波束赋形（Beamforming）增益的正确性 12。

---

5. 综合结论与工程建议

基于上述详尽的理论推导与架构分析，我们针对用户的逻辑分析给出最终结论，并针对不同的应用需求提供具体的实施建议。

5.1 逻辑结论

1. 关于**CIR**的定义：用户的理解是正确且深刻的。CIR $h(\tau, t)$ 确实是一个兼具瞬态特征（延迟域）与过程特征（时域）的物理量。它既不是单一的脉冲，也不是静止的状态，而是时变随机场在观测路径上的投影。CDL则是描述这一随机场统计特性的稳态模型。
2. 关于播放逻辑：用户的二分法逻辑（密集 vs 稀疏+合成）涵盖了当前信道仿真技术的两大主流方向，且对各自的成立条件判断准确。
    - 密集回放的成立条件：采样率必须满足奈奎斯特准则覆盖最大多普勒频移，且数据接口能够支撑由此产生的巨大吞吐量。
    - 稀疏回放的成立条件：必须剥离“多普勒生成”的任务，将其从数据流中解耦，转交给硬件内部的振荡器完成。这意味着输入接口的定义必须发生改变（从波形到参数）。

5.2 工程建议

针对用户可能的实际研发或测试需求，我们建议根据具体的测试目的选择架构：

建议一：针对标准一致性测试（**3GPP Conformance**）与性能基准测试

推荐方案：稀疏参数 **+ FPGA**内部合成（**Path 2**）

- 理由：3GPP定义的CDL/TDL模型是统计性的。测试的目的是验证基带算法在特定多普勒谱下的解调性能。FPGA内部的衰落引擎（如Jakes, Rayleigh）经过了严格的校准，能够生成数学上完美的统计分布，且不受接口带宽限制，可以轻松支持数小时的连续测试。
- 实施要点：使用仿真器的“标准模型库”或“DEE/动态模式”。不要尝试自己在MATLAB里生成CDL系数然后稀疏地灌入仿真器，这会弄巧成拙。

建议二：针对算法研发与射线追踪验证（**Ray Tracing / VDT**）

推荐方案：密集**CIR**回放（**Path 1**）

- 理由：射线追踪生成的信道是确定性的，包含特定的几何相位关系（例如大楼反射的具体相位）。FPGA内部的统计引擎无法“猜”出这些特定的相位关系。因此，必须使用密集回放。
- 实施要点：

1. 预处理插值：在将数据送入仿真器之前，在高性能服务器上使用FFT插值法将射线追踪数据（通常间隔较大）上采样到满足奈奎斯特率的密度。
2. 分段流式传输：利用仿真器的深存储（Deep Memory）或分段流式功能，避免实时传输的抖动风险。
3. 关注相干性：确保多天线数据在传输时的时间戳严格对齐，否则MIMO系统的秩（Rank）会受损。

建议三：混合模式（**Hybrid Approach**）—— 针对非平稳信道

如果需要模拟簇的生灭（Birth-Death）或剧烈的位置变化（如卫星过顶），可以采用混合模式：

- 利用稀疏参数控制簇的大尺度参数（时延滑动、功率开关）。
- 利用FPGA内部的**频移控制（Frequency Shift）**功能来模拟多普勒。
- 即：不直接发送相位数据，而是发送"频率"指令（例如："当前时刻多普勒频移 = +500Hz"）。这允许FPGA在接收到指令后的几百毫秒内，以此频率持续旋转相位，既保证了稀疏更新，又保证了相位的连续性。

综上所述，CIR在仿真器中的存在形式取决于我们如何看待它：是把它当作一段录音来播放（密集模式），还是把它当作一段乐谱由机器来演奏（稀疏+合成模式）。对于CDL这种标准乐谱，交给机器演奏（FPGA合成）无疑是最高效、最准确的选择。

---

6. 技术附录：相关数学模型与仿真器参数参考

6.1 3GPP CDL 空间-时间相关性生成公式

参考 [3]，CDL模型的信道系数生成通常遵循以下形式：

$$H_{u,s,n}(t) \propto \sum_{m=1}^{M} \exp\left(j [\mathbf{k}_{rx,n,m} \cdot \mathbf{d}_{rx,u} + \mathbf{k}_{tx,n,m} \cdot \mathbf{d}_{tx,s} + 2\pi \nu_{n,m} t + \Phi_{n,m}] \right)$$
其中 $\nu_{n,m}$ 即为第 n 簇第 m 条子径的多普勒频移。在稀疏模式下，FPGA 实时计算 $2\pi \nu_{n,m} t$ 项。

6.2 常见商用仿真器指标参考

根据调研资料 [10]：

- **Spirent Vertex / VR5:** 支持 DEE (Dynamic Environment Emulation) 模式，参数更新率通常在 100Hz 到 1000Hz 级别，但内部采样率高达数百 MHz。
- **Keysight PROPSIM:** 支持 Fading Playback (密集) 和 Geometric Channel Modeling (稀疏合成)。其 "Channel Studio" 软件负责将射线数据转换为适合硬件回放的格式。

通过正确匹配物理模型与硬件架构，我们才能澄清CIR带来的困扰，实现高保真的无线信道仿真。

[参考文献索引]

- [3] MathWorks. "NR TDL Channel System Object".
- [4] 3GPP. "TR 38.901 Study on channel model for frequencies from 0.5 to 100 GHz".
- [16] Arka. "Channel Emulator Datasheet".

- [7] MDPI. "Channel Emulator Doppler Spread".
- [17] Spirent. "Vertex Channel Emulator Datasheet".
- [1] Wikipedia. "Time-variant system".
- [2] LNTwww. "General Description of Time Variant Systems".
- [5] ResearchGate. "FPGA Acceleration of 3GPP Channel Model Emulator".
- [10] ResearchGate. "General structure of the channel emulator".

Works cited

1. Time-variant system - Wikipedia, accessed December 16, 2025, https://en.wikipedia.org/wiki/Time-variant_system
2. General Description of Time Variant Systems - LNTwww, accessed December 16, 2025, https://en.lntwww.de/Mobile_Communications/General_Description_of_Time_Variant_Systems
3. nrTDLChannel - Model TDL MIMO channel model - MATLAB - MathWorks, accessed December 16, 2025, https://www.mathworks.com/help/5g/ref/nrtdlchannel-system-object.html
4. inside TR 38.901: Content Part, 2 out of 2 - Tech-invite, accessed December 16, 2025, https://www.tech-invite.com/3m38/toc/tinv-3gpp-38-901_b.html
5. FPGA Acceleration of 3GPP Channel Model Emulator for 5G New Radio - ResearchGate, accessed December 16, 2025, https://www.researchgate.net/publication/365271359_FPGA_Acceleration_of_3GPP_Channel_Model_Emulator_for_5G_New_Radio
6. A Novel Non-Stationary Channel Emulator for 6G MIMO Wireless Channels - arXiv, accessed December 16, 2025, https://arxiv.org/html/2501.04240v1
7. Doppler Shift Time Expansion Resolution and Spectral Performance in Wideband Real-Time RF Channel Emulators - MDPI, accessed December 16, 2025, https://www.mdpi.com/2571-5577/2/1/8
8. Dynamic Sub-THz Radio Channel Emulation: Principle, Challenges, and Experimental Validation - OuluREPO, accessed December 16, 2025, https://oulurepo.oulu.fi/bitstream/handle/10024/48251/nbnfioulu-202403132212.pdf?sequence=1&isAllowed=y
9. US9130667B2 - Radio frequency multipath channel emulation system and method - Google Patents, accessed December 16, 2025, https://patents.google.com/patent/US9130667B2/un
10. General structure of the channel emulator. | Download Scientific Diagram - ResearchGate, accessed December 16, 2025, https://www.researchgate.net/figure/General-structure-of-the-channel-emulator_fig7_3154284
11. Emulating Ray-Tracing Channels in Multi-probe Anechoic Chamber Setups for Virtual Drive Testing - ResearchGate, accessed December 16, 2025, https://www.researchgate.net/publication/283845109_Emulating_Ray-Tracing_Channels_in_Multi-probe_Anechoic_Chamber_Setups_for_Virtual_Drive_Testing

12. PROPSIM FS16 5G Channel Emulation Solution - Alltest Instruments, accessed December 16, 2025, https://docs.alltest.net/manual/Alltest-Agilent-Keysight-E7770A-SolutionBrief-31589-.pdf
13. A Real-Time Multi-Path Fading Channel Emulator Developed for LTE Testing, accessed December 16, 2025, https://www.wirelessinnovation.org/assets/Proceedings/2011/2011-2d-briggs.pdf
14. FPGA Acceleration of 3GPP Channel Model Emulator for 5G New Radio - IEEE Xplore, accessed December 16, 2025, https://ieeexplore.ieee.org/iel7/6287639/9668973/09944632.pdf
15. draft R4-2416539 Topic summary [112][318] FS_NR_demod_SCM v0.docx - 3GPP, accessed December 16, 2025, https://www.3gpp.org/ftp/tsg_ran/WG4_Radio/TSGR4_112bis/Inbox/Drafts/%5B112bis%5D%5B318%5D%20NR_SCM/Summary/draft%20R4-2416539%20Topic%20summary%20%5B112%5D%5B318%5D%20FS_NR_demod_SCM%20v0.docx
16. Channel Emulator | ARKA, accessed December 16, 2025, https://arka.org/wp-content/uploads/2024/05/ARKA_Datasheet_Channel-Emulator.pdf
17. Spirent Vertex® Channel Emulator, accessed December 16, 2025, https://www.nubicom.co.kr/download/download.jsp?file_name=spirent/vertex/11.Spirent_Vertex_Technical_specifications_en.pdf
18. VIAVI Vertex Channel Emulator | Scalable RF Channel Testing, accessed December 16, 2025, https://www.viavisolutions.com/en-us/literature/vertex-channel-emulator-data-sheets-en.pdf