

# Haute école d'ingénierie et d'architecture Fribourg Hochschule für Technik und Architektur Freiburg



Systèmes Embarqués 1 & 2: Travail écrit no 3.

Nom: Grossieder

Prénom : Valino

Classe : T-2/I-2 Date: 20.04.2015

Problème nº 1 (interfaçage C - assembleur)

a) Codez en assembleur la fonction « bar » ci-dessous. Note : les « long » ont 32 bits.

typedef long (\*foo\_t) (long a1, long a2); long bar (long p1, foo t foo, long p2, long p3, long p4, long p5) {return p3 + p2 + foo (p5, p1) + p4;}

bar: stanfol sp!, & Ir } add 12, [Sp. # 47 // 74 décoler de 4 puisque on savere sodement tr

bien.

b) Le graphique ci-dessous représente l'état du processeur (registres et pile sur 32 bits) à l'entrée de la fonction « f2 » (aucune instruction de « f2 » n'a encore été exécutée).

produment grand appel a une interruption

int f2 (int a1, int a2, struct S\* a3) {return a2 + f3(a1, a3);} Indiquez la valeur des paramètres a1 à a3.

| low address             | 100  |
|-------------------------|------|
|                         | 414  |
|                         | 153  |
| SP (à l'entrée de f2) → | 0    |
|                         | 567  |
|                         | 898  |
|                         | 910  |
| high address            | 1114 |

| RO | 10   |
|----|------|
| R1 | 1020 |
| R2 | 0    |
| R3 | 45   |
| R4 | 18   |
| R5 | 90   |
| R6 | 33   |

07 : 1020 -


c) Implémentez en assembleur le passage par valeur de la variable « int var ; » dans le registre RO

ldr ro, = ver





#### Problème nº 2 (Interruptions)

La figure ci-dessous représente les différentes transitions que le microprocesseur et son logiciel effectuent lorsque une interruption est soulevée avant de pouvoir exécuter la routine d'interruption (ISR).




a) Décrivez succinctement les opérations effectuées lors des transitions 1 à 4. Précisez si celles-ci sont effectuées par le microprocesseur (hw) ou par le logiciel (sw).





b) Implémentez les opérations assembleur que le microprocesseur devra exécuter pour sauvegarder et restaurer l'état du microprocesseur lorsqu'une interruption matérielle (IRQ ou FIQ) est levée. Indiquez le numéro de la transition où s'effectuent ces opérations



c) Représentez sur le graphique ci-dessus la commutation de contexte d'interruption.

Parke @ et (2)

d) Représentez sur le graphique ci-dessus la latence.

de l'errisvé de l'interrupt ou jusqu'é la fin de la proiti (2)

e) Donnez le terme technique de la variation du temps de latence et citez 2 exemples qui peuvent la faire varier fortement.

Gigue d'interruptron ou jitter interrupt


a) le temps d'execution de l'instruction la glus langue.

(i) le temps où les interruptrons sont désoctivées.

#### Problème nº 3 (Interruptions)

La figure ci-contre représente le système d'interruption du microprocesseur i.MX27.

 a) Décrivez succinctement le rôle des composants ci-dessous et indiquez la méthode utilisée par le composant pour identifier la source d'interruption.



- · ARM: priorité d'interruption -Active l'interription et cherche l'adresse de la routine d'interruption
- · AITC: Forterryption vectorisé

  Recoit une interryption soit du GRTO soit des periphérique interne
- GPIO: Scruteten logiaielle
  regoit interruption d'un périphénique axlerne
  et determine de quel périphénique il provient
- b) Implémentez en assembleur la fonction « void init\_sp (int mode, void\* sp); » permettant d'initialiser les pointeurs de piles pour les différents modes du μP (registre SP).

init\_sp: stand sp!, \$10-102, [1]

MIST SP\$S-C MOU TH, 13

add 13, 10

MST SP\$S-C, 13

MOU SP, 174

MST SPS-C, 14

Idanted Sp! \$10-102, 123

M 01110 00 01100

c) Indiquez le type de pile utilisée et comment celle-ci fonctionne.

ple full descending

On commonce a slocker les données à l'adroise le plus grande et on remonte vers les odrosses jous petiter

d) Sachant que « var » est une variable de type « int », décrivez pour quelle raison l'opération « var++; » n'est pas atomique et indiquez les instructions à effectuer pour rendre cette opération atomique.

On the sail pas quand l'incuement us être foit (ext il peut y avoir une illegighten entre deux)

il last dessitiver les interriptions avont, deire l'apération voirte près réadiver les interriptions

Corde

trousal sur read modify write

plusicus instruction deck poer incrementer

those interruption per intervenir etite deux instructions

[Gac/04.2015] T-2/I-2


edd Str

## Problème nº 4 (Entrées/Sorties)

La figure ci-contre représente le schéma de principe pour le traitement par interruption d'un contrôleur pour une interface Ethernet à 100Mbit/s full-duplex.

a) Décrivez la fonction des tampons de réception et d'émission (RX ring buffer et TX ring buffer).

Les tempors pernellent de stecheur les informations pour que l'application ou le périphétique ne soit pas dolignes de tout le temps scruteir pour abtenir ou envager des données



b) Décrivez le rôle de la routine d'interruption (isr).

Le rosultine d'interription de recevoir les interriptions du ponptenque et un aller stroken ou chercher les informations dons les sulfer

c) Implémentez la routine « void send\_frame (const msg\_t\* frame); » permettant à l'application d'émettre des trames.

#define CTRL\_TE (1<<1) // transmitter interrupt enabled
static volatile struct ethernet\_ctrl {
 uint16\_t ctrl; // control register
 /\* ... other registers... \*/
} \* ether = (struct ether\_ctrl\*)0x2001c000;
struct fifo {int in; int out, msg\_t frames[512];} tx\_fifo;</pre>

void send\_frame (const msg t\* frame) {

while the file wint to sife to the lesinburghing that it (tx file wint tx Sife to the lesinburghing le buffer dens tx dito to trendin) the lesinburghing le buffer le buffer dens les interruption

d) Pour le contrôleur Ethernet ci-dessus et le mode de traitement par interruption, dimensionnez le tampon de réception afin que la latence maximale autorisée côté application soit au minimum de 45 ms.

Afin d'économiser la taille mémoire nécessaire, le tampon de réception sera formé de blocs de 200 bytes chacun. Si la taille du paquet dépasse la taille maximale d'un bloc, celui sera stocké sur plusieurs blocs.

Côté réseau des paquets de 125 bytes et/ou 1250 bytes (framing compris) sont émis en burst de 5 ms à plein débit et suivi ensuite d'une pause de 10 ms.

15ms 125 byles = 1000 bil 1250 byles = 1000 obi

10000 = 10ps 100.100 = 10ps

scolus Tom ASMS = 1000 poquels On 13

15ms = 100 papel

2

0 = 385 000 = x = 1875 015

3000 - 125 = 375000 byles telle

[Gac/04.2015] T-2/I-2

# Problème nº 5 (Systèmes temps-réel)

- a) Citez les composants principaux du noyau d'un système d'exploitation.

  - · Ordonnanceur
  - · Reriodic Timer
  - · Mécanisme de Synchronisation.
  - · Mécanisme de gestion des interription. · Mécanisme d'échange d'information.

  - · Costionneire de mémoiro /
- b) Définissez la structure minimale du TCB (Thread Control Block)

struct tcb { viol32+ register []

c) Implémentez la fonction de transfert implémentant le la commutation de contexte entre deux threads. void transfer (struct tcb\* former, uint32\_t psr, struct tcb\* new) ; transfer :

d) Définissez la structure minimale d'un sémaphore.

struct semaphore {

Dans exam oral

e) Implémentez la fonction « void sema\_signal(int id) ; » permettant de libérer le sémaphore. Quelques éléments de réalisation :

struct semaphore sema [200]; struct tcb\* sema\_extract\_thread (int sema\_id); // extrait 1er tcb contenu dans la liste du sémaphore, retourne 0 si aucun tcb n'est dans la liste

void sema\_signal(int id) {

if (id < 200 R2 semetiall -o is use) {
while (seme-extract-thread (id) f= (1), 1

Sematiall -o is use = false;

semalid].counter++; Struct tob# tob = extend. Hread(1d)
if (tob!=0) {
tob-solale = WATING