

## Travail écrit 1: Système Numérique 2

2017/2018

Filière: Télécommunication

Classe: T-2a, T-2d

Date: 10 avril 2018, 15:00 à 16:35

Professeur: Fabio Cunha

Nom et prénom : Zamban Yarrich

Points: 19.75/20 Note: 5.9

## Problème 1 : Théorie sur les systèmes numériques (7 pts) 7

a) Dans le monde des systèmes numériques, il existe plusieurs familles.
 Citez ces familles et expliquez quelles sont leurs avantages/inconvénients.

- Circuit stordonds: circuit / dip basé unquanent son les porte logiques de 2/2 pts
bases. Ne pernet que de concessir efficacement des algorithme très simples
et peut aspidement predre besussur de places.

- PLD: c'raile programables allat de la ROM à la FPGA, sociaités' sont dégis en place et an programme les l'ens entre celles-ci. Adapté pour du petite projets V peu complexe, mais peut bount tès n'ite l'initiat sie an a besoin de atauts conceurér des civilités sus au le confidence.

Asic: C'raint ou le liberté de conception est bien plus grande et oir en travaille our plusieurs "courses" d'implémentation tout en permettent son prope mapping / routing. V

C'est afinal pour les gross présets complexes con on re fait aucun "grapillage" & que le circuit

b) Expliquez le fonctionnement et l'utilité du composant look-up-table (LUT) dans une est "unique".

FPGA. Illustrez vos propos par un schéma si nécessaire.

strez vos propos par un schéma si nécessaire.

Mois le dévelopment est très long et containe.

1 pt

Plutat qu'utiliser des portes logiques pour implémenter une "tablide vérité", on délise une LUT qui utilise un multiplemen pour associa des entrées à des socias et

des' n'em	programables:	ed équislent à le tables de vérité	000000000000000000000000000000000000000	S 0 1 1 0 1 1 0 0
Fabio Cunha	0-11	1/8	TE3.docx	
	LUT abc			



c) Expliquez à quoi sert le fichier .ucf dans un projet VHDL. Quels types d'informations peut-il contenir? Donnez deux exemples d'informations.

Se fisher de containte utilisateur pomet este autre d'assigner 1/1pt
un I/O à un pin de la FPGA: On peut donc y trouver, por
escençle: — A quel pin est associé que 10
— Quelle contrainte est forcée sur tel outel 1/0 (Buffer, type de pin, ...)

d) « La technologie FPGA est venu combler un manque dans le monde des systèmes numériques ». Expliquez cette affirmation.

Les PLDs sont aboptées pour les petits projet simples

1/1pt

Les Asic sont adoptées pour les gross projets complexes.

Ette deux, avont la FPGA, il n'y avoit pas grand chose !!

e) Quand est-ce qu'un glitch statique se produit ? Quelles solutions proposez-vous pour supprimer ce phénomène ?

Il se produit quand une entrée a monantarément une valour et 1/1 pt so valour inverse en nême temps?

Pour suprimer ce problème, en doit porfois utiliser des portes "redondontes"

qui en régles de la consert par lors des promptes de volun cultiques.

Dons une table de Konowyh, als reviert à fire des resouvenents;

f) Pourquoi est-il judicieux de faire une simulation post-routage? Quelles sont les informations supplémentaires fournies avec cette simulation en comparaison avec la simulation fonctionnelle?

Eté simulation pred en compte le temps que mette les régnouse 1/1 pt pour "ésoph" à un dongement en fonction de leur déstance sérognophique our les fips a et de la déstance à porrouir sur les noutes implémentées, temps de papezation


Cela pout nottre à jour des glitols qui sont difficilement d'occarables à la gritoise,



#### Problème 2: Testbench (7 pts)


6.75)

On veut tester le circuit ci-dessous, composé d'un registre flip-flop et d'un multiplexeur. Le code VHDL du circuit est décrit ci-contre :



```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY reg_mux IS
              a, b, c, d: IN STD_LOGIC_VECTOR(3 DOWNTO 0);
sel: IN STD_LOGIC_VECTOR(1 DOWNTO 0);
clk: IN STD_LOGIC;
     PORT (
                x, y: OUT STD_LOGIC_VECTOR(3 DOWNTO 0));
END ENTITY:
ARCHITECTURE reg_mux OF reg_mux IS
SIGNAL mux: STD_LOGIC_VECTOR(3 DOWNTO 0);
BEGIN
     mux <= a WHEN sel="00" ELSE
b WHEN sel="01" ELSE</pre>
               c WHEN sel="10" ELSE
              d:
     x <= mux;
     PROCESS (clk)
     BEGIN
          IF (rising_edge(clk)) THEN
         y <= mux;
END IF;
     END PROCESS:
END ARCHITECTURE;
```

#### Et la simulation que l'on veut effectuer est illustrée sur l'image ci-dessous :



 Écrivez le code VHDL du testbench correspondant à cette simulation. Ce modèle n'est pas paramétrable (aucun généric).

75/ 5 pts

Utilisez les instructions "assert" et "report" pour vérifier l'état des sorties


**1**/ 2 pts



### Problème 3 : Testbench (6 pts)



#### Soit le circuit suivant:



#### Vous devez:

a) Définir, à l'aide d'un chronogramme précis, le testbench que vous voulez réaliser afin de vérifier le bon fonctionnement du circuit de manière complète (toutes les possibilités seront vérifiées)

NB: Votre testbench commence par activer le reset i des flip-flops D.

 $\frac{7}{2}$  2 pts

b) Écrire le code VHDL du testbench que vous avez défini au point b).

NB: Vous devez utiliser les instructions assert et report afin de vérifier que la sortie Out o possède la bonne valeur.

4 / 4 pts

# TEO3 Sys, Num. 2

```
Problème 2
                       library LEEE!, use IEEE. STD-logic -1164.all!,
entity to is
end 16%
diditecture Belowial of to is
The same
  Component next_mux 15
      Port (a, b, c, d: in std-logic-vector (3 Dounts O),
              sel i in stil logie rector (1 dounts 0);
              cle: In std - logic,
              x, y; out std-logic-rector (3 dounts 0));
   end component;
                                     (x-16, x16)
  SIGNAL a_tb, b_tb, c_tb, d_tb" std_logic_vector (3 downto a);
  SIGNAL sel-16: std-loyie-vector (1 downto a);
 SIGNAL alle 16: std-loge,
 Constant alk - paid: time 1= 100 ns;
begin
 voti reg-mux
     Portmap ( a => a tb, b=> b tb, c=> c tb, d=> d tb,
                 sel =) sel-tb, clh=) dh-tb, x=) x+b, y=)y-tb);
                                                             b-signal i process
                                       a _ signal ; process
clk - signal; process
                                                             begin 6- +6<= "0100";
    begin clk_tb <= 101;
                                        a = > 16 = "0010";
                                                               would for 250 no;
                                       wait for alk-pained,
        wait for dk - period /2;
                                       d-tb <= "0011";
                                                               6-16= "0101";
        clle_tb <= '1';
                                                               wait
                                       wall for 550 no
         wait for all-period /21,
                                       d_tb <= "0000";
                                                             end process;
    end processi,
                                      and process;
```

```
d-signal; process
                                                        1 sel - signal i process
a-prignal | process
                                 begin 1-16= "1000";
begin c-tb <= "0110";
                                                             Aft. 144= 116011;
                                  walt for 550 no;
   wait for 400 no;
                                    1-16<= "1001";
   c-tb <= "0111";
                                  wait!
   wort
                                 end process!
end process'
                                                             Par 1 in. 0 to 3 loop
                                                               sel stb <= otd-logic-vector( )
sortie ; process
                                                                                  to-uniqued (1,2)
                                                                Wait for 150 a. s 1,
 begin
   assert (x-16="0010" and y-16="0000") report "1";
                                                            end loop; K- wit for 200 ns
   write forch-period 12 1,
  docent (x-tb="0010" and y-tb="0010") report "2";
                                                             wait
                                                           end process,
  wait for dk-period/2;
  appert (x_tb = "0017" and y-tb="0010") report "3!";
  want for dla-period/21,
  asset (x _ tb = "0100" and y _ tb = "0011" / report "4";
  wait for dk-period;
  asset (x-t6 = "0100" and y-t6 = "0011") report "5";
  wait for all - period /21,
  assert (x-76 = "0101" dry = "0100") report "6";
  wait for alk-paid/2,
  doort (x-tb = "0110" and y-tb = "0100") report "7";
  wait for de-period/2%
  assot (x_tb= "0110" and y-tb = "0110" | report "8";
  asset (x-tb = "0000" and y-tb = "1001" ) report "11";
  wait for elk, paid,
```

walt;

end proceso;

end orbitestures;

Zambon Yamiek Problème 3 olk\_paide: 100 m al a-tb 6-16 / cle\_tb sel\_tb out\_t6 1 rot -1-6 6) Horany IEEE , USO IEEE, STD-Logic - 1769, all, entity to is anditestine behavoiral of 16 is component 16-3 is PORT ( input 1 -1 : In all logie; input 2 \_i: in stallagie, sol-i, resol-i, alk-i in all logicout a sout all logic! end composed Signal d-to, 6-to, de-to, ad-to, out-to, not-to; std-logie = '0'; constant le-period it too time := 100 no; begin wot: 16-3 PORTMAR ( input 1\_1 = ) a -tb, input 2\_1 = ) 6\_tb, sel\_1 = ) sel\_tb, reset\_1 = ) ast-tb, cla\_i=> cla\_t6, out-0=> out-16); Ik - signal ; process ! ast - signal : process begin begin alle 16 = '0'; wait for all - period/21, 100 - 16 = '1'; wait for 1000; alle to <= 191; wait for alle-pariol/2; ( not\_tb <= 'o'; wait; ( end-process; and process'

```
6 - signal ; process
d-signal; process
                                                            all _ signal; process
begin for in 10 to $ loop
                               bogin 1
for in a to 10 loop
                                                            begin
                                                             sel - 16 <= 101;
                                6-16 <= 101%
       a-tb <= 101%
                                                             woit for 400 ms;
        Waithouth - paried ?
                               wait for (2 * clk-period);
                                                            sel_t6 <= 11;
        a-tb<= 1111,
                               6-16 <= 191.1,
                                                            woult,
                                wait for (2 * De period),
        wait for elk-period;
                                                            and process;
                              end loop,
   end loops
                                work,
   wait!
                             tend process ,
end process:
out put : process
begin
    for i in ata # loop
       docent (out_tb='0') report "1";
     wait for alk-period/2,
    end loop,
    for 1 in ato $ loop
        dosat ( out- t6 = '1' 1 report "2";
        wait for le-period;
       anost (out - 16 = 611 report 13";
       wait for Ila-period ,
   end loops,
    assert ( sut _ +6 = '0') report "4";
    wait for clk_priod;
    desert (out _tb='11' report "5";
end process;
end orchitedre;
```