

Systèmes Embarqués 1 & 2 p.05 - Architecture interne

Classes T-2/I-2 // 2018-2019

Daniel Gachet | HEIA-FR/TIC p.05 | 18.04.2019





- Introduction
- Architecture interne
- Composants internes
- Modes de fonctionnement
- Registres
- Exécution des instructions
- Encodage des instructions

Introduction

- ARM (Advanced RISC Machine) est une famille d'architectures de microprocesseurs pour divers environnements avec un jeu d'instructions de type RISC (Reduced Instruction Set Computing)
- La série des processeurs ARM Cortex version 7 se décline en 3 familles principales
 - La famille ARM Cortex-A (v7-A)
 - Processeurs d'applications pour des systèmes d'exploitation complets
 - La famille ARM Cortex-R (v7-R)
 - Processeurs embarqués pour des applications de contrôle temps réel
 - ► La famille ARM Cortex-M (v7-M)
 - Processeurs pour des applications de type SoC (System on Chip)




Architecture des processeurs ARM

- Le μP ARM implémente les caractéristiques propres aux processeurs RISC
 - instructions de longueur unique et fixe (32 bits) afin de simplifier leur décodage
 - registres de taille et de format uniforme (32 bits)
 - mécanismes de transfert (load and store) avec des opérations s'effectuant uniquement sur les registres et non avec la mémoire
 - modes d'adressage simples où toutes les adresses de transfert sont déterminées uniquement à partir du contenu des registres
 - modes d'adressage auto-incrémentés et auto-décrémentés afin d'optimiser l'exécution de boucles
 - instructions assembleur s'exécutant conditionnellement pour optimiser la vitesse



Architecture interne du μP ARM Cortex-A8





Composantes internes

Instruction Fetch Unit

Cette unité est responsable pour le chargement des nouvelles instructions à exécuter. Elle est connectée à la mémoire principale externe du μP par l'intermédiaire de la mémoire cache d'instructions de premier niveau (L1 I-Cache).


Instruction Decode Unit

Cette unité est chargée d'analyser les instructions pour déterminer les opérandes et le type d'instruction à exécuter. Le μP est capable de traiter deux instructions en parallèle.



Composantes internes (II)

- Instruction Execute Unit
 - Cette unité composée de quatre pipelines
 - deux pipelines symétriques pour les opérations arithmétiques et logiques (ALU)
 - un pipeline pour les opérations de multiplications (MAC)
 - un pipeline pour les opérations de transfert (LS)





- ▶ L'ALU est équipée d'un barrel shifter pour exécuter les instructions avec des opérations de rotation ou de décalage en 1 cycle d'horloge
- Toutes les opérations sont effectuées sur des mots de 32 bits
- L'unité est connectée à la mémoire principale par l'intermédiaire de la mémoire cache de donnée de premier niveau (L1 D-Cache)



Composantes internes (III)

■ NEON Media Processeur

Ce processeur permet d'effectuer des opérations avancées SIMD et d'exécuter des opérations sur les nombres réels

■ CP15-MMU

Le CP15 et la MMU (Memory Management Unit) sont chargés du contrôle des accès avec la mémoire principale externe et les périphériques ainsi que de la translation des adresses virtuelles en adresses physiques

■ L2 Cache Memory System

La mémoire cache de niveau 2 implémente la mémoire tampon entre la mémoire principale et les unités internes du μP

μP-Bus Memory Interface

Cette interface est l'interface de communication entre le μP et les périphériques externes (mémoire et/ou contrôleurs)



Modes de fonctionnement


Le processeur implémente de 8 modes de fonctionnements

Mode	Abrv.	Code	Description
User	usr	0b10000	Mode d'exécution normal de programme par les utilisateurs (OS)
FIQ	fiq	0b10001	Mode actif lors du traitement d'interruptions demandant un traitement rapide
IRQ	irq	0b10010	Mode actif lors du traitement d'interruptions normales
Supervisor	svc	0b10011	Mode utilisé lors de l'exécution de code propre au système d'exploitation (OS)
Monitor	mon	0b10110	Mode sécurisé, disponible seulement avec l'extension
Abort	abt	0b10111	Mode actif lors d'accès invalides avec la mémoire
Undefined	und	0b11011	Mode actif lors de l'exécution d'instructions non définies / supportées par le processeur
System	sys	0b11111	Mode privilégié permettant d'accéder les registres du mode utilisateur



Registres internes

Le processeur dispose de 40 registres internes à 32 bits




- En mode privilégié, le µP a accès à l'ensemble de ses ressources internes (registres, coprocesseurs,...)
- En mode non privilégié, le μP dispose d'un accès limité



Program Status Register

 Le registre de statut est accessible depuis tous les modes de fonctionnement du processeur. Il contient les fanions de conditions (flags), les bits de contrôle des interruptions, les bits de contrôle du mode de fonctionnement du processeur ainsi que d'autres bits relatifs au fonctionnement du μP



- En mode privilégié, ce registre est nommé CPSR (Current Program Status Register)
- Le registre SPSR (Saved Program Status Register) sert à la sauvegarde du CPSR
- En mode non privilégié, ce registre est nommé APSR (Application Program Status Register) où seuls les fanions sont accessibles (bits[31:27]+[19:16])



Program Status Register (II)

« Condition code flags »

The N, Z, C, and V (Negative, Zero, Carry and oVerflow) bits are collectively known as the condition code flags, often referred to as flags. The condition code flags in the CPSR/APSR can be tested by most instructions to determine whether the instruction is to be executed.

■ « Interrupt disable bits »

I, and F are the interrupt disable bits


- ▶ I bit disables IRQ (Interrupt Request) interrupts when set
- ▶ F bit disables FIQ (Fast Interrupt Request) interrupts when set

« Mode bits »

M[4:0] are the mode bits. These determine the mode in which the processor operates (usr, sys, fiq, irq, svc, mon, abt, und).


Program Counter

- Chaque instruction assembleur est codée sur 32 bits et est contenue dans une partie consécutive de la mémoire
- Le compteur ordinal (PC Program Counter) contient la position courante du programme en cours d'exécution
- Le contenu des 32 bits pointés par le PC est chargé dans le registre d'instruction (Instruction Fetch Unit), puis décodé (Instruction Decode Unit) et finalement exécuté (Instruction Execute Unit)
- Le PC est ensuite incrémenté de 4 afin de pouvoir exécuter l'instruction suivante



Exécution - instructions

 L'exécution des instructions assembleur est décomposée en plusieurs étapes, p. ex. en 3 (ARM7), 5 (ARM9) ou 13 (ARM Cortex-A8)





Exécution – performances

- Les performances d'un microprocesseur sont fortement dépendantes du temps qu'il utilise pour exécuter les instructions assembleur d'un programme
- Ces instructions sont exécutées séquentiellement, en traitant à chaque cycle d'horloge une partie de l'instruction




Ce mode d'opération est simple, mais peu efficace



Exécution - pipeline

- Pour augmenter ces performances et réduire le temps d'exécution, il serait judicieux d'exécuter plusieurs instructions en parallèle
- Cette technique est connue sous le nom de pipelining



 Pour cela il suffit de dupliquer certaines ressources du microprocesseur (p.ex. l'ALU avec une logique d'incrémentation des adresses)



Encodage du jeu d'instructions


	31302928	27	26	2 5	24	23	22	21	20	19	18 17	16	15	1.4	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Data processing immediate shift	cond [1]	0	0	0	١,	рс	ode		s		Rn			R	d		8	hif	an	nou	nt	shi	ft	0		R	m	
Miscellaneous instructions: See Figure A3-4	cond [1]	0	0	0	1	0	x	x	0	x	хх	x	×	×	x	x	×	x	x	x	x	x	x	0	x	x	x	×
Data processing register shift [2]	cond [1]	0	0	0	١	opc	ode		s		Rn			R	d			F	ls		0	shi	ft	1		R	m	
Miscellaneous instructions: See Figure A3-4	cond [1]	0	0	0	1	0	×	x	0	x	х х	x	×	x	x	x	×	x	x	x	0	x	x	1	×	x	x	×
Multiplies: See Figure A3-3 Extra load/stores: See Figure A3-5	cond [1]	0	0	0	×	×	x	x	x	×	хх	x	x	x	x	×	x	x	×	×	1	x	×	1	×	x	×	×
Data processing immediate [2]	cond [1]	0	0 0 1			opcode			s	Rn				R	Rd			rotate				imn			mediate			
Undefined instruction	cond [1]	0	0	1	1	0	x	0	0	x	хх	×	x	×	x	x	х	x	x	x	×	x	x	x	×	x	×	×
Move immediate to status register	cond [1]	0	0	1	1	0	R	1	0	Mask				SE	SBO		rotate				immedia					ate		
Load/store immediate offset	cond [1]	0	1	0	Р	U	В	w	L	Rn			Rd								immediate							
Load/store register offset	cond [1]	0	1	1	Р	U	В	w	L		Rn			R	d		s	hift	am	oui	nt	shi	ft	0		R	m	
Media instructions [4]: See Figure A3-2	cond [1]	0	1	1	×	×	x	x	x	x	хх	x	x	x	x	x	x	х	x	x	×	x	x	1	×	x	×	×
Architecturally undefined	cond [1]	0	1	1	1	1	1	1	1	×	x x	x	x	x	×	x	x	×	x	x	1	1	1	1	x	x	x	x
Load/store multiple	cond [1]	1	0	0	Р	U	s	w	L		Rn								re	gis	ter	list						
Branch and branch with link	cond [1]	1	0	1	L										24	-bit	off	set										7
Coprocessor load/store and double register transfers	cond [3]	1	1	0	Р	U	N	w	L		Rn			CF	Rd		(p_	nun	1			8-1	oit o	offs	et		٦
Coprocessor data processing	cond [3]	1	1	1	0	o	opcode		1		CRn			CRd			(cp_num		n	ор	code2		0	CF		Rm	
Coprocessor register transfers	cond [3]	1	1	1	0	op	coc	le1	L		CRn			R	d		(p_	nun	1	ор	code	2	1		CF	Rm	1
Software interrupt	cond [1]	1	1	1	1										sw	in	ıml	ber			_							
Unconditional instructions: See Figure A3-6	1 1 1 1	x	x	×	x	x	x	x	x	х	x x	x	x	x	X	x	x	х	x	x	x	x	x	x	X	x	x	×

Figure A3-1 ARM instruction set summary

⁰www.arm.com



Exemple d'instruction simple



code machine 0xE3A05007

action sauvegarde la valeur 7 dans le registre R5