

2
Travail écrit 1: Système Numérique I

2017/2018

Filière: Télécommunication

Classe: T-2a, T-2d

Date: 22 décembre 2017, 13:00 à 14h35


Professeur: Fabio Cunha

Nom et prénom : Zanbon Vanich

Points: 14.5 /15 Note: 5.8

Problème 1: Filtre Average

Soit, un filtre qui consiste à faire la moyenne sur 4 échantillons non-signés:



Vous devez concevoir ce circuit en utilisant un generic « Nbits_g » déterminant la taille des bus d'entrée et sortie ainsi que des bus internes. Notez que :

- Enable_i active le bloc lorsqu'il est à '1' et met les sorties à '0' lorsqu'il n'est pas activé.
- La sortie Ready_o indique lorsque la sortie Avg_o contient une première valeur moyennée (après 4 échantillons) et reste à '1' tant que le filtre continue actif

Vous devez:

a) Écrire le code VHDL correspond à la description ci-dessus

4/ 4 pts


b) Donner un exemple de chronogramme afin de démontrer le fonctionnement du bloc. Décrivez les signaux internes si nécessaire.

2/ 2 pts



Problème 2: FSM

Soit, le composant suivant, contenant une machine d'état, des flips-flops et un counter :



Vous devez:

a) Écrire le code VHDL correspondant à la machine d'état ci-dessus

b) Décrire le comportement et la fonctionnalité de ce circuit. Soyez clair dans votre explication.

 $\frac{7}{2}$ pts


Fabio Cunha 2/6 TE2.docx



Problème 3 : FIFO

Soit un FIFO à 4 places mémoires. Le mécanisme d'écriture et de lecture est exactement le même que celui développé au cours. Chaque place mémoire peut contenir un mot de 8 bits. L'horloge système clk_i appliquée à une fréquence de 10MHz. Ce FIFO travaille au flanc montant de clk_i.

Lorsqu'il est plein, il faut faire en premier une lecture avant de pouvoir, le cycle d'après, faire une écriture (ou une écriture et lecture simultanée). Lorsque le FIFO est plein, si l'utilisateur fait quand-même une écriture et une lecture simultanée alors seulement la lecture est effectuée. Lorsqu'il est vide, il faut faire en premier une écriture avant de pouvoir, le cycle d'après, faire une lecture (ou une écriture et lecture simultanée). Lorsque le FIFO est vide, si l'utilisateur fait quand-même une écriture et une lecture simultanée alors seulement l'écriture est effectuée. Dans tous les autres cas une lecture et une écriture peuvent être faites simultanément. Un chronogramme incomplet d'écriture et de lecture est donné ci-dessous:



Les données à écrire data_i vont de 0 à 3, 2 à 1 puis de nouveau de 0 à 3 etc.

a) Complétez, sur cette donnée, le chronogramme

life enfly : Jonnée (on diere lecture sécriture donc la sorre d'intent)

life-full : alterrée (on lit quand o'est plein (éviture ignaie) puis on écit et remplit à nouvern)

TEO2 Sys. Num.

```
Problème 1
, a) library IEEE.
   Use IEEE. old-logie_1164, all,
   Use / EEE, rumeric_std.
   exity filtre is
        openeric (Nbit-of i the integer: = 4); -- orbitaine
         port ( Enable _; , dl -1, reset_i : in std-logic;
                Data-; in std-logic_vector (Nbit-g-1 downto O)
                 Ready - o : out It It logic ,
                 Aug - o ; out do loge - vector (Noit-g-1 downto a));
   end filter,
   architecture behavoid of filtre is
        SIGNAL Datain of integer range 0 to 2 ** (Noit-8-1);
       Type ht-Among is array (0 to 3) of integer range 0 to 2** (Nbit-q-1):
        SIGNAL memory: White het Among.
        SIGNAL n-value - o: integer range o to 4;
        Begin
        Datain - o <= still to integer ( enriqued ( Data -il);
        Avg_o <= otd-logic_vector (to_unsigned ( Dataout_o, Nbit_g) );
       memory: process (dk_1, reset_1)
                 Repet-1 = 111 then
                    nemony <= (allow =) (aldows =) )
                    0-Value_s <= 0
                   all riving edge (dla_1) then
                    if enable i = '4' liken
```

namony (3) <= removy (2),

nemary (2) <= nemary (1);

```
if n-value 5 4 then
                 a-value?= a-valuer+ 1;
           end if;
      else -- enable = 'o'
               0- value = 1011,
               memory (= (allow =) (allow =) 0));
      endif s
 end if;
and process;
 moyene: process (n- value - s, memory)
      begin
              n-value - s < 4 then
                                               -- 3 premiers Lick ou enable i = 'a'
               Ready -0 <= 101;
                Dotrout - 0 <= 0;
                Ready -0 <= 11' 1,
                Dota out - 5 = ( memory (0) + memory (1) + memory (2) + memory (31) /4 1,
        end if;
 end process ,
end beloward;
      Postor
      alk_i
     Dota -1
     Enable - 1
     Ready - 0:
     Avy-oi
     Reser : 1
```

```
Zambon Yanida
Problème 2
library IEEE;
 Use IEEE, did - logic - 1164, all
 extiley FSM is
        port ( Stark-i, Stop-i, clh-i, reset-i in old - logici,
               Cot_1 in std_logic-rection (7 downto 0),
                Lood-o; Decr-o, Delay-o; out old-logic);
 end FSM;
 arditecture behavoid of FSM:
  Type state is (IDLE, LOAD, DECR, STOP, PULSE),
   SIGNAL stat - puter, stat - present : State 1,
  begin
     sortie i process ( etat - present)
           Delay <= '0'; Decr-0= '0'; Load-0= 0";
             IP ( etal posent = IDLE) Hen
                 Debes 2504 Decoca of book or - - Rien
             doil ( etat present = Load ) Iden
                Lodd - 0 <= 111,
              elsif ( stat - pread = Dea ) then
               Den-0 <= 1
              eloif (etat-present = Pulse) then
                  Delay = 0 <= 1111,
              else -- Stap
                    -- Rigd
            end if
           and process i,
     Registre: process (dhi, reset_i)
                if reset i = 191 then
                      stal: _ present <= $IDLE:
```

eloif Noing - edge (dk-1) then

end if

end process;

stat - present == stat - futur ;

```
state-marline; process (Start -: , stop -i, cont -i, etat-present)
         if ( etat - present = 1DLE) then
                 If stort = 1 421 then
                      stat-futur <= LOAD;
                else stat-futur == IDLE;
          eloif (stat-pasent = LOADI then
                     Decr ;
          elsif ( stat-posent = Dea) Her
                     if cut -1 = 'Doos oos ! they
                         etat - futur <= Pulse;
                    elsif Stop 1 = 11 1 When
                         etat lutur <= Stop!
                         dat futur <= Decr.,
                    send if
          eloif ( etat. prosets = Stop) then
                    ip Stop 1 = 0 then
                       etat _ futur == Dear;
                       stat - Julien < = Stop!
                    and If
          else -- Pulse
                   etat - futur <= 1 dle v,
        end if,
    end process ",
 " loveworld bors
b) le composait pernet de généra une impulsion de 1 orghe cycle d'horloge dans
    "D_1 +2 cycles. De volen d'estrée est placée, on la dange en lançant le compleur (1 cyle),
     on la décrémente jusqu'à O (D-i cycle) pois on génère un pulse de 1 (1 cycle).
   Le "chars" peut Egolenet être stoppe et repris là aù il o'est anêté.

due l'estrée Stop_:. PS: in le compteur reconnerse, il y aura alors une implaisa tous les

~ 255+2 cycles.
```