Nom: Zambon

Prénom : Yawa

Classe : T-2/I-2 Date : 14.06.2018

Problème nº 1 (Entrées/Sorties)

Une équipe de développement logiciel dispose d'un pilote pour un contrôleur de port série. Ce pilote permet l'émission et la réception de caractères 8-bits. Par souci de simplification, il a été conçu en mode par scrutation (voir code ci-dessous). Pour améliorer la réactivité du système, l'équipe souhaiterait maintenant l'adapter pour travailler par interruption.

```
struct uart_ctrl {
      uint32_t data;
                              // 00 : data register
      uint32_t ier;
                              // 04 : interrupt enable register
      uint32 t lsr;
                               // 08 : line status register
};
// IER register definition
#define IER_RX_IT_ENABLED
                               (1 << 0)
                                           // 1 to enable the RX interrupts
#define IER TX IT ENABLED
                               (1 << 1)
                                           // 1 to enable the TX interrupts
// LSR register definition
#define LSR RX IT PENDING
                               (1 << 0)
                                           // if 1 then at least 1 character
                                           // has been received
#define LSR TX IT PENDING
                               (1 << 1)
                                           // if 1 then character could be
                                           // transmitted
#define LSR RX FIFO EMPTY
                               (1 << 2)
                                           // if 1 then rx fifo is empty
#define LSR TX FIFO FULL
                               (1 << 3)
                                           // if 1 then tx fifo is full
static volatile struct uart ctrl* uart = (struct uart ctrl*)0x44e09000;
int uart read() {
      while ((uart->lsr & LSR RX FIFO EMPTY) == 0);
      return uart->data;
}
void uart write(int c) {
      while ((uart->lsr & LSR TX FIFO FULL) != 0);
      uart->data = c;
}
```

a) Le contrôleur du port série a été configuré pour des données de 8 bits avec 1 bit de start et 1 bit de stop, le tout sans parité. Le débit de la ligne a été fixé à 100kbps. Calculez la taille minimale du buffer de transmission afin que l'application ne doive pas attendre pour l'émission de 2 trames de 50 caractères, puis 1 trame de 10 caractères et 1 trame de 70 et ainsi que 1 trame 20 caractères ceci avec une période de 20ms.

100 bit/ons

100 kb/o -> 10

2 Journes de 50 considéres; 500:2 = 1000 bits

1 houre de 10 considére; 100 bits

1 Korne de 70 considére; 700 bits

1 Korne de 20 considére; 200 bits

[Gac/06.2018] T-2/1-2

> 1000+100+200+200=2000 bits en 20 mo, on o égalende un débit de possible de 20006it/20mo.

1 constine - 10 bita

Dore, à priori, un buller n'est Page 1/8

3

- b) Définissez la structure permettant de stocker les caractères avant leur émission et instanciez-la.
- c) Concevez la routine d'interruption pour l'émission de caractères.
- d) Adaptez le code ci-dessus afin que l'émission de caractères se fasse par interruption (adapter la méthode « uart write ».

d) void. vont-write /Intel {

[Gac/06.2018] T-2/I-2 Page 2 / 8

Problème nº 2 (MMU)

- 1. Citez les 3 fonctions principales (rôles) de la MMU
 - translation d'adresse physique <-> virtuelle
- 2 isoler les obresses virtuelles des odresses physique (sécurité)
 - géner le coul.
 - 2. Citez le contenu d'une TLB (Translation Lookaside Buffer), décrivez son utilité et son emplacement

Sa TLB de situe dans la MMO. C'est une table qui associe une adresse physique et une adresse virtuelle dans danne de ces lignes, (géréndement des extées très vistablessel. Toutes les entrées d'eure TLB et poncourues en même temps, Cela pernet de "court-c'ravitén" le translation usel pour gayon du temps,

3. Pour effectuer la translation entre adresses virtuelles et adresses physiques, les MMU utilisent des tables de translation. Indiquer comme le processeur TI AM335x implémente ces tables.

Il l'inplênante en une table à 2 riseaure. Ses 10 premiers 61ts

parattent de mouve une entére dans le premier niveau, et, le cos échéant, les

8 61ts saivonts indiquent l'emplocument de l'absonc dans le table de deuxième niveau.

4. Décrivez succinctement comment la MMU trouve l'adresse physique 0x8000'1004 correspondant à l'adresse virtuelle 0x1000'1004, sachant que cette adresse correspond à une page de 1MiB.

- Så MMU We les (19 premier bite de l'adresse photographe virtuelle et dente l'estrèse coreopordante dans la Kable de premier riveau. S'entrée est marquier comme une page de 1 Mb, il n'y a donc pas de Ze riveau.

- La MMO récupère l'obresse physique correspondante et y recopie l'affait de l'extresse virtuelle.
- 5. Indiquez comment la MMU procède pour gérer les accès à la mémoire cache

1 bit indique où les données permente sêtre mises dons le carle ou pas

6. Décrivez succinctement comment il est possible de protéger l'espace mémoire d'un processus avec une MMU.

La MMO génére des intemptions "paye facelt" si il y a un decès à une extée de la Kable de Xanolation non-maprise.

- Avec ce système, onto ossure qui une adresse physique n'ayit qu'avec son abresse v'intuelle coordantements.
 - [Gac/06.2018] T-2/1-2

Problème nº 3 (Mémoire cache)

1. Décrivez succinctement l'architecture et le principe de fonctionnement d'une mémoire cache complètement associative et indiquez ses avantages et désavantages

Principe: Chaque entrée de la némoire peut potentiellement nemplacer n'importe quelle ligne de la némoire coule.

1 +: Très rapide.

-: très conteux en silicium.

2. Quelle information est stockée avec les données placées dans la mémoire cache afin que cette dernière puisse les retrouver ? Quelle est l'utilité du bit D.

Les lignes de la mémoire coule stable possiblet un Tag qui intique les données qui sont statées bors estre ligne. Some Une entrée peut être retrouvée duce ce truy puis sure un offent de "moto" et un affent de byte.

Se flag D intique soi l'p? a modifié l'entrée (dintes)

3. Deux principes sont à l'origine des mémoires caches, soit la localité temporelle et la localité spatiale.

Donnez un exemple de localité temporelle. Si plusieurs variables sont utilisées, indiquez pour chacune d'alla la principa la régissant.

d'elle le principe la régissant.

localité spatiale: si utilisé, très probable que les voisins sonont stockés à côté:

Exemple temporal: for (int i=0; i < 1000; i++) { juit = i+3;}

Det j' sont régis per une horalité temporalle, ealles sont drenées à être "willisé" de nombreuse fois,

[Gac/06.2018] T-2/I-2 Page 4 / 8

Pour le code ci-dessous :

- a. Indiquez la raison pour laquelle celui-ci n'est pas optimal pour la mémoire cache
- b. Proposez une implémentation alternative et argumentez votre choix


```
int a[2000];
    int b[2000];
    int c[2000];
    int d[2000];
    void foo() {
       for (int i=0; i<2000; i++) {
          a[i] = b[i] + c[i] * d[i];
     }
               Por variable sont éloignées de & K: B
a) la némoire cute préfére ponouvir de boudes our "deur" d'invavions.
    elle favorise également la lecture en ligne.
              fant faire un tableau de structure pour duoir des
     Int wa Egopa Egol
     1 K 6 [2002 [40]
        C L 2003 (105'
     1 X 0 E C 0 P D E 40 2 1
                       (int /1=01 1 < 5001 1+1) {
                        for/(int j=0; à < 10; à+1) {
                            lit en ligne + les donnée sont vieux vouvies.
```

[Gac/06.2018] T-2/I-2 Page 5 / 8

Problème nº 4 (programmation orientée-objet)

Pour le diagramme de classes ci-contre :

- 1. Déclarez les classes A, B et C en langage C orienté-objet. Remarques : la méthode «f1» de la classe C surcharge celle de la classe A. La variable c2a indique une association dirigée de la classe C vers la classe A.
- 2. Implémentez la fonction «f1» de la classe C de manière à ce qu'elle retourne la somme « p + c + b + a » La macro « container of » est à disposition.
- 3. Implémentez la méthode d'initialisation de la classe C «init c». Remarque : la variable c doit être initialisée à 10;



otrust A f int a;

(int (* f1) (strust*A*, int);} short B of int b; Right (*f2) (struct + B);

Struct A A-bose; stude of inte; int (++1) (street + A, int); OII void (*f3) (struct *C); Struck * A CZa; }

void f1 (a) met * A oref, int p) { struct * C c-ref = contains - of (oref, others to be) 2) return p+ c-ref->c+B-byor, b+ 12 c2a-)a;}

which is the void inter (struct to oref.) for to = 10; 3

[Gac/06.2018] T-2/I-2

out 1 Clas with alanel!

Problème nº 5 (Toolchain + DMA)

1. Pour le Makefile ci-dessous, expliquez la fonction des lignes 1, 2, 3, 5, 8-9, 13-14, 19 et 21

```
SRCS=main.c file1.c file2.c
     OBJS=$ (SRCS:.c=.o)
 5. CFLAGS=-g -Wall -Wextra -O1 -std=gnu11 -c -MD
 6. LDFLAGS=-lm -lgcc -lc
8.
    .c.o:
9.
         $(CC) $(CFLAGS) $< -0 $@
10.
     all: $(APP)
11.
12.
13.
     $(APP): $(OBJS)
14.
         $(LD) $(LDFLAGS) $^ -o $@
   clean:
16.
         rm - f \$(APP) \$(OBJS)
17.
18.
19.
     -include $(OBJS:.o=.d)
20.
    .PHONY: all clean
21.
```

- 1. défirit le non de l'essentable
- 2. définit les sources nécessaires à la compilation du projet
- 3. Indique que les fichiers de sorties gonderant le nême agen et dongerons leur extersion en, o
- 5. flago (règles) utilisés pour la compilation.

8-91, règle pernetant de compiler les sources you la cible 13-141 règle pernettant de linker les dépendances.


19 ' penet d'incluse les fishers aux enteroiss, d'tour noin, d, file 1, d et file 2, d)
21 : indique que les règles "all" et "dean" sont fortises et pernet leur reconstruction.

2. Implémentez 3 tests unitaires permettant de valider/vérifier la spécification de la fonction « strstr() » de la librairie standard C (selon description ci-dessous).

3. Décrivez succinctement la fonction d'un contrôleur DMA dans un système à µP

Su DMA pernet d'assurer l'échange de données estre les périphériques et la rémoire sons utiliser le CPO,

4. Citez les 4 phases principales d'un transfert DMA entre un périphérique et la mémoire principale



[Gac/06.2018] T-2/I-2 Page 8 / 8