

# TP 1 Entrées / Sorties

Systèmes Numériques

Auteurs:
Marc Roten
Vincent Vonlanthen

Professeur: Nicolas Schroeter





# Table des matières

	1	Int	roduction	5
	2	Mo	ode d'emploi	U
		2.1		5
		2.2	Création du projet	5
		2.3	Rajouter des composants à notre architecture	7
		2.4	Codage VHDL	8
			verification de fonctionnement	q
		2.5	Creation du Design	10
	2	2.6	Connexion entre nos composants	12
	2	2.7	Configurer une Sortie	13
	2	2.8	Création du wrapper HDL	
	2	2.9	Lancement de la synthèse	13
	2	.10	Mapping I/O	14
	2	.11	Génération du bitstream	15
				16
3	E		e 1 : préparation	17
	3.	.1	Partie A	17
	3.	2	Partie B	
4	Te5			18
			e 2 : code VHDL	19
	4.	, (	Développer en VHDL un décodeur 4x7 qui permet d'afficher les chiffres BCD	
	4.2	2 (	de 0 à 9 sur les 7 segments	19
			Code de notre Tester	19
5	Et	ape	e 3 : Travail en lui même	10
	5.1		Concevoir et de décrire une architecture (par exemple : machines d'états, compeurs, etc.) qui réalise la pilete de la grande de la gran	19
			e, story qui realise le phote de l'amchage 4x7segments avec le point décimal	20
	5.2	ע	evelopper le code VHDL	22
	5.3	V	alider le bon fonctionnement	22
			상 200 전에 기계 변화 함께 되었다.	44



	5.4	En maintenant le même fonctionnement, est-ce possible de diminuer le nombre de signaux entre la FPGA et l'affichage? Si oui, comment?	22
6	Cor	nclusion	00
7	A	nexe	23
•	AIII	lexe	24
	7.1	Code du Tester	23
		Code du Tester	24
	7.2	Code du Driver	0.5
		No les tot experie	25

<u>Laboratoire</u>	1	m m	<b>Entrées</b>	Ī	Sorties
--------------------	---	--------	----------------	---	---------

**************************************		
Noms des étudiants :	U n (	
where the state of	Marc Kotes	Vincent Vonlanther
· 프젠 보시트 및 실소 국민 및 프로브 교육 프스플링 프로플 프로프 및 (2012 보통 및 보드트 및 18 mail		ייים איים איים איים איים איים איים איים
Date du laboratoire :	26.03.18	
	20,00	į

# **Objectifs**

- Familiarisation avec le matériel et les instruments du laboratoire
- Familiarisation avec les entrées / sorties connectées à un système numérique
- Rédaction d'un rapport

### Travail

Pour les travaux pratiques du cours systèmes numériques, nous allons utiliser

- une carte dénommée MiniZed,
- l'environnement de développement VHDL de Xilinx dénommé Vivado,
- des composants d'entrée / sortie tels que LED, interrupteurs, affichage LCD, etc.
- et différents capteurs (température, humidité, infrarouge, etc.)

Ce premier labo vise la prise en main des outils Vivado de Xilinx pour la synthèse et la simulation VHDL. Le deuxième objectif correspond à la mise en œuvre d'un affichage 4x7 segments avec point décimal sachant que les signaux de pilotage de chaque LED sont multiplexés.

### **Théorie**

La carte MiniZed embarque un circuit Zynq qui est un System on Chip (SoC) : il est composé d'un processeur ARM appelé Processing System (PS), d'une série d'interfaces de communication ainsi que d'une partie FPGA programmable dénommée Programmable Logic (PL). Nous allons nous concentrer durant ce semestre sur la partie FPGA du SoC.

La figure suivante présente les broches et leur nom utilisables par la partie PL pour y connecter des entrées/sorties ou des périphériques :

FIGURE 1 – Donnée du Labo



# Etape 1

 a) Déterminer la valeur minimum de la résistance à mettre en série avec les LEDs (voir datasheet A-5461AS.pdf)

Dessiner un schéma de connexion des broches et de l'affichage 4\*7 segments.
 Faire valider ce schéma par le professeur.

#### Remarque:

Le courant va passer au travers des broches d'entrée/sortie du Zynq. Chaque broche ne supporte qu'un courant limité de 10mA.

# Etape 2

 Développer en VHDL un décodeur 4x7 qui permet d'afficher les chiffres BCD de 0 à 9 sur les 7 segments

# Etape 3

L'affichage dispose de signaux d'entrée multiplexés/partagés (broches 11, 7, 4, 2, 1, 10, 5, 3) qui permettent d'allumer les LEDs des différents digits.

Pour allumer les LEDs d'un digit en particulier, il est nécessaire de piloter sa sortie. Les sorties sont les broches 12, 9, 8 et 6.

Ainsi pour allumer des segments d'un digit, il faut mettre à l'état haut les signaux d'entrée correspondants aux segments à allumer et mettre le signal de sortie correspondant au digit à 0. Dans ces conditions, le courant circulera dans les diodes entre l'anode et la cathode. Si la sortie est à 1, alors aucun courant ne pourra circuler.

Pour gérer les 4 digits, il est nécessaire de traiter chaque digit les uns après les autres en appliquant les opérations suivantes :

- Mettre à l'état haut les signaux d'entrée des segments à ailumer et mettre à l'état bas la sortie correspondante du digit; les autres sorties des autres digits sont mises à l'état haut
- Passer au prochain digit

# Résultat demandé

- Fournir un rapport par groupe dans le délai maximum de 3 semaines
   Ce rapport doit comprendre :
  - cette feuille de donnée avec les noms des étudiants et la date du TP
  - une courte introduction (avec vos mots!)
  - un mode d'emploi de l'utilisation des outils Vivado
  - une description de l'approche de résolution du travail
  - la présentation des résultats du travail demandé
  - une courte conclusion
  - les signatures des étudiants

FIGURE 2 - Donnée du Labo en détail




#### Introduction 1

Ce travail va nous servir de base pour la prise en main de la nouvelle machine virtuelle sour Ubuntu, ainsi que l'utilisation de Vivado pour la création de code VHDL en vue de la simulation et de l'implémentation sur notre FPGA, la miniZed. ça va en outre être un bon refresh en VHDL. + divelopper driver 4x7 seg\_\_

Mode d'emploi ← lutto

#### Création du projet 2.1






FIGURE 4 – Dénomination du projet





FIGURE 5 – Choix du type de projet



 $Figure \ 6-S\'el\'ection \ de \ la \ bonne \ board$ 




FIGURE 7 – Séléctionner add or creat design sources



# 2.2 Rajouter des composants à notre architecture




FIGURE 8 - Add sources, type VHDL




FIGURE 9 = Nommer notre composant et ajouter les I/O

2 MODE D'EMPLOI Page 7 sur 30

# 2.3 Codage VHDL

```
library IEEE;
       use IEEE. STD_LOGIC_1164. ALL;
  74
      - (necessed ine following library declaration if using
  79
  enithmetic functions with digned or insigned values
     use IEEE MINERIC_STD ALL:
  29 (1) unicasent the following library Mecharation if instantiating
      .. may willing leaf cells in mais cook
  24
       - LETTERY LANGERM
  32 (-) -- Use INISTM (Components #11-
  entity TP1_Blink is
           Port ( clk : in STD_LOGIC;
  $15
                  nrst : in STD_LOGIC;
                  led : out STD_LOGIC);
 end TPl_Blink;
 33
      architecture Behavioral of TPl_Blink is
 ...3
           signal compteur : unsigned(31 downto 0);
 4
       signal rst, fin_compteur : std_logic;
       constant freq_horloge : integer := 50_000_000;
 44
      constant delai_0_5s : integer := freq_horloge/2;
      signal led_s : std_logic;
 45
 80
      begin
 47
      led <= led e;
      rst <= not nrst;
 48
 49
      fin_compteur <= 'I' when compteur = to_unsigned(delai_0_5s, compteur'length) else '0';</pre>
 52
      process(clk, rst)
50
      began
.54
          if rst = 'l' then
55
              compteur <= (others => '0');
50
              led_s <= '1';
          elsif rising_edge(clk) then
if fin_compteur = '1' then
                  compteur <= (others => '0');
ήū
                  led_s <= not(led_s);</pre>
60
                  compteur <= compteur + 1;</pre>
60 tu
              end if;
61.00
          end if:
🥯 🤃 end process;
of the end Behavioral;
```

Figure 10 – Réaliser le code en VHDL

### 2.4 Vérification de fonctionnement



FIGURE 11 - Réaliser le check syntax




FIGURE 12 - Run Behavioral Simulation




FIGURE 13 – Run TCL Script

Choix d'une autre diclaration pour la Simulation

Marc ROTEN
Vincent VONLANTHEN




FIGURE 14 – Exécution du script TCL

# 2.5 Création du Design



FIGURE 15 - Create block design




FIGURE 16 - Create block design, Design's name

update\_compile\_order -fileset sources\_1

2 MODE D'EMPLOI Page 10 sur 30

This design is empty. Press the 📥 button to add IP.

 ${\tt Figure~17-Ajouter~des~composants~\grave{a}~notre~architecture}$ 




FIGURE 18 – Selectionner ZYNQ7




FIGURE 19 – Résultat Graphique de notre design

### 2.6 Connexion entre nos composants




FIGURE 20 - activer "run block automation"




FIGURE 21 - Right click into Add module




FIGURE 22 - Select your module

2 MODE D'EMPLOI Page 12 sur 30




FIGURE 23 - Click Run connection Automation

Commeter E/S

# 2.7 Configurer une Sortie




FIGURE 24 - Right click Led to make it as an Output

# 2.8 Création du wrapper HDL




FIGURE 25 - Create HDL Wrapper




FIGURE 26 - Let vivado Manage

# 2.9 Lancement de la synthèse



FIGURE 27 - Run synthesis




FIGURE 28 = Run synthesis




FIGURE 29 - Run synthesis

# 2.10 Mapping I/O




FIGURE 30 - Placer ses éléments



#### 2.11 Génération du bitstream

✓ PROGRAM AND DEBUG Generate Bitstream > Open Hardware Manager

FIGURE 31 - Génération du bitstream



FIGURE 33 - Hardware manager




FIGURE 34 - Vérifier la détéction de notre board



FIGURE 35 - Cliquer sur Program Device

# 3 Etape 1 : préparation

#### 3.1 Partie A

Déterminer la valeur minimum de la résistance à mettre en série avec les LEDs (voir datasheet A-5461AS.pdf)

On voit en figure 36 au point 2 que le courant souhaité est de 20mA. On voit aussi, au point 1, que le voltage souhaité est de 2.1V.

Formand value	(Mim.)	$V_{\rm F}$	1.8	V
Forward voltage IF = 20mA	(Typ.)	$\mathbf{V_F}$	1 2.1	v
	(Max.)	$\mathbf{V_F}$	2.4	v
Reverse current VR = 5V	(Max.)	$\mathbf{I}_{\mathbf{R}}$	20	μА
Optical efficiency IF = 20mA 2	(Тур.)	TOPT	-	lm/W

FIGURE 36 - Courant optimal

Ma	ximu	ım R	<b>latings</b>	ì
				•

Parameter	Symbol	Value	Unit
Operating temperature	Тор	-35 ~ 85	°℃
Storage temperature	$T_{STG}$	-35 ~ 85	°C
Forward current (TA=25 °C)	I <sub>F</sub>	30 3	mA per seg
Peak forward current (T <sub>A</sub> =25 °C) *1	$I_{ m PF}$	120	mA per seg
Reverse voltage (TA=25 °C)	$V_R$	5	V per seg
Power consumption (TA=25 °C)	P	80	mW per seg

<sup>\*1</sup> at 1/10 Duty Cycle

FIGURE 37 - Forward current


On voit en figure 37, que le Forward Current est de 30mA. Mais comme indiqué dans la consigne Le courant va passer au travers des broches d'entrée/sortie du Zyng. Chaque broche ne supporte qu'un courant limité de 10mA. On se limitera donc à un FWd Voltage de 10mA.

$$R = rac{Vcc - FwdVoltage}{ForwardCurrent}$$
  $R = rac{3.3 - 2.1}{10*10^{-3}} = 120\Omega$ 

 $R = \frac{Vcc - FwdVoltage}{ForwardCurrent}$   $R = \frac{3.3 - 2.1}{10 * 10^{-3}} = 120\Omega$   $V \sim Cov \sim T$  Max

#### 3.2 Partie B

Dessiner un schéma de connexion des broches et de l'affichage 4\*7 segments. Faire valider ce schéma par le professeur.



Pour que le courant soit assez fort, mais pas trop non plus pour ne pas détruire la LED, on place une résistance de 105 Ω en série avec la sortie et celà sur chaques sorties

120 12



# 4 Etape 2 : code VHDL

# 4.1 Développer en VHDL un décodeur 4x7 qui permet d'afficher les chiffres BCD de 0 à 9 sur les 7 segments

Tout d'abord un chiffre BCD , ou "Binary Coded Decimal" en anglais signifiant décimal codé binaire, est un chiffre utilisé en électronique qui est codé sur quatre bits.

Ci-dessous, en figure 39, on retrouve un tableau des différentes représentations binaires des chiffres allant de 0 à 9.

		Bineire			
	0	G	0	0	0
	1	0	C	0	1
	2	С	0	1	0
ng I	3	0	C	1	1
chiffre décimal	4	0	1	0	0
	5	0	1	0	1
	6	0	1.	1	0
	7	Q	1	1	1
	8	1	0	0	0
	9	1	G	Đ	1

FIGURE 39 - Représentation binaire 0 à 9

Non décodeur BCD > 7 Seg

#### 4.2 Code de notre Tester

Voir Annexe

# 5 Etape 3 : Travail en lui même

En introduction, on s'interesse à la disposition des différentes pin qui permettra d'avoir un câblage correct pour alimenter les 4x7 segments et afficher les valeurs envoyées au bon endroit. Voir figure 40




FIGURE 40 - Disposition des segments de A à G

Concevoir et de décrire une architecture (par exemple : machines d'états, compteurs, etc.) qui réalise le pilote de l'affichage 4x7segments avec le point décimal




FIGURE 41 – Machine d'état du balayage

dot est piloté en m Lps gre les autres

5 ETAPE 3: TRAVAIL EN LUI MÊME

Se gut avec la Sortie pas d'état spéadl

pour dot

La machine d'état ci-dessus représente le passage dans les différents états du balayage de notre afficheur 4x7 segements. L'état AAA correspond au premier digit de notre afficheur, l'état BBB au deuxième, l'état CCC au troisième et l'état DDD au quatrième. Les états intermédiaires correspondent aux dots de l'afficheur, respectivement DOTa pour le premier dot, DOTb pour le deuxième dot et ainsi de suite jusqu'à DOTd. Lorsque le rst est appelé, on retourne directement à l'état AAA peu importe à quel état on se trouve.

Value Name a processin FCLC CLMD e etan present come con cone Wetar futur DOX = 688 DOTE COS DOTE CODO DOTA AA4: DOTS Driver o Digis & Driver 0 Disib a Driver 0 DIG:c Driver 0 DiGid Tester D D(Ga(3)0) Tester o Dich 3.0 M Tester 0 DIGd(3:0) Driver 0 SA a Driver D Sai a briver 0.50 e Driver D So . Driver U-SE e Driver, 0\_SEL # Driver 0 SG

FIGURE 42 – Datagramme de notre architecture

Sur la figure 42, chaque Digit, de DIGia à DIGid, correspond, s'il est zéro, à un Digit éteint. Et les sorties de SAi jusqu'à SGi correspondent aux digits de notre 4x 7 segments.

Décrin les autres placs foncties rialision

# 5.2 Développer le code VHDL

Voir Annexe.

### 5.3 Valider le bon fonctionnement




FIGURE 43 - Affichage des digits et des dots

Le but final de notre code est d'afficher les digits 1 2 3 4 et les dots 1 4 sur notre afficheur 4x7 segments. Mais comme on peut l'apercevoir sur la figure 43, il y a des effets rémanents sur notre afficheur ce qui biaise la lecture du résultat.

Mague tests

5.4 En maintenant le même fonctionnement, est-ce possible de diminuer le nombre de signaux entre la FPGA et l'affichage? Si oui, comment?

Non, notre code est optimisé dans le cas de son utilisation lors de ce travail pratique. Mais une piste d'amélioration possible serait de multiplexer nos différents signaux de sortie et d'en faire un bus. Mais dans le cadre de ce TP, nous n'avons pas jugé cette alternative optimale.

Jc

Mars pas réponse att-duc



# 6 Conclusion

Par ce travail pratique, nouv avons pu prendre en main les nouveaux outils par la création du mode d'emploi de Vivado. Nous avons aussi pris en main la nouvelle Board mise à disposition, ainsi que les différents éléments tels que les résistances ou les afficheurs 7 segments. Ce TP fut très intéressant dans le sens où il nous a permis de reprendre, et consolider, les bases du VHDL vues précédemment.

Marc Roten Vincent Vonlanthen

Approved:
Nicolas Schroeter

Professeur HEIA-FR

6 CONCLUSION Page 23 sur 30



# 7 Annexe

### 7.1 Code du Tester

```
library IEEE;
use IEEE.STD_LOGIC_1164 ALL;
use IEEE.STD_LOGIC UNSIGNED.ALL;
use IEEE.NUMERIC STD.ALL;
entity Tester is
    Port ( clk : in STD_LOGIC;
            rst : in STD_LOGIC;
            dp1 : out STD_LOGIC;
            dp2    out STD_LOGIC;
            dp3 : out STD LOGIC;
            dp4 : out STD_LOGIC;
            DIGa : out STD_LOGIC_VECTOR(3 downto 0);
            DIGb : out STD_LOGIC_VECTOR(3 downto 0);
            DIGc : out STD_LOGIC_VECTOR(3 downto 0);
            DIGd : out STD_LOGIC_VECTOR(3 downto 0));
end Tester;
architecture Behavioral of Tester is
begin
DIGd <= "0100"; DIGc <= "0011"; DIGb <= "0010"; DIGa <= "0001";
dp4 \le '1'; dp3 \le '0'; dp2 \le '0'; dp1 \le '1';
end Behavioral;
```



### 7.2 Code du Driver

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
use IEEE.NUMERIC_STD.ALL;
entity Driver is
     Port ( BCD1 in STD_LOGIC_VECTOR(3 downto 0);
               BCD2 : in STD_LOGIC_VECTOR(3 downto 0);
BCD3 : in STD_LOGIC_VECTOR(3 downto 0);
               BCD4 : in STD LOGIC VECTOR(3 downto 0);
              DOT1 : in STD_LOGIC;
DOT2 : in STD_LOGIC;
               DOT3 : in STD_LOGIC;
              DOT4 : in STD_LOGIC;
               CLK in STD_LOGIC;
              RST in STD_LOGIC;
              DIGia: out STD_LOGIC;
SAi : out STD_LOGIC;
SFi : out STD_LOGIC;
DIGib: out STD_LOGIC;
SBi : out STD_LOGIC;
SEi : out STD_LOGIC;
SDi : out STD_LOGIC;
DPi : out STD_LOGIC;
SCi : out STD_LOGIC;
                        out STD_LOGIC;
out STD_LOGIC;
               SCi =
               SGi :
               DIGid : out STD_LOGIC);
end Driver:
architecture Behavioral of Driver is
           TYPE etats is(AAA, DOTa, BBB, DOTb, CCC, DOTc, DDD, DOTd);
           signal etat_present, etat_futur: etats;
                          pas mochin état
begin
MachineEtatDecoder: process (etat_present, DOT1, DOT2, DOT3, DOT4)
begin
 <del>--></del>
case etat present is
           when AAA =>
                     DIGia <= '0'; DIGib <= '1'; DIGic <= '1'; DIGid <= '1'; DPi <= '0';
```

7 ANNEXE

Faire un process pour les sorties 25 sur 30 Ne pas melanger fétét futelle avec les affectation des signants de sortie les

```
when DOTa =>
     DIGia <= '0'; DIGib <= '1'; DIGic <= '1'; DIGid <= '1';
                                = )pi <= dot1;
         if DOT1='1' then
              DPi <= '1';
when BBB =>
         DIGia <= '1'; DIGib <= '0'; DIGic <= '1'; DIGid <= '1'; DPi <= '0';
when DOTb =>
     DIGia <= '1'; DIGib <= '0'; DIGic <= '1'; DIGid <= '1';
         if DOT2='1' then
             DPi <= '1';
              else DPi <= '0';
         end if;
when CCC =>
         DIGia <= '1'; DIGib <= '1'; DIGic <= '0'; DIGid <= '1'; DPi <= '0';
when DOTc =>
    DIGia <= '1'; DIGib <= '1'; DIGic <= '0'; DIGid <= '1';
         if DOT3='1' then
             DPi <= '1'
             else DPi <= '0':
    end if
when DDD =>
         DIGia <= '1'; DIGib <= '1'; DIGic <= '1'; DIGid <= '0'; DPi <= '0';
when DOTd =>
    DIGia <= '1'; DIGib <= '1'; DIGic <= '1'; DIGid <= '0';
    if DOT4='1' then
         DPi <= '1':
              else DPi <= '0';
         end if;
when others=>
         DIGia <= '1'; DIGib <= '1'; DIGic <= '1"; DIGid <= "1'; DPi <= '0';
end case;
end process MachineEtatDecoder;
EtatBalayage:process(clk,rst)
begin
    if rst='0' then
         etat_present <= AAA;
    elsif rising_edge(clk) then
         etat_present <= etat_futur;
    end if
end process EtatBalayage;
```

```
combiBalayage:process(etat present)
 begin
 case etat_present is
          when AAA =>
                  etat futur <= DOTa:
          when DOTa=>
                  etat futur <= BBB;
          when BBB =>
                  etat futur <= DOTb:
         when DOTb =>
                  etat futur <= CCC:
         when CCC =>
              etat_futur <= DOTc;
         when DOTc =>
              etat_futur <= DDD;
         when DDD =>
              etat futur <= DOTd:
         when DOTd =>
             etat_futur <= AAA Non Cat vous tested bloque
etat_futur <= etat_present; dans cet etat
         when others =>
END case:
end process combiBalayage;
toDisplay:process(clk)
begin
--init a 0 a chaque coup de clock
SAi <= '0'; SBi <= '0'; SCi <= '0'; SDi <= '0'; SEi <= '0'; SFi <= '0'; SGi <= '0';
                  - Non cat dilleurs tising-edge
if falling_edge(clk) then
    if etat_present = AAA then
                                                  , faire 1 scul dicodeur
         case BCD1 is
             when "0000" =>
SAi <= '1'; SBi <= '1'; SCi <= '1'; SDi <= '1'; SEi <= '1'; SFi <= '1'; SGi <= '0';
             when "0001" =>
SAi <= '0'; SBi <= '1'; SCi <= '1'; SDi <= '0'; SEi <= '0'; SFi <= '0'; SGi <= '0';
             when "0010" =>
SAi<='1'; SBi<='1'; SCi<='0'; SDi<='1'; SEi<='1'; SFi<='0'; SGi<='1';
             when "0011" =>
SAi <= '1'; SBi <= '1'; SCi <= '1'; SDi <= '1'; SEi <= '0'; SFi <= '0'; SGi <= '1';
             when "0100" =>
SAi <= '0'; SBi <= '1'; SCi <= '1'; SDi <= '0'; SEi <= '0'; SFi <= '1'; SGi <= '1';
             when "0101" =>
SAi <= '1'; SBi <= '0'; SCi <= '1'; SDi <= '1'; SEi <= '0'; SFi <= '1'; SGi <= '1';
7 ANNEXE
                                                         Page 27 sur 30
Pourges faire un process seguntiel?
```

```
when "0110" =>
SAi <= '1'; SBi <= '0'; SCi <= '1'; SDi <= '1'; SEi <= '1'; SFi <= '1'; SGi <= '1';
              when "0111" =>
SAi <= '1'; SBi <= '1'; SCi <= '1'; SDi <= '0'; SEi <= '0'; SFi <= '0'; SGi <= '0';
              when "1000" =>
SAi <= '1'; SBi <= '1'; SCi <= '1'; SDi <= '1'; SEi <= '1'; SFi <= '1'; SGi <= '1';
              when "1001" =>
SAi <= '1'; SBi <= '1'; SCi <= '1'; SDi <= '1'; SEi <= '0'; SFi <= '1'; SGi <= '1';
              when others =>
SAi <= '0'; SBi <= '0'; SCi <= '0'; SDi <= '0'; SEi <= '0'; SFi <= '0'; SGi <= '0';
         end case;
     end if;
     if etat_present = BBB then
         case BCD2 is
              when "0000" =>
SAi<='1'; SBi<='1'; SCi<='1'; SDi<='1'; SEi<='1'; SFi<='1'; SGi<='0';
              when "0001" =>
SAi <= '0'; SBi <= '1'; SCi <= '1'; SDi <= '0'; SEi <= '0'; SFi <= '0'; SGi <= '0';
              when "0010" =>
SAi<='1'; SBi<='1'; SCi<='0'; SDi<='1'; SEi<='1'; SFi<='0'; SGi<='1';
              when "0011" =>
SAi <= '1'; SBi <= '1'; SCi <= '1'; SDi <= '1'; SEi <= '0'; SFi <= '0'; SGi <= '1';
              when "0100" =>
SAi <= '0'; SBi <= '1'; SCi <= '1'; SDi <= '0'; SEi <= '0'; SFi <= '1'; SGi <= '1';
              when "0101" =>
SAi<='1'; SBi<='0'; SCi<='1'; SDi<='1'; SEi<='0'; SFi<='1'; SGi<='1':
              when "0110" =>
SAi <= '1'; SBi <= '0'; SCi <= '1'; SDi <= '1'; SEi <= '1'; SFi <= '1'; SGi <= '1';
              when "0111" =>
SAi <= '1'; SBi <= '1'; SCi <= '1'; SDi <= '0'; SEi <= '0'; SFi <= '0'; SGi <= '0';
             when "1000" =>
SAi <= '1'; SBi <= '1'; SCi <= '1'; SDi <= '1'; SEi <= '1'; SFi <= '1'; SGi <= '1';
             when "1001" =>
SAi <= '1'; SBi <= '1'; SCi <= '1'; SDi <= '1'; SEi <= '0'; SFi <= '1'; SGi <= '1';
             when others =>
SAi <= '0'; SBi <= '0'; SCi <= '0'; SDi <= '0'; SEi <= '0'; SFi <= '0'; SGi <= '0';
         end case;
    end if;
    if etat_present = CCC then
         case BCD3 is
             when "0000" =>
SAi<='1'; SBi<='1'; SCi<='1'; SDi<='1'; SEi<='1'; SFi<='1'; SGi<='0';
             when "0001" =>
SAi <= '0'; SBi <= '1'; SCi <= '1'; SDi <= '0'; SEi <= '0'; SFi <= '0'; SGi <= '0';
             when "0010" =>
```

```
SAi <= '1'; SBi <= '1'; SCi <= '0'; SDi <= '1'; SEi <= '1'; SFi <= '0'; SGi <= '1';
              when "0011" =>
SAi <= '1'; SBi <= '1'; SCi <= '1'; SDi <= '1'; SEi <= '0'; SFi <= '0'; SGi <= '1';
              when "0100" =>
SAi <= '0'; SBi <= '1'; SCi <= '1'; SDi <= '0'; SEi <= '0'; SFi <= '1'; SGi <= '1';
              when "0101" =>
SAi <= '1'; SBi <= '0'; SCi <= '1'; SDi <= '1'; SEi <= '0'; SFi <= '1'; SGi <= '1';
              when "0110" =>
SAi <= '1'; SBi <= '0'; SCi <= '1'; SDi <= '1'; SEi <= '1'; SFi <= '1'; SGi <= '1';
              when "0111" =>
SAi <= '1'; SBi <= '1'; SCi <= '1'; SDi <= '0'; SEi <= '0'; SFi <= '0'; SGi <= '0'
              when "1000" =>
SAi<='1'; SBi<='1'; SCi<='1'; SDi<='1'; SEi<='1'; SFi<='1'; SGi<='1';
              when "1001" =>
SAi <= '1'; SBi <= '1'; SCi <= '1'; SDi <= '1'; SEi <= '0'; SFi <= '1'; SGi <= '1';
              when others =>
SAi <= '0'; SBi <= '0'; SCi <= '0'; SDi <= '0'; SEi <= '0'; SFi <= '0'; SGi <= '0';
         end case;
     end if;
     if etat_present = DDD then
         case BCD4 is
              when "0000" =>
SAi <= '1'; SBi <= '1'; SCi <= '1'; SDi <= '1'; SEi <= '1'; SFi <= '1'; SGi <= '0';
              when "0001" =>
SAi<='0'; SBi<='1'; SCi<='1'; SDi<='0'; SEi<='0'; SFi<='0'; SGi<='0';
              when "0010" =>
SAi <= '1'; SBi <= '1'; SCi <= '0'; SDi <= '1'; SEi <= '1'; SFi <= '0'; SGi <= '1';
              when "0011" =>
SAi <= '1'; SBi <= '1'; SCi <= '1'; SDi <= '1'; SEi <= '0'; SFi <= '0'; SGi <= '1';
              when "0100" =>
SAi <= '0'; SBi <= '1'; SCi <= '1'; SDi <= '0'; SEi <= '0'; SFi <= '1'; SGi <= '1';
              when "0101" =>
SAi <= '1'; SBi <= '0'; SCi <= '1'; SDi <= '1'; SEi <= '0'; SFi <= '1'; SGi <= '1';
              when "0110" =>
SAi <= '1'; SBi <= '0'; SCi <= '1'; SDi <= '1'; SEi <= '1'; SFi <= '1'; SGi <= '1';
             when "0111" =>
SAi<='1'; SBi<='1'; SCi<='1'; SDi<='0'; SEi<='0'; SFi<='0'; SGi<='0';
             when "1000" =>
SAi<='1'; SBi<='1'; SCi<='1'; SDi<='1'; SEi<='1'; SFi<='1'; SGi<='1';
             when "1001" =>
SAi <= '1'; SBi <= '1'; SCi <= '1'; SDi <= '1'; SEi <= '0'; SFi <= '1'; SGi <= '1';
             when others =>
SAi <= '0'; SBi <= '0'; SCi <= '0'; SDi <= '0'; SEi <= '0'; SFi <= '0'; SGi <= '0';
         end case;
     end if;
```

end if;
end process toDisplay;
end Behavioral;

Macto Simulatie?