

Travail écrit 2: Système Numérique 2

2017/2018

Filière : Télécommunication

Classe : T-2a, T-2d

Date : 5 juin 2018, 15h00 à 16h35

Professeur : Fabio Cunha

Nom et prénom : *Zambon Yanick*


Points : *12.5*/16 Note :

5.5

Problème 1: Filtre à intégrateur (3 pts)

2.5

Soit le filtre numérique ci-dessous :



- a) Dessinez le schéma passif (résistance, capacité, inductance) analogue équivalent de ce filtre numérique, en illustrant les différentes étapes.

1/1 1 pt

- b) A quoi sert ce facteur de 2 à la sortie du filtre ?


0.5/1 1 pt

- c) Calculez le coefficient $C1 = \text{Coeff1_c}$ et commentez les différentes opérations.

1/1 1 pt

Problème 2: Additionneur « Carry-Lookahead » (10 pts) 7.25

Afin de réduire le délai dû à la propagation du carry dans un additionneur « ripple-carry adder », il est possible d'évaluer rapidement pour chaque étage si le carry de l'étage précédemment vaut '0' ou '1'. Si une évaluation correcte peut être faite dans un temps relativement court, la performance de l'additionneur complet sera améliorée. Il s'agit en fait d'un additionneur de structure « Carry-Lookahead » :



Pour mieux comprendre la logique du block Carry Lookahead logic, la fonction du carry-out pour un étage i est :

$$c_{i+1} = a_i b_i + a_i c_i + b_i c_i$$

Si on factorise cette expression :

$$c_{i+1} = a_i b_i + (a_i + b_i) c_i$$

On peut réécrire l'expression sous cette forme :

$$c_{i+1} = g_i + p_i c_i$$

Où le terme generate (g) :

$$g_i = a_i b_i$$

Et le terme propagate (p) :

$$p_i = a_i + b_i$$

La fonction g_i est égale à '1' quand les deux entrées sont égales à '1', sans se préoccuper du carry d'entrée, d'où le nom generate pour la fonction puisqu'il génère le carry-out. Concernant le terme p_i est égale à '1' lorsqu'une des deux entrées vaut '1'. Toutefois, le carry est généré si le carry-in vaut '1', d'où le terme propagate puisque l'on propage le carry-in.

1) Vous devez réaliser le code VHDL du carry-lookahead adder en le rendant le plus paramétrable possible :

- en utilisant uniquement des mappings (3 pts)
- avec la fonction for...generate (2 pts)
- avec un paramètre générique (1 pt)

4.75 / 6 pts

Notez que la fonction for...generate peut-être utiliser pour générer plusieurs cellules logiques si elles sont répétitives, par exemple :

```
GEN_CLA : for jj in 0 to g_WIDTH-1 generate
    G(jj)  <= a_in(jj) xor b_in(jj);
end generate GEN_CLA;
```

2) Réalisez le testbench de l'additionneur afin de vérifier le bon fonctionnement du circuit. Le testbench fonctionnera de la façon suivante :

- Stimulis et les valeurs de référence seront contenus dans deux fichiers différents
- Testbench lira les stimulis, exécutera l'addition et vérifiera si le calcul est correct
- Affichera dans la console si le test est réussi ou incorrect

2.5 / 4 pts

Notez que le testbench doit contenir au moins 3 additions.

Problème 3: Arbiter (3 pts)

2.75

Soit la structure de l'arbitre que vous avez réalisée en TP.


- 1) Expliquez l'utilité et le fonctionnement de ce circuit, ainsi que les 3 règles à suivre pour assurer le bon fonctionnement du circuit

Cela simule un type de réseau nommé le "Token ring" qui n'est plus utilisé dans des pays riches d'Afrique centrale, ~~le~~ le permet à plusieurs composants de "parler" à tour de rôle.

- Règles:
- 1) Si un seul veut "parler", il peut immédiatement
 - 2) Si plusieurs veulent "parler", on les hiérarchise dans un ordre précis (ex: id le plus bas)
 - 3) Si plusieurs veulent "parler" en continu, ils agissent comme des gentlemen et alternent.

token -1/4

- 2) Ce schéma est incomplet et n'assure pas le bon fonctionnement de l'arbitre, notamment la règle 3. Indiquez directement sur le schéma le changement à apporter afin de s'assurer que l'arbitre fonctionne correctement.




1/ 1 pt

TEQ4 Sys Num 2

Exercice 1

a)



b) Etant donné ma connaissance nulle en électronique et mon incapacité totale à comprendre les grilles de la forme de ceux que l'on trouve par exemple au point a), je vais suivre les indications de mon cher Cuntz, qui affirme avec force qu'un courant continu $\frac{1}{s} = 1$, il ne reste donc que deux rectangles rigoles qui ont des dimensions de tension (j'ai appris jusqu'à $U=R \cdot I$, et oui.) et ça, c'est pas hypoco. Alors pour compenser on fait $\cdot 2$, voilà voilà.

$-1/2$

c) Opération 1: je regarde mon formulaire avec espoir.

Opération 2: je trouve que pour calculer un coefficient, il faut calculer son "temps" T_e .

Opération 3: je calcule avec ma calculatrice: $T_1 = CR_0 = 0.05$. Je suis content.

Opération 4: je sais que $C_1 = \frac{T_e}{T_1}$ or $T_e = \frac{1}{f_e} = \frac{1}{500\text{Hz}} = 2 \cdot 10^{-5} \text{ s}$.

Opération 5: j'applique: $\frac{2 \cdot 10^{-5}}{0.05} = 4 \cdot 10^{-4} = C_1$

Opération 6: Au cas où, j'écris également sa version sans virgule en la multipliant par 2^{32} : 171798.

Opération 7: Je tourne la page car l'exercice est terminé.

Exercice 2

1) Library IEEE;

use IEEE_std_logic_1964.all;
use IEEE_numeric_std_logic_vectors;
entity CL is

generic (LEN: integer := 8);

Port (A, B: in std_logic_vector (LEN-1 downto 0);

S_out, C_out: out std_logic_vector (LEN-1 downto 0);

C_in: in std_logic);

end CL;

C_out std_logic

$-1/4$

architecture behaviour of CL is

signal ~~P_o~~, ~~S_o~~, ~~G_o~~: std_logic_vector (LEN-1 downto 0);
 component fulladder is C_o: std_logic_vector (LEN downto 0);

port (A_i: in std_logic;

B_i: in std_logic;

C_i: in std_logic;

S_i: out std_logic);

end component;

begin

Q1: for I in 0 to LEN-1 generate

Q2: if I=0 generate

adder0: fulladder (A(0), B(0), ~~S_o(0)~~, S_o(0);

end generate;

Q3: if I = LEN-1 generate

adderlast: fulladder (A(LEN-1), B(LEN-1), ~~S_o(LEN-1)~~, S_o(LEN-1));

~~C_o(LEN-1 downto 0) <= C_o(LEN-1);~~

C_o(0) <= C_in; S_o <= S_o;

Q1: for I in 0 to LEN-1 generate

G_o(I) <= A(I) and B(I);

P_o(I) <= A(I) or B(I);

C_o(I+1) <= G_o(I) or (P_o(I) and C_o(I));

adder: fulladder

port map (A_i <=> A(I);

B_i <=> B(I);

C_i <=> C_o(I);

S_i <=> S_o(I);

end generate;

end architecture;

G_o(I) <= A(I) and B(I);
 P_o(I) <= A(I) or B(I);

-1/4

C_o(0) open
 -1/4

12-a

2) library IEEE;

use IEEE, std-logic-1164, all;

use IEEE.numeric_std, all;

use IEEE, std-logic, textio, all;
use STD.Textio, all;

entity Tb is

end Tb;

architecture behavioral of Tb is

component add is

~~Generic~~ Generic (LEN: integer := 8);

Port (A, B: in std-logic-vector (LEN-1 downto 0);

C-in: in std-logic;

C-out, S-out: out std-logic-vector (LEN-1 downto 0));

end component;

constant L: integer := 8;

Signal A-s, B-s, C-out-s, S-out-s: std-logic-vector (L-1 downto 0);

Signal C-in-s: std-logic;

~~file~~ file F-in: Text;

file F-out: Text;

begin

file-open (F-in, "in.txt", read-mode);

file-open (F-out, "out.txt", write-mode);

adder: add

Generic map (LEN => L);

Port map (A => A-s,

B => B-s,

C-in => C-in-s,

C-out => C-out-s,

S-out => S-out-s);

~~begin~~ begin: processvariable A-v, B-v: ~~std-logic-vector (L-1 downto 0)~~ integer;~~variable L-in, L-out: line;~~~~variable S-v: integer;~~ variable C-out-v: integer;~~variable I: integer := 0;~~

begin

④

while not endfile (F-in) loop

readline (F-in, L-in);

read (~~L-in~~, A-v);

readline (F-in, L-in);

read (L-in, B-v);

A-o ~~=~~ ^{to} std-logic-vector (~~signed~~ signed (A-v, L));

B-o ~~=~~ std-logic-vector (signed (B-v, L));

~~wait 100 ns;~~

C-in₀ = '0';

wait 100 ns;

S-v <= ~~to~~ to-integer (signed (S-out₀));

C-out-v <= to-integer (signed (C-out, 0));

writeLine (L-out, S-v);

write (F-out, L-out);

writeLine (L-out, C-out-v);

write (F-out, L-out);

assert (A-o + B-o \neq $\frac{1}{2} (2 ** L) * C-out-v = S-v$) report "error";

end loop;

end process;

end architecture;

pas exactement ce qui est
demandé (-1) mais (ok)

pas compris $-1\frac{1}{2}$