

# Haute école d'ingénierie et d'architecture Fribourg

Hochschule für Technik und Architektur Freiburg

### Systèmes Embarqués 1 & 2: Travail écrit no 3.

Nom:

Prénom:

Classe: T-2/I-2

Date: 20.04.2015

Problème nº 1 (interfaçage C - assembleur)

a) Codez en assembleur la fonction « bar » ci-dessous. Note : les « long » ont 32 bits.

b) Le graphique ci-dessous représente l'état du processeur (registres et pile sur 32 bits) à l'entrée de la fonction « f2 » (aucune instruction de « f2 » n'a encore été exécutée).

int f2 (int a1, int a2, struct S\* a3) {return a2 + f3(a1, a3);} Indiquez la valeur des paramètres a1 à a3.

	1 1
low address	100
	414
	153
SP (à l'entrée de f2) →	0
	567
	898
	910
high address	1114


RO	10
R1	1020
R2	0
R3	45
R4	18
R5	90
R6	33

$$a_{1} = 10$$
 $a_{2} = 1029$ 
 $a_{3} = 0$ 

c) Implémentez en assembleur le passage par valeur de la variable « int var ; » dans le registre RO

### Problème nº 2 (Interruptions)

La figure ci-dessous représente les différentes transitions que le microprocesseur et son logiciel effectuent lorsque une interruption est souleyée, avant de pouypir exécuter la routine d'interruption (ISR).



a) Décrivez succinctement les opérations effectuées lors des transitions 1 à 4. Précisez si celles-ci sont effectuées par le microprocesseur (hw) ou par le logiciel (sw).

sanvegarde l'état du MP (hw)

(3) restauration des registres (su)

restauration de l'état du ul (hw)

b) Implémentez les opérations assembleur que le microprocesseur devra exécuter pour sauvegarder et restaurer l'état du microprocesseur lorsqu'une interruption matérielle (IRQ ou FIQ) est levée. Indiquez le numéro de la transition où s'effectuent ces opérations

5P: 18 to-12, 50, 10

sp!, {ro-ru, fried

Représentez sur le graphique ci-dessus la commutation de contexte d'interruption.

Représentez sur le graphique ci-dessus la latence.


Donnez le terme technique de la variation du temps de latence et citez 2 exemples qui peuvent la faire varier fortement

terme technique: gigne emples: - la méthode de détection d'interruption (scretation,...) - la toille/quantité de reg à souvern

# Problème nº 3 (Interruptions)

La figure ci-contre représente le système d'interruption du microprocesseur i.MX27.

a) Décrivez succinctement le rôle des composants ci-dessous et indiquez la méthode utilisée par le composant pour identifier la source d'interruption.



AITC: rôle: récupérer l'interruption, en plé finir la privrité (FIQ>IRQ), néthode: vectorisée

GPIO: rôle: relever les interruptions de périphériques externes, les transmettre à l'ATTC. méthode: scrutation


b) Implémentez en assembleur la fonction « void init\_sp (int mode, void\* sp); » permettant d'initialiser les pointeurs de piles pour les différents modes du µP (registre SP). init sp :



d) Sachant que « var » est une variable de type « int », décrivez pour quelle raison l'opération « var++; » n'est pas atomique et indiquez les instructions à effectuer pour rendre cette opération atomique.

#### Problème nº 4 (Entrées/Sorties)

La figure ci-contre représente le schéma de principe pour le traitement par interruption d'un contrôleur pour une interface Ethernet à 100Mbit/s full-duplex.



- b) Décrivez le rôle de la routine d'interruption (isr).

  ETHC va générer des exceptions lorsqu'il recoit des données, oufin que RX les récupérant. la routine isr va transférer ces data-là dans le buffer.

  An Pareillement pour le transfert de données, une exception est levée et isr la gère.
  - c) Implémentez la routine « void send\_frame (const msg\_t\* frame); » permettant à l'application d'émettre des trames.

#define CTRL\_TE (1<<1) // transmitter interrupt enabled
static volatile struct ethernet\_ctrl {
 uint16\_t ctrl; // control register
 /\* ... other registers... \*/
} \* ether = (struct ether\_ctrl\*)0x2001c000;
struct fifo {int in; int out, msg\_t frames[512];} tx\_fifo;</pre>

void send\_frame (const msg\_t\* frame) {

for (int i=0, i < fram.length; i++) {

+x-fifo.ong-t[+x-fifo.ont] = frame[i],

+x-fifo.ont = (+x-fifo.ont+1) %511;

d) Pour le centrôleur Ethernet ci-dessus et le mode de traitement par interruption, <u>dimensionnez</u> le tampon de réception afin que la latence maximale autorisée côté application soit au minimum de 45 ms.

Afin d'économiser la taille mémoire nécessaire, le tampon de réception sera formé de blocs de 200 bytes chacun. Si la taille du paquet dépasse la taille maximale d'un bloc, celui sera stocké sur plusieurs blocs.

Côté réseau des paquets de 125 bytes et/ou 1250 bytes (framing compris) sont émis en burst de 5 ms à plein débit et suivi ensuite d'une pause de 10 ms.

100 Mbits = 100'000'000 bits = 500'000 bit/sms = 100'000 bit/ms = 500'000 bit/sms 1250 byte = 10'000 bits nbr max de paquets 10'000 bits: 50

[Gac/04.2015] T-2/I-2

1 paquet 10'000 bits = 750=300 mis à 121 tille pour 15 ms = 1000 blocs

Problème nº 5 (Systèmes temps-réel)

a) Citez les composants principaux du noyau d'un système d'exploitation.

- heap manager - pestionnaire transfert de messages - gestionnaire d'inferruptions - gestionnaire de synchronisation (semaphore)

b) Définissez la structure minimale du TCB (Thread Control Block)

c) Implémentez la fonction de transfert implémentant le la commutation de contexte entre deux threads. void transfer (struct tcb\* former, uint32\_t psr, struct tcb\* new) ; transfer :

stra ro, {ro-12, sp, 17}

ldr ra, [rz, #69] msr cpsr\_xsfc, va

Idmia 12, {10-112, sp.

d) Définissez la structure minimale d'un sémaphore.

struct semaphore (

e) Implémentez la fonction « void sema\_signal(int id) ; » permettant de libérer le sémaphore. Quelques éléments de réalisation :

struct semaphore sema [200];

struct tcb\* sema\_extract\_thread (int sema\_id); // extrait 1er tcb contenu dans la liste du sémaphore, retourne 0 si aucun tcb n'est dans la liste

void sema\_signal(int id) {