

Système numérique

Résumé Chapitre 3 Fonctions combinatoires bascules

Auteurs:
Marc Roten

Professeur: Nicolas Schroeter





Table des matières

1	Fonction combinatoire	2						
2	Fonctions d'affectation	2						
	2.1 Exemple	2						
3	Décodeur 3 a 8							
4	Multiplexeur 4 à 1							
5	Comparateur 4 bits	4						
6	Encodeur de priorité	5						
	6.1 Schéma et TV Encodeur	5						
7	Les Bascules	7						
	7.1 Etat initial	7						
	7.2 Flip Flop	7						
	7.3 FlipFlop T	8						
	7.4 Flip Flop Enable	8						
	7.5 DFFb	9						
	7.6 D Latch	9						
8	Reset synchrone vs asynchrone	10						
9	Bonne partique bien Schroeterproof	11						

1 Fonction combinatoire

Il existe différents types de fonctions combinatoires :

- Equation logique
- table de vérité
- multiplexage
- comparaison
- encodage de priorité
- addition/soustraction

2 Fonctions d'affectation

FIGURE 1 – différentes fonctions d'affectation

FIGURE 2 – différentes fonctions d'affectation

2.1 Exemple

FIGURE 3 – Petit Exemple

3 Décodeur 3 a 8




Figure 4 – Décodeur 3 vers 8




FIGURE 5 – Schéma rtl décodeur 3 à 8

```
library ieee;
use ieee.std_logic_1164.all;
entity dec_3a8 is
  port (
     sel_i: in std_logic_vector(2 downto 0);
en_i : in std_logic;
     y_o : out std_logic_vector(7 downto 0)
architecture behav of dec 3a8 is
  component dec_2a4_beh is
     port (
          Sel_i : in std_logic_vector(1 downto 0);
          en_i: in std_logic;
y_o: out std_logic_vector(3 downto 0)
     );
  end component;
  signal y_s : std_logic_vector(7 downto 0);
signal y1_s, y2_s : std_logic;
begin
  Map1:dec_2a4_beh
  port map(
    sel_i => sel_i(1 downto 0),
    en_i => y1_s,
    y_o => y_s(3 downto 0)
  Map2:dec_2a4_beh
  port map (
     sel_i => sel_i(1 downto 0),
en_i => y2_s,
     y_o => y_s(7 downto 4)
  y1_s <= not(sel_i(2)) and en_i;
y2_s <= sel_i(2) and en_i;</pre>
  y_o <= y_s ;
end architecture;
```

FIGURE 6 – Code décodeur 3 à 8

B DÉCODEUR 3 A 8 Page 3 sur 11

4 Multiplexeur 4 à 1




FIGURE 7 – Schéma rtl Multiplexeur 4 vers 1

Description VHDL pour un Mux 4 à 1

```
library IEEE;
          use IEEE.STD_LOGIC_1164.ALL;
          entity Mux_4x1 is
              Port ( Sel_i : in STD_LOGIC_VECTOR (1 downto 0);
                     EN_i : in STD_LOGIC;
DO_i, D1_i, D2_i, D3_i : in STD_LOGIC;
                     Y_o : out STD_LOGIC);
          end Mux 4x1;
          architecture Behavioral of Mux_4x1 is
              signal Y_s : std_logic;
          begin
            with Sel_i select
              Y_s <= D0_i when "00",
                      D1_i when "01",
                      D2_i when "10",
                      D3 i when "11",
                           when others;
            --affectation de la sortie
            Y_o <= Y_s when EN_i = '1' else '0';
          end Behavioral;
1
```

Figure 8 – Code Multiplexeur 4 vers 1

5 Comparateur 4 bits




FIGURE 9 – Schéma RTL Comparateur


```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity Comp_4 is
    Port ( A_i : in STD_LOGIC_VECTOR (3 downto 0);
           B_i : in STD_LOGIC_VECTOR (3 downto 0);
           EQ i : in STD LOGIC;
           EQ_o : out STD_LOGIC);
end Comp 4;
architecture Behavioral of Comp 4 is
    signal EQ_s : std_logic;
begin
    -- test de l'égalité
    EQ s <= '1' when A i = B i else '0';
    -- sortie avec l'entrée de chainage
    EQ_o <= EQ_s when EQ_i = '1' else '0';</pre>
end Behavioral;
```

Figure 10 – Code Comparateur

6 Encodeur de priorité

le But de l'encodeur de priorité est de déterminer l'indice de l'entrée active ayant le degré de priorité le plus élevé

6.1 Schéma et TV Encodeur



	Т	abl	e de	vérité	(TDV)
ln3	In2	ln1	In0	Detect	Num1	Num0
'0'	'0'	'0'	'0'	'0'	ų.	·2
'0'	'0'	'0'	'1'	'1'	'0'	'0'
'0'	'0'	'1'	X	'1'	'0'	'1'
'0'	'1'	X	X	'1'	'1'	'0'
'1'	X	Х	X	'1'	'1'	'1'
De	etec			ions <mark>l</mark> ogi 3 + In2 -		- In0
Num1 = In			= In	3 + In2		
			= In	3 + In2 . In1		

FIGURE 11 – schéma encodeur priorité

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity Encode_4 is

Port ( In_i : in STD_LOGIC_VECTOR(3 downto 0);

En_i : in STD_LOGIC;
                Num_o : out STD_LOGIC_VECTOR(1 downto 0);
Detect_o : out STD_LOGIC;
                En_o : out STD_LOGIC);
end Encode_4;
architecture Behavioral of Encode_4 is
      signal Num_s : std_logic_vector(1 downto 0);
      signal Detect_s : std_logic;
               <= "11" when In_i(3) = '1' else
                   "10" when In_i(2) = '1' else
"01" when In_i(1) = '1' else
                   "00" when In_i(0) = '1' else
"XX"; -- simulation
     Detect_s <= In_i(3) or In_i(2) or In_i(1) or In_i(0);
Num_o <= Num_s when En_i = '1' else (others => '0');
Detect_o <= Detect_s when En_i = '1' else '0';</pre>
      En_o <= En_i and not Detect_s;</pre>
end Behavioral;
Haute école d'ingénierie et d'architecture Fribourg
```

FIGURE 12 – code encodeur priorité




FIGURE 13 – Schéma RTL encodeur priorité

7 Les Bascules

7.1 Etat initial

- Au début d'une simulation, tous les signaux sont à l'état 'U'
- A l'enclenchement d'un système numérique, le contenu des bascules n'est pas déterministe.
- → Une initialisation est indispensable

FIGURE 14 – Etat initial bascules

7.2 Flip Flop

□ La façon d'écrire une DFF le plus simplement est la suivante:




Figure 15 – Description simple DFF

- Cette description se synthétise parfaitement sur tous les synthétiseurs actuels
- Deux informations confirment la notion de flip-flop:
 - Le processus ne réagit que sur l'horloge CLK
 - La condition du test spécifie clairement un changement de valeur (rising_edge)

FIGURE 16 – particulatirés de cette definition

7 LES BASCULES Page 7 sur 11

7.3 FlipFlop T




FIGURE 17 – FlipFlop

7.4 Flip Flop Enable

```
library IEEE;
                                         use IEEE.STD_LOGIC_1164.ALL;
                                         entity DFFE_I is
                                             Port ( D, Clock, En: in STD_LOGIC;
                 Q_reg
                                                     Q : out STD_LOGIC);
                                         end DFFE_I;
Clock
                                         architecture Behavioral of DFFE_I is
                CE
  En
                                             process (Clock)
   D
                                             begin
                                                 if rising_edge(clock) then
if En = '1' then
               RTL_REG
                                                          Q <= D;
                                                     end if;
                                                 end if;
                                             end process;
                                         end Behavioral;
```

FIGURE 18 – Flip Flop Enable

7 LES BASCULES Page 8 sur 11

7.5 DFFb

Solution 2: DFFb






FIGURE 19 – Flip Flop b

7.6 D Latch

Solution 1: Latch D





```
library IEEE;
use IEEE.Std_Logic_1164.all;
entity Latch is
  port(d_i, g_i, reset_i: in Std_Logic;
       q_o: out Std_Logic
       );
end Latch;
architecture Comport of Latch is
  process (g_i, d_i, reset_i)
    if reset_i = '1' then
     q_o <= '0';
    elsif g_i = '1' then
    q_o <= d_i;
    end if;
  end process;
end Comport;
```

Figure 20 - D-Latch

7 LES BASCULES Page 9 sur 11

Reset synchrone vs asynchrone 8

Synchrone

begin if rising edge (Clock) then if reset = '1' then Q1 <= '0'; Q1 <= D; end if; end if; end process;

Asynchrone

```
process (Reset, Clock)
begin
    if Reset = '1' then
        Q1 <= '0';
    elsif rising edge (Clock) then
        Q1 <= D;
end process;
```

NB: Respectez rigoureusement la liste de sensibilité!

FIGURE 21 – Différences entre les deux

IL EST NECESSAIRE DE N'UTILISER QUUN SEUL TYPE DE RESET PAR PROJET!!!


Fonctions d'un Reset

- initialiser FSM
- initialiser Compteur
- initialiser bascules

Problèmes liés aux resets asynchrone:

• Si plusieurs entrées changent en meme temps, avec un système à reset asynchrone, notre machine d'état ne sera plus déterministe.

On peut / doit donc rendre le signal de reset synchrone, pour se faire, procéder comme suit :



C'est rst_out qui est appliqué au reste du système.

FIGURE 22 – asynchrone to synchrone

9 Bonne partique bien Schroeterproof

- Quelques recommandations de Xilinx :
 - Pour des raisons de performance, utiliser la logique positive pour les signaux de reset, clock enable (CE du DFFE) et un flanc actif montant pour l'horloge.
 - Si le design nécessite de la logique négative:
 - décrire en logique positive tous les composants
 - dans le composant TOP-LEVEL, faire les adaptations.
 - Eliminer les latchs sauf si c'est consciemment voulu; les outils Xilinx avertissent de la présence de latchs.
- Consulter les schémas RTL peut faire économiser beaucoup de temps de développement!

Figure 23 – Bonnes pratiques