

Filière Télécommunications

Systèmes Numériques 1

Test de contrôle continu (2	1 pts)	Note:
Date : 22.11.2018	Nom: Rotar Wase	

Matériel autorisé

• feuilles VHDL (référence et bibliothèque IEEE) Réponses et brouillons sur ces feuilles, SVP.

1. Développement d'un composant (12 pts)

Développer un composant qui calcule le nombre de bits à 1 d'un std logic vector(31 downto 0)

Les contraintes de développement sont les suivantes :

- Le signal d'entrée std logic vector est combinatoire
- Le calcul du nombre de bits à 1 doit être un circuit séquentiel
- Ce composant est un worker et le traitement doit pouvoir être interrompu à tout instant.
- a) Proposer une définition d'entité et expliquer chaque port
- b) Dessiner un schéma bloc de ce composant en indiquant pour chaque bloc les signaux d'entrée et de sortie ; de plus, expliquer les fonctions liées à chaque bloc
- c) Ecrire le code VHDL complet de ce composant (1 seul composant n'incluant aucune instanciation d'autres composants) en utilisant les bonnes pratiques.

	19



Filière Télécommunications Systèmes Numériques 1 Code Library IEEE: Use ieee_ ofd. Logic_ 1164.all nv enc std entity Ex1 is port (alk, again, ist: in std-logic, end Ext.,) cut std-logic_vector (31 downto0). done -0,25 architecture behavioral of Ext is Signal countBit1. std.logic_vector (Tdownloo), signal fin_compteur: std.logic;
types etals is (INLE; COUNT, MIST) Signal (tat-propert, dat-futur): dats; court signal countstate: std-logic-vator (Mousto 0, B countbt: process (clk, courtbh/) signing, dat process (clk, courtbh/) signing, dat process (frising of Collies) if rising - edge (alk) and sign in (i) than and etat-present = Count than countBit 15 court B+1+1; end of; else court Bit (= (others = >0); end process court bit; * if dat-present is I DLE then Machine Etat: process (clk, rst, countstate, etat present -0,5 chat present s= County elsif (rising-edge(clk) or or again=1) then

"Countylate (= countylate +1;

if countylate = "100000" then

end if; end if chat-present <= IDLE; fin-comptains 1 Maque contrôle interny et fin correcte end of; end process Medice Stat; PHZ process (de proces) Rd2: process (din-comptour, clk
if din-comptour and rising-edge (clk) then
fin-comptour to; Magac Val-Reg -2 end process RAZ;

end behavioral;






Filière Télécommunications

Systèmes Numériques 1

b) schema bloc



a) à chaque coup de clock, en prend le signal d'entrée, et en passe douville de Court.

Again est une entré qui dit à notre composant de recommencer, et donc cle repaiser à!/

et at IDLE, et donc de pouvoir recompter une nouvelle fois.

15t permet de repartir à IDLE

din-comptair est un std-baix qui indique désqu'il a parsi les 325its du vecteur


din-comptair le E à Again





Filière Télécommunications

Systèmes Numériques 1



a .



Filière Télécommunications

Systèmes Numériques 1

2. Conception d'un système synchrone (6 pts) 3 125


Un wagonnet motorisé se déplace sur un rail entre les positions A, C et B (voir figure ci-dessous). Les capteurs C_A, C_C, et C_B permettent de localiser le wagonnet lors de ses déplacements.

Les boutons B_A et B_B permettent d'appeler le wagonnet pour faire un transport de C à A et retour, respectivement de C à B et retour.

Le système séquentiel pilote le moteur du wagonnet en fonction des valeurs des boutons et des capteurs.

Les règles de fonctionnement sont :

- Lorsque le wagonnet est arrêté en position C :
 - o si les 2 boutons sont sur OFF (état 0), le wagonnet reste en C;
 - o si un seul bouton est sur ON (état 1), le wagonnet se déplace jusqu'à la position du bouton correspondant et s'arrête;
 - si les 2 boutons sont sur ON, alors le système enverra le wagonnet dans la direction inverse de la dernière position atteinte (A ou B).
- Lorsque le wagonnet est arrêté en position A ou B et que le bouton correspondant passe à OFF, alors le wagonnet retourne à la position C quelle que soit la valeur de l'autre bouton.
- Lorsque le wagonnet se déplace, les boutons n'ont pas d'effet sur le déplacement, le contrôle se faisant uniquement avec les valeurs des capteurs.








Filière Télécommunications

Systèmes Numériques 1

- Définir clairement toutes les variables d'entrée et de sortie pas encore parfaitement spécifiées dans la donnée.
- b) Etablir un diagramme d'états (sans états parasites) selon une machine de Moore (pas besoin de coder les états).

Ne dessiner pas les transitions impossibles dues à des erreurs des capteurs !

- Ø Expliquer verbalement sous forme d'une table à quelles situations correspond chaque état et indiquer la valeur de la/des variable(s) de sortie pour chaque état.
- d) Si le diagramme d'états est établi selon une machine de Mealy, pouvons-nous diminuer le nombre d'états par rapport à la machine de Moore? Si oui, lesquels n'existent plus. Justifier votre réponse.







Filière Télécommunications

Systèmes Numériques 1

Etat	Explication
IPLE	Etat dedepart de udre système, on attend les instructions des boulons By et By
RIGHT	Bouton B _B prose le Wagement continue à avoncer vers la droite jusqu'à la déchion par C _B Rea
LEFT	Bouton Biprosé. le mandre contrue à avancer vers la gandre jusqu'à décetion par CA Mas. dors de la décedion par CA, lisque 190 OX en en fix po "DA Do", on retourne vers la droite jusqu'à ce que 010
Left_aff	
Right-aff	
专	ors de la doction par CB, dès que "XO" en entré pour les boulors BA et BB, onrobourge on de le gauche, j'esqu'à ce que 010,





Filière Télécommunications

Systèmes Numériques 1

3. VHDL (3 pts) 1 5
Soit les définitions suivantes :

TYPE byte IS ARRAY (7 DOWNTO 0) OF STD_LOGIC;
TYPE mem1 IS ARRAY (0 TO 3, 7 DOWNTO 0) OF STD_LOGIC:
TYPE mem2 IS ARRAY (0 TO 3) OF byte;
TYPE mem3 IS ARRAY (0 TO 3) OF STD_LOGIC_VECTOR(0 TO 7);
SIGNAL a: STD_LOGIC:
SIGNAL b: BIT
SIGNAL x: byte: 6 2 3 4 76 3 2
SIGNAL X: BYTE: SIGNAL Y: STD_LOGIC_VECTOR (7 DOWNTO 0);
SIGNAL v: BIT_VECTOR (3 DOWNTO 0);
SIGNAL Z. STD_LOGIC_VECTOR (X HIGH DOWNTO 0):
SIGNAL w1: mem1;
SIGNAL w2: mem2;
SIGNAL w3: mem3;

Déterminez parmi les affectations suivantes, celles qui sont légales ou illégales. Justifiez votre réponse uniquement si vous estimez que l'affectation est illégale.

Affectation	Légale ou	Explications	
$y(0) \le x(0);$	· X	pas le même type	
b <= a;	X	pas le mêne type	
y(5 TO 7) <= z(6 DOWNTO 4);	V	3	
w2 <=((OTHERS=>'0'), (OTHERS=>'0'), (OTHERS=>'0'), (OTHERS=>'0'));	\		
w1(0)(2) <= x(2);	X	pas même tipe x	-0(
w3 <= ("11111100", ('0','0','0','0','Z','Z','Z','Z'), (OTHERS=>'0'), (OTHERS=>'0'));	V		
W1(0, 7 DOWNTO 0) <= "11110000";	X	() =) pas correct	-Or
y <= (7 =>'0', 1 =>'0', OTHERS => '1');	V		
z <= "1111" & "000";	V		
w1 <= (OTHERS => '1');	V		

