

Travail écrit 1: Système Numérique I

2017/2018

Filière : Télécommunication

Classe : T-2a, T-2d

Date : 10 novembre 2017, 13:00 à 14h35


Professeur : Fabio Cunha

Nom et prénom : Zambon Yanick

Points : 22,5 / 25²³ Note : 5.9

Problème 1: Machine d'état

Soit le diagramme temporel (chronogramme) d'un générateur d'horloges ci-dessous :



- a) Dessinez la machine d'état pour réaliser ce générateur d'horloge, description de chaque état ainsi que les conditions de transition entre les états.


5/ 5 pts

- b) Ecrivez le code VHDL de cette machine. La description VHDL de ce système séquentiel doit être décomposée en trois parties, selon le modèle vu en cours.

5/ 5 pts

Problème 2: Universal Shift Register

Soit, l'Universal Shift Register suivant :



Avec la table de vérité suivante :

RESET	CTRL	D	CLK	Q3* Q2* Q1* Q0*	Remarque
1	X	X	X	0000	Zéro
0	00	X	↗	Q3 Q2 Q1 Q0	Maintien
0	01	X	↗	Q2 Q1 Q0 Q3	Décalage à droite
0	10	X	↗	Q0 Q3 Q2 Q1	Décalage à gauche
0	11	D3 D2 D1 D0	↗	D3 D2 D1 D0	Chargé valeur

Vous devez :

- a) Dessiner à l'aide de flip-flop, portes logiques (AND, OR...) et de fonctions combinatoires standards (Mux, Demux, Shift, Concaténation...) un schéma électronique de ce composant


5/ 5 pts

- b) Écrire le code VHDL du composant Universal Shift Register

3.5/ 5 pts

Problème 3: Signal périodique

Soit le signal périodique suivant à générer :



Si Enable_i = '0', alors la sortie D_o se bloque sur sa dernière valeur.

- a) Écrivez le code VHDL du composant Signal_Generator


4/ 5 pts

TE 1 : Système numérique

Zambon Yvanick
T2a

Problème 1

Les événements (changement d'état) ont lieu sur le flanc descendant de l'horloge (clk_{20n-1})



Etat1 : Séquence où ~~clk1_0~~ $clk1_0$ vaut '0' et $clk2_0$ vaut '1'.
Séquence de 10 cycles dans notre négation. ✓

Etat2 : Etat de transition entre l'Etat1 et l'Etat2, dure un cycle : $clk1_0 = clk2_0 = '0'$ ✓

Etat3 : Séquence de 10 cycles inversée par rapport à l'Etat1 : $clk1_0 = '1'$ et $clk2_0 = '0'$ ✓

b) library IEEE;

use IEEE.std_logic_1164.all;

entity clock-generator is

port (clk_{20n-1}, rst : in std_logic; -- reset non spécifié (mais plus joli!!)
 $clk1_0, clk2_0$: out std_logic); ✓

end clock-generator;

architecture Behavior of clock-generator is

Type state is (Etat1, Etat2, Etat3); ✓

Signal etat-present, etat-futur : state;

begin

registre : process (clk_{20n-1}, rst) (is)

begin

if $rst = '1'$ then

etat-present <= 'Etat1';

elsif falling-edge(clk_{20n-1}) then

etat-present <= etat-futur;

and if;

end process;

-- préciser au nom exact de pour le flanc descendant!

✓ Très bien

machine_etat : process (ck_i, etat_present) is

begin

case etat_present is

when Etat1 =>

if ck_i = '1' then

etat_futur <= Etat2;

else

etat_futur <= Etat1;

end if;

when Etat2 =>

if ck_i = '1' then

etat_futur <= Etat3;

else

etat_futur <= Etat1;

end if;

when others => -- Etat3

if ck_i = '1' then

etat_futur <= Etat3;

else

etat_futur <= Etat2;

end if;

end case;

end process;

out put : process (etat_present) is

begin

if etat_present = Etat1 then

ck1_o <= '0';

ck2_o <= '1';

elsif etat_present = Etat2 then

ck1_o <= '0';

ck2_o <= '0';

else -- Etat3

ck1_o <= '1';

ck2_o <= '0';


end if;

end process;

end architecture;

Problème 2

Zemlin Yonick (3)
T2-d



b) library IEEE;

use IEEE.std_logic_1164.all;

entity universal_shift_register is

port (ctrl : in std_logic_vector (1 downto 0);

D : in std_logic_vector (3 downto 0);

clk, reset : in std_logic;

Q : out std_logic_vector (3 downto 0));

end entity;

architecture Behavioral of universal_shift_register is

SIGNAL Q_0, mux_0 : std_logic_vector (3 downto 0)

begin

mux : process (D, Q_0, CTRL) ~~is~~

begin

case CTRL is

when "00" => mux_0 <= Q_0;

when "01" => mux_0 <= Q_0 rls 1; -- right logical shift?

when "10" => mux_0 <= Q_0 lls 1; -- left logical shift?

when "11" => mux_0 <= D;

when others => mux_0 <= "XXXX";

end case;

end process;

Q <= Q_0;

correction: ror et rol, pas des shift

ne fait pas
externement 12
fonction demande
-1/2 srl
rls

```
process (clk, reset) is
```

```
begin
```

```
if reset = '1' then
```

```
Q_s <= "0000";
```

```
elsif rising_edge(clk) then
```

```
Q_s <= mux_o;
```

```
end if;
```

```
end process;
```

```
end architecture;
```

Problem 3

```
library IEEE;
```

```
use IEEE.std_logic_1664.all;
```

```
entity P3 is
```

```
port ( clk_i, reset_i, enable_i : in std_logic;
```

```
      D_o : out std_logic_vector (2 downto 0));
```

```
end P3;
```

```
architecture Behavioral of P3 is
```

```
SIGNAL D_o : std_logic_vector (2 downto 0);
```

```
SIGNAL S1, S3, S4 : std_logic;
```

```
begin
```

```
h0rloge: process (clk_i, reset_i) is
```

```
begin
```

```
if reset_i = '1' then
```

```
D_o <= "000";
```

```
S1 <= '0'; S3 <= '0'; S4 <= '0';
```

```
elsif rising_edge(clk_i) then
```

```
if enable_i = '1' then
```

```
if D_o = "000" then D_o <= "001";
```

```
elsif D_o = "001" then
```

```
if S1 = '0' then
```

```
S1 <= '1';
```

```
D_o <= "011";
```

```
else
```

```
D_o <= "000";
```

```
end if;
```

```
S1 <= not S1;
```

-- 0

-- 1


```
elseif D_o = "010" then D_o <= "101";
```

```
elseif D_o = "011" then
```

```
  if S3 = '0' then
```

```
    D_o <= "010";
```

```
  else
```

```
    D_o <= "100";
```

```
  end if;
```

```
  S3 <= not S3;
```

```
elseif D_o = "100" then
```

```
  if S4 = '0' then
```

```
    D_o <= "011";
```

```
  else
```

```
    D_o <= "001";
```

```
  end if;
```

```
  S4 <= not S4;
```

```
elseif D_o = "110" then D_o <= "100";
```

```
else D_o = "XXX";
```

```
end if;
```

```
end if;
```

```
end if;
```

```
end process;
```

```
D_o <= D_o;
```

```
end architecture;
```

un peu compliqué par
la compréhension mais OK!

"101" je ne sais pas compter
jusqu'à 5

n'existent pas (-1)

