## Cours de Systèmes numériques

Ch. 4: « Réutilisabilité »

Nicolas.Schroeter@hefr.ch

## Design «réutilisabilité»

#### Pourquoi:

- Augmenter la productivité, gain de temps de développement
- Limiter la génération d'erreurs (bugs)
- Disposer d'une bibliothèque de descriptions réutilisable dans plusieurs projets

#### Comment:


- Ecrire des descriptions paramétrables
- Profiter des mécanismes avancés du langage VHDL

## Mécanismes avancés du langage VHDL

- Sous-programmes:
  - Fonctions
  - Procédures
- Package
- Les attributs pour les arrays
- Généricité
- Tableaux non-contraints
- Instructions avancées:
  - Instruction séquentielle:
    - for ... loop
  - Instructions concurrentes:
    - for ... generate
    - If ... generate

## Sous-programmes

- Définis par une série d'instructions séquentielles
- Ne devraient contenir que de la logique combinatoire (pas de mémoire)
- Les sous-programmes peuvent être définis dans les parties déclaratives des architectures, process, autres sous-programmes ou principalement dans les packages body.



#### **Fonctions**

Syntaxe de déclaration:

```
function nom[(liste_des_parametres)] return type is
   zone_declarative: constantes, variables, types, sous-
   programmes

begin
   zone d'instructions séquentielles
   return valeur_de_type; --plusieurs return possibles
end [function] [nom];
```

- L'utilisation des classes variable et signal permet de restreindre chaque paramètre à la classe spécifiée.
- Si la classe du paramètre est omise, alors elle est du type constant, constant étant compatible avec toutes les classes.
- Un paramètre peut avoir une valeur par défaut.

#### **Fonctions**

Exemple de déclaration:

```
function max(a, b : integer) return integer is
begin
   if a > b then
      return a:
   end if:
    return b;
end function max;
```

Appel de la fonction:

```
resultat := max(12, var1); --appel par position des paramètres
sig1 \ll max(b \Rightarrow sig2, a \Rightarrow 12); -- appel par nom
```

L'appel de la fonction peut se faire depuis toutes les instructions concurrentes ou séquentielles qui incluent une expression.

#### **Procédures**

Syntaxe de déclaration:

- L'utilisation des classes variable et signal permet de restreindre chaque paramètre à la classe spécifiée.
- Un paramètre peut avoir une valeur par défaut.

Mode	Classe par défaut
in*	constant
out	variable
inout	variable

\* Mode par défaut

#### Procédures

Exemple de déclaration:

```
procedure max(a, b : in integer; result : out integer) is
begin
   if a > b then
     result := a;
   end if:
   result := b;
end procedure max;
```

Appel de la procédure:

```
max(12, var1, resultat); --appel par position des paramètres
\max(\text{result} \Rightarrow \text{resultat}, b \Rightarrow \text{var1}, a \Rightarrow 12); -- appel par nom
```

L'appel de la procédure peut se faire depuis toutes les instructions concurrentes ou séquentielles.

## Accès aux signaux/variables dans les procédures

L'accès aux signaux/variables, qui ne sont pas passés par paramètre, dépend de l'endroit de déclaration de la procédure:

Endroit, partie déclarative	Signaux de l'architecture	Variables du processus englobant
De l'architecture	Lecture uniquement; Pour écrire un signal, il faut le passer en paramètre (modes out ou inout)	Pas applicable
Du processus	Lecture et écriture	Lecture et écriture
Du package	Pas d'accès	Pas d'accès

## Package

- Un package sert à partager du code dans un projet
- Un package est composé de :
  - La spécification
  - Son corps
- La spécification d'un package présente tout ce qu'exporte le package:
  - Constantes
  - Types, sous-types
  - Sous-programmes
  - Déclarations de composants
  - **...**
- Par défaut, les packages sont placés dans la bibliothèque work.
- L'importation d'un package se fait par la clause use.

## Package body

- Le corps du package (package body) contient:
  - La définition des sous-programmes exportés
  - Déclarations locales: types, constantes...
  - Pas de déclaration de signaux !!!
- □ La définition du corps du package est optionnelle si aucun sous-programme n'est explicité dans la spécification.

## Package

Exemple de spécification d'un package

```
package exemple pkg is
    type state t is (init, read, write, done);
    constant MEMSIZE : integer :=256;
    constant RESET ACTIVE : std logic :='0';
    type memoire t is array(0 to MEMSIZE-1) of std logic vector(15 downto 0);
   component MonComposant is
       port (
           A i,B i: in std logic;
           C o: out std logic
   end component;
    function min(a,b: in integer) return integer;
    function max(a,b: in integer) return integer;
end exemple pkg;
```

## Package body

```
package body exemple pkg is
    function min(a,b: in integer) return integer is
    begin
        if a<b then return a:
        else return b;
        end if:
    end min;
    function max(a,b: in integer) return integer is
    begin
        if a>b then return a;
        else return b;
        end if:
    end max;
end exemple pkg;
```

# Descriptions paramétrables avec un package

 Partage de constantes pour toutes les descriptions

Par exemple:

- Pour le codage des états
- Pour définir la taille de vecteurs, aussi dans la déclaration des ports de l'entité
- Etc.
- Déclarer un sous-type dans un package

## Rappel: Attributs d'un tableau

- Les attributs suivants sont définis pour n'importe quel type de tableau:
  - LEFT: l'indice le plus à gauche de l'intervalle
  - RIGHT: l'indice le plus à droite de l'intervalle
  - HIGH: l'indice le plus grand dans l'intervalle
  - LOW: l'indice le plus petit dans l'intervalle
  - RANGE: sous-type des indices, intervalle entre l'attribut LEFT et RIGHT
  - REVERSE\_RANGE: intervalle inverse de RANGE
  - LENGTH: nombre d'éléments du tableau

## Descriptions paramétrables avec les attributs

#### Les attributs :

- Permettent de manipuler les array / tableaux
- Sont nécessaires pour rendre les descriptions indépendantes de l'intervalle d'indices des tableaux
- Sont à utiliser avec l'opérateur de concaténation & et la notation d'agrégat
- Sont utiles pour les testbenchs
- Exemple d'utilisation des attributs :

```
Data: Std Logic Vector(7 downto 0);
signal V SLR : Std Logic Vector(data'range);
--Décalage à droite :
V SLR <= '0' & data(data'high downto data'low + 1);</pre>
```

#### Généricité

- La généricité en VHDL permet de configurer un composant avec des informations statiques
- Un composant dit générique est vue de l'extérieur comme un composant paramétrable, les valeurs des paramètres étant définies lors de chaque instanciation du composant
- A l'intérieur du composant, les paramètres génériques sont identiques à des constantes

#### Syntaxe:

```
entity exemple genericite is
  generic (param1 [, autre param]: type param [:=valeur par defaut];
           param2 [, autre param]: type param [:=valeur par defaut];
           paramN [, autre param]: type param [:=valeur par defaut]
```

## Généricité: exemple

#### Porte AND à N entrées

```
entity porteET is
    generic(NB ENTREES: natural :=1);
    port (entrees i : in std logic vector(NB ENTREES-1 downto 0);
          sortie o : out std logic
    );
end porteET;
architecture comp of porteET is
begin
    process (entrees i)
        variable resultat v: std logic;
    begin
        resultat v:='1';
            for i in 0 to NB ENTREES -1 loop
            resultat v := resultat v and entrees i(i);
            end loop;
        sortie o <= resultat v;
    end process;
end comp;
```


## Généricité: exemple instancié

Instanciation (port map) de la porte AND

```
architecture struct of quelquechose is
    component porteET is
        generic (NB ENTREES: natural :=2);
            port(entrees i : in std logic vector(NB ENTREES-1 downto 0);
                 sortie o : out std logic
    end component;
    signal les entrees s : std logic vector(7 downto 0);
    signal la sortie s : std logic;
begin
    porte: porteET
        generic map (NB ENTREES => 8)
        port map (
            entrees i => les entrees s,
            sortie o => la sortie s
        );
end struct;
```

## Exercice 1: Multiplexeur N bits

Implémenter et tester un multiplexeur (Mux2) ou les entrées et la sortie ont N bits.




#### Exercice 2: Mux à 8 entrées

 En instanciant le mux2, implémentez un Mux à 8 entrées

Remarque:

Noter que pour le generic map, déclarer un generic dans le mux8 de façon à changer facilement la taille des bus entrées/sorties



#### Solution 1: Mux à 2 entrées de N bits

```
library IEEE;
use IEEE.Std Logic 1164.all;
use IEEE.Numeric Std.all;
entity mux2 generic is
   generic(SIZE: positive := 2);
   port(entree0 i : in std logic vector(SIZE-1 downto 0);
           entree1 i : in std logic vector(SIZE-1 downto 0);
           sel i : in std logic;
           sortie o : out std logic vector(SIZE-1 downto 0)
    );
end mux2 generic;
architecture flot of mux2 generic is
begin
    sortie o<= entree0 i when sel i='0' else entree1 i;
end flot;
```


#### Solution 2: Mux à 8 entrées

```
library IEEE; use IEEE.Std Logic 1164.all; use IEEE.Numeric Std.all;
entity mux8 generic is
    generic(SIZE mux8: positive := 8);
    port(entree0 i,entree1 i,entree2 i,entree3 i : in std logic vector(SIZE mux8-1 downto 0);
           entree4 i,entree5 i,entree6 i,entree7 i : in std logic vector(SIZE mux8-1 downto 0);
           sel i : in std logic vector(2 downto 0);
           sortie o : out std logic vector(SIZE mux8-1 downto 0)
   );
end mux8 generic;
architecture behav of mux8 generic is
  signal sortie0 s,sortie1 s,sortie2 s : std logic vector(SIZE mux8-1 downto 0);
  signal sortie3_s,sortie4_s,sortie5 s : std logic vector(SIZE mux8-1 downto 0);
  component mux2 generic is
    generic(SIZE: positive := 2);
   port(entree0 i : in std logic vector(SIZE-1 downto 0);
           entree1 i : in std logic vector(SIZE-1 downto 0);
           sel i : in std logic;
           sortie o : out std logic vector(SIZE-1 downto 0)
   );
  end component;
  -- first level of mux
  mux1: mux2_generic
  generic map(SIZE => SIZE mux8)
  port map(entree0 i => entree0 i,
           entreel i => entreel i,
           sel i \Rightarrow sel i(0),
           sortie o => sortie0 s
  );
  mux2: mux2 generic
  generic map(SIZE => SIZE mux8)
  port map(entree0 i => entree2 i,
           entree1 i => entree3 i,
           sel i => sel i(0),
           sortie o => sortie1 s
```

```
mux3: mux2 generic
  generic map(SIZE => SIZE mux8)
  port map(entree0 i => entree4 i,
          entree1 i => entree5 i,
          sel i => sel i(0),
         sortie o => sortie2 s
 );
 mux4: mux2 generic
 generic map(SIZE => SIZE mux8)
  port map(entree0 i => entree6 i,
          entree1 i => entree7 i,
          sel i \Rightarrow sel i(0),
          sortie o => sortie3 s
 );
 -- second level of mux
 mux5: mux2 generic
 generic map(SIZE => SIZE mux8)
 port map(entree0 i => sortie0 s,
          entree1 i => sortie1 s,
          sel i => sel i(1),
          sortie o => sortie4 s
 );
 mux6: mux2 generic
 generic map(SIZE => SIZE mux8)
 port map(entree0 i => sortie2 s,
          entree1_i => sortie3_s,
          sel i => sel i(1),
          sortie o => sortie5 s
 -- third level of mux
 mux7: mux2 generic
 generic map(SIZE => SIZE mux8)
 port map(entree0 i => sortie4 s,
          entree1 i => sortie5 s,
          sel i => sel i(2),
          sortie o => sortie o
end architecture;
```

#### Solution 2: Mux à 8 entrées

#### Simulation avec entrée 2 bits par exemple:



## Descriptions paramétrables avec les tableaux non-contraints

VHDL autorise la déclaration de tableau noncontraint, sans définition de l'intervalle des indices:

```
type std_logic_vector is array (NATURAL range <>) of std_logic;
```

- La taille du tableau est définie dans ce cas à l'instanciation
- Un tableau non-contraint n'est pas synthétisable.

## Exemple description paramétrable avec les tableaux non-contraints

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity req nc is
    Port ( clk, rst : in STD LOGIC;
           d : in STD LOGIC VECTOR;
           q : out STD LOGIC VECTOR);
end reg nc;
architecture Behavioral of reg nc is
    signal reg : std logic vector(d'range);
begin
    process(clk, rst)
    begin
        if rst = '1' then
            req <= (others => '0');
        elsif rising edge(clk) then
            req <= d;
        end if:
    end process;
    q \le req;
```

## Exemple description paramétrable avec les tableaux non-contraints (2)

```
architecture Behavioral of reg8 is
    signal data, registre : std logic vector(15 downto 0);
begin
    reg inst: entity work.reg nc(Behavioral)
            port map (
                clk => clk
                rst => rst,
                d => data
                q => registre);
end Behavioral:
```

#### Instruction for ... loop

Instruction séquentielle, syntaxe:

```
[label:] for <identificateur> in <range> loop
  zone d'instructions séquentielles
end loop;
```

- <identificateur>:
  - Est auto-déclaré avec l'instruction for et est du type de <range>
  - Ne peut être modifié avec une affectation
  - Visible dans l'itération uniquement
- L'interprétation pour le synthétiseur des itérations est de répliquer du matériel (blocs)
- Pour être synthétisable, les bornes de l'intervalle doivent être fixes et ne sont pas paramétrables.

#### Instruction for ... loop

#### Exemple:

```
architecture behaviour of match_bits is
    signal a, b, matches : std_logic_vector(3 downto 0);
begin
    process(a, b)
    begin
    for i in a'range loop
        matches(i) <= a(i) xnor b(i);
    end loop;
end process;</pre>
```

#### Equivalent à:

```
process(a, b)
begin
    matches(3) <= a(3) xnor b(3);
    matches(2) <= a(2) xnor b(2);
    matches(1) <= a(1) xnor b(1);
    matches(0) <= a(0) xnor b(0);
end process;</pre>
```

### Instruction for ... generate

- Permet de créer des composants à structures répétitives et des circuits itératifs:
  - Registres universels
  - Additionneur
  - Etc.
- Correspond à la version concurrente de for loop
- Syntaxe:

```
--Label obligatoire
label: for <identificateur> in <range> generate
   zone d'instructions concurrentes
end generate;
```

Rappel: l'ordre, dans lequel les instructions concurrentes sont décrites, n'est pas important.

### Instruction for ... generate

#### Exemple:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity forgenerate is
    Generic(n : natural);
    Port ( clk, rst : in STD LOGIC;
           d: in STD LOGIC VECTOR (n-1 downto 0);
           q : out STD LOGIC VECTOR (n-1 downto 0));
end forgenerate;
architecture Behavioral of forgenerate is
begin
    register bank: for i in 0 to n-1 generate
        process(clk, rst)
        begin
            if rst = '1' then
                q(i) <= '0';
            elsif rising edge(clk) then
                q(i) \le d(i);
            end if:
        end process register bank;
    end generate;
end Behavioral;
```

## Instruction if ... generate

- Permet de déclarer des structures optionnelles
- Instruction concurrente
- Syntaxe:

```
--Label obligatoire
label: if <condition booléenne> generate
zone d'instructions concurrentes
end generate;
```

La condition booléenne est généralement exprimée avec les constantes génériques ou avec les identificateurs des boucles for generate.


## Instruction if ... generate

#### Exemple:

```
library ieee;
use ieee.std logic 1164.all;
entity ifgenerate is
    generic (n : natural; store : boolean);
    port (a : in std logic vector (n-1 downto 0);
          clk : in std logic;
          z : out std logic vector (n-1 downto 0));
end;
architecture behaviour of ifgenerate is
begin
    registre: if store generate
       process (clk)
       begin
          if rising edge(clk) then
            z \le a;
          end if:
       end process;
     end generate;
    combinatoire: if not store generate
        z \le a;
    end generate;
end;
```

## Exercice 1: Détecteur de parité paire


□ Le circuit doit générer un '0' en sortie lorsque le nombre de '1' en entrée est pair, sinon '1'.



Noter que le modèle contient un generic n qui définit la taille du bus d'entrée. La taille du bus d'entrée peut varier en changeant uniquement la valeur du paramètre n

## Exercice 2: Registre à décalage


Soit un registre à décalage, composé de flip-flop avec reset asynchrone.



- L'entrée d arrive à la sortie q après 4 flancs d'horloge
- Proposer 2 solutions:
  - Utiliser une constante generic sans generate
  - Utiliser une constante generic avec generate


## Solution 1: Détecteur de parité

```
LIBRARY ieee:
USE ieee.std logic 1164.all;
ENTITY parity det IS
    GENERIC (n : INTEGER := 7);
    PORT ( input: IN std logic vector (n DOWNTO 0);
    output: OUT std logic);
END parity det;
ARCHITECTURE parity OF parity det IS
    BEGIN
    PROCESS (input)
       VARIABLE temp: std logic;
    BEGIN
        temp := '0';
        FOR i IN input'RANGE LOOP
            temp := temp XOR input(i);
        END LOOP:
        output <= temp;
    END PROCESS:
END parity;
```



## Solution 2: Registre à décalage

```
LIBRARY ieee:
USE ieee.std_logic_1164.all;
ENTITY shiftreg IS
    GENERIC (n: INTEGER := 4); -- # of stages
    PORT (d, clk, rst: IN STD LOGIC;
          q: OUT STD LOGIC
    ):
END shiftreg;
ARCHITECTURE behavior OF shiftreg IS
    SIGNAL internal: STD LOGIC VECTOR (n-1 DOWNTO 0);
BEGIN
    PROCESS (clk, rst)
    BEGIN
        IF (rst='1') THEN
           internal <= (OTHERS => '0');
        ELSIF (clk'EVENT AND clk='1') THEN
            internal <= d & internal(internal'LEFT DOWNTO 1);</pre>
        END IF:
    END PROCESS:
    g <= internal(0);</pre>
END behavior:
```



## Solution 2: avec generate

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity regdec generate is
    Generic (n : positive := 4);
    Port ( clk : in STD LOGIC;
           rst : in STD LOGIC;
           d : in STD LOGIC;
           q : out STD LOGIC);
end regdec generate;
architecture Beh of regdec generate is
  signal internal :
        std logic vector(n-1 downto 0);
begin
    q <= internal(n-1);</pre>
```

```
reg dec : for i in 0 to n-1 generate
    first: if i = 0 generate
      process(clk, rst)
      begin
        if rst = '1' then
          internal(0) <= '0';
        elsif rising edge(clk) then
          internal(0) <= d;</pre>
        end if:
      end process;
    end generate;
    other: if i /= 0 generate
      process(clk, rst)
      begin
        if rst = '1' then
          internal(i) <= '0';</pre>
        elsif rising edge(clk) then
          internal(i) <= internal(i-1);</pre>
        end if:
      end process;
    end generate;
  end generate;
end Beh;
```