Nom: Castella

Prénom :

Simon

5.t

Classe : T-2/I-2 Date : 09.11.2015

Problème n° 1 (Programmation en assembleur)

a) Implementez en langage assembleur ARM le code ci-dessous. Le module assembleur contiendra toutes les directives permettant un assemblage et un linkage correcte du module et de sa fonction. Pour indication, la valeur retournée par la fonction « fnct1 » est réalisée en plaçant cette valeur dans le registre RO.

b) Implementez en langage assembleur ARM la fonction "fnct2" ci-dessous. Pour information, les deux variables "parity" et "msg" sont externes et ne doivent pas être déclarées dans le code assembleur.

```
extern char parity;
extern char msg[10];

void fnct2() {
    parity = 0;
    for (int i=10; i>0; i--) {
        parity ^= msg[i-1];
    }

--- en assembleur ------
! {nct2

| dvb vo = pority

| dvb vo = pority
```

EOR RO, ry, ro

ADD ro, ro, ro

Sub ra, HTO

tert

cmp ra, #0

bne loop

slollb ra, = Pority

flob ro, [ ra]

60

### Problème n° 2 (Mode d'adressage)

a) Donnez les 2 instructions assembleur permettant de restaurer le contenu des registres R0 à R12 de la structure « s » ci-dessous

struct S {uint32\_t r0,r1,r2,r3,r4,r5,r6,r7,r8,r9,r10,r11,r12;} s;

111 ldmfd vol , { 200-12}

b) Donnez l'instruction assembleur permettant de sauver sur la pile les registres r4, r5, r6 et lr (les instructions push et pop ne peuvent pas être utilisées).

stanfol spil & ry, vs, v6, lv &

Pour le code assembleur et la représentation de la mémoire (Little-Endian / 8-bits) et l'état des registres du processeur ci-dessous, donnez le résultat des opérations (état des registres, état de la mémoire):

Mémoir (little-endian		(après)
0x80002100	0x34	
0x80002101	0xf5	
0x80002102	0x89	
0x80002103	0xc9	
0x80002104	0x25	
0x80002105	0x94	
0x80002106	0xa5	
0x80002107	0xc2	
0x80002108	0xba	0x F8
0x80002109	0x53	OXAS
0x8000210a	0x41	
0x8000210b	0x87	

	Registres (avant)
RO [	0x0000'0001
R1	0x0038'3004
R2	0x0000'000c
R3	0x0000'12f8
R4	0x0000'0002
R5	0x8000'2104
R6	0x8000'2108
R7	0x8000'5101
R8	0x8000'3008
R9	0x0302'0100
R10	0x0403'0200
R11	0x0504'0300
R12	0x8000'2008
SP	0x8000'5110

Regis (apr		
FFFF	391300	4
× 6000	53.BY	
18000		_
		_

r1, r1, r0, lsl #8 bc 268 1'coo'cooo 1. add

2. ldrsb r0, [r5, r4]!

3. strh r3, [r6],#2

0x800012100 mais apris -> itt

## Problème nº 3 (traitement numérique des nombres)

a) Prévoyez l'état des flags Z, C, N et V ainsi que le résultat contenu dans le registre R2 (en décimal) suite à l'exécution des instructions assembleur suivantes :

Remarque : toutes les opérations sont faites avec des <u>registres de 8 bits</u> au lieu de 32 bits

$$(\text{non signé}) = 257$$
 R


3. mov 
$$r2$$
,  $\#-7$   $77777007$  adds  $r2$ ,  $\#6$   $000010170$ 

$$R2(signé) = -1$$

Représentez en hexadécimal sur 32 bits (simple précision) la valeur réelle ci-dessous et donnez le développement (pour rappel : exposant est codé sur 8 bits avec un biais de 127)

-65,625 / 16 :

$$S = 1 65,625 = 10000001.101 = 11.000001101.126.29$$




Citez les fanions (flags) utilisés pour tester les conditions des nombres signés et non-signés et indiquez l'équation logique sur les fanions pour les opérations « ne » et « lo ».



#### Problème nº 4 (architecture générale)

a) Citez les 6 segments principaux d'une application une fois chargée dans la mémoire principale d'un microprocesseur, soit les 4 sections contenues dans le code et les 2 lors de l'exécution, et indiquez ce qu'elles contiennent



b) Citez les 2 architectures fondamentales des microprocesseurs SISD selon la classification de Flynn

c) Citez les 3 cycles principaux du traitement de l'information par les microprocesseurs

d) Pour une organisation de la mémoire en « Little-Endian », représentez (en hexadécimal pour les entiers et en caractère ascii pour les strings) dans le tableau ci-dessous les variables suivantes

Adresse : 0x80002102	variable : text:	taille/type : .ascii	valeur: "hello"
0x80002107	code:	.byte	-510 1777/1077 -> FREFFEFFF
0x8000210c	crc:	.short	51710
0x80002108	val:	.long	1b543e <sub>16</sub>
0x80002100	parity:	.short	10038

		>	
al:	.long	1b543e <sub>16</sub>	
parity:	.short	10038	000000000000000000000000000000000000000
		01,010,000,000	
		7 0	0 2
0x80	002100	ox 63	
0x80	002101	CXOS	
0x80	002102	+	
0x80	002103	E	
0x80	0002104	L	
0x80	0002105	L 1/	, ,
0x80	002106	0	Mornelement le B.
0x80	0002107	CHEREFORE	
0x80	0002108	ox 3E	de la chaîte de
0x80	0002109	0x 54	(corochère)
0x80	000210a	0×78	
0x80	000210ь	0x00 V	
0x80	000210c	OX 02	
0x80	000210d	0 × 62	
0x80	000210e		



Problème n° 5 (architectu	ure interne
---------------------------	-------------

a) Citez ou dessinez les composants principaux de l'architecture interne du µP ARM Cortex-A8

- ALU -> Processeur crithmétique Neon

- Barrel Shifter

- Decode vinit, Fetch unit, Execute Wit

b) Indiquez la fonction/l'usage des différents registres ci-dessous

i. R13: SP 7 Stock pointer

ii. R14: 1/ >> odresse de reterr.

iii. R15: pc of program counter -> prochaine ligne dlaxection

iv. CPSR: Flag - N,C,V,Z, -> Man quand on feit comp

v. SPSR: CPSR de la Stock (souvego-de des CPSR)


Décrivez succinctement l'utilité des modes de fonctionnement ci-dessous

Mode utilisated. C'est le rode que nous utilisers au Laso

Superviseur: Propre à 1'05/-> Code que l'os doit éxecuter

IRQ: Mode sévont les interruptions

Décrivez le principe de fonctionnement du µP ARM Cortex-A8



Décrivez succinctement le principe de fonctionnement du pipelining

LIF	D	E	1	
	F	۵	E	1
	1	F	10	E