



**Date : 30.11.2017**

Prénom : Yannis

## Page 1 / 5



Systèmes Embarqués 1 : Travail écrit no 1.

10 Problème n° 2 (Mode d'adressage)

- a) Implémentez les 2 instructions assembleur permettant de restaurer le contenu des registres R0 à R14 depuis le tableau « regs » contenu en mémoire : regs : .space 15\*4

2 ldr r0, regs;  
ldr r0, {r0-r14} #4

- b) Donnez l'instruction assembleur permettant de stocker sur la pile le contenu des registres r7 à r11 et lr (les instructions push et pop ne peuvent pas être utilisées).

2 stmfd sp!, {r7-r11, lr};

- c) Pour le code assembleur, la représentation de la mémoire (Little-Endian / 8-bits) et l'état des registres du processeur ci-dessous, donnez le résultat des opérations (état des registres, état de la mémoire) :

Mémoire (little-endian / 8 bits)		(après)
0x80004310	0x34	
0x80004311	0xf5	
0x80004312	0x89	
0x80004313	0xc9	
0x80004314	0x25	0x01
0x80004315	0x94	0x51
0x80002116	0xa5	0x00
0x80004317	0xc2	0x80

Registres (avant)	
R0	0x0000'0008
R1	0x0000'8200
R2	0x0000'000c
R3	0x8000'4312
R4	0x0000'0002
R5	0x8000'4310
R6	0xffff'fff2
R7	0x8000'5101
R8	0x8000'5110

Registres (après)	
R0	0x0082'0000
R1	0x0000'00c989
R2	
R3	0x8000'4314
R4	
R5	
R6	
R7	
R8	

1. lsl r0, r1, r0

$r0 = r1 \ll r0 \rightarrow 8200 \ll 8 \rightarrow 0082'0000$

2

on décale de "2 hexa" sur la gauche : 0082'0000

2. ldrh r1, [r3], #2

1. on charge 16 bits au r1 depuis l'adresse r3 → 0000'00c989

2. on décale r3 de 2

2

3. str r7, [r5, #4]

on store 32 bits de r7 à l'adresse r5 décalée de 4

2



Systèmes Embarqués 1 : Travail écrit no 1.

Problème n° 3 (traitement numérique des nombres)

- a) Prévoyez l'état des flags Z, C, N et V ainsi que le résultat contenu dans le registre R2 (en décimal) suite à l'exécution des instructions assembleur suivantes :

Remarque : toutes les opérations sont faites avec des registres de 8 bits au lieu de 32 bits

1. ldr r2, #129

$$\begin{array}{r} 129: 0111\ 1111 \\ -129: 1000\ 0001 \\ \hline \Rightarrow + 1000\ 0001 \\ 1\ 0000\ 0100 \end{array}$$

2. subs r2, #127

Z=0 C=1 N=0 V=1 R2(non signé) = 2 R2(signé) = 2

2. ldr r2, #-5

$$\begin{array}{r} +5: 0000\ 0101 \\ -5: 1111\ 1011 \end{array} \rightarrow$$

adds r2, #254

$$\begin{array}{r} 1111\ 1011 \\ + 1111\ 1110 \\ \hline 1\ 1111\ 1001 \end{array}$$

Z=0 C=1 N=1 V=0 R2(non signé) = 249 R2(signé) = -7

3. ldr r2, #-8

$$\begin{array}{r} 1111\ 1000 \\ + 0000\ 1000 \\ \hline 1\ 0000\ 0000 \end{array}$$

cmp r2, #248

$$\begin{array}{r} 1111\ 1000 \\ \rightarrow 0000\ 1000 \end{array}$$

Z=1 C=1 N=0 V=0 R2(non signé) = 248 R2(signé) = -8

- b) Représentez en hexadécimal sur 32 bits (simple précision) la valeur réelle ci-dessous et donnez le développement (pour rappel : exposant est codé sur 8 bits avec un biais de 127)

-19,75 / 4 :  $S = 1$

$$19,75: 10011,11 \cdot 2^{-2} \Rightarrow 1,001111 \cdot 2^4 \cdot 2^{-2} = 1,001111 \cdot 2^2$$

$$127+2=129=1000'0001$$

$$\Rightarrow 1\ 100'0000\ 1001\ 1110\ 0000\ 0000\ 0000\ 0000$$

$$\Rightarrow 0xC09E0000$$

- c) Citez les fanions (flags) utilisés pour tester les conditions des nombres signés et citez les 6 suffixes correspondants aux 6 opérations conditionnelles possibles sur ces nombres signés (==, !=, >, >=, <, <=), p.ex. eq pour ==

signés: N, V et Z

== eq

<: LE

!= ne

<=: LT

> GT


>= GE



Systèmes Embarqués 1 : Travail écrit no 1.

Problème n° 4 (architecture générale)

- a) Citez les différents segments d'une application et leur organisation dans la mémoire pour un système sur puce (System on Chip – SoC)



- b) Selon la classification de Flynn, citez l'architecture (l'abréviation) du  $\mu P$  TI-AM3358 (un ARM Cortex-A8) que nous utilisons au laboratoire et indiquez laquelle des 2 architectures Von Neumann et Harvard est mise en œuvre sur le processeur et pour quelle raison

On utilise un SISD avec l'architecture von Neumann.

Harvard est un peu dépassé! La répartition des mémoires rend la gestion des commandes ~~plus~~ plus compliquées et la performance globale moins efficace.

Von Neumann n'a pas ce problème (une seule mémoire et un bus unique).

- c) Pour une organisation de la mémoire en « Little-Endian », représentez (en hexadécimal pour les entiers et en caractère ascii pour les strings) dans le tableau ci-dessous les variables suivantes

Adresse :	variable :	taille/type :	valeur :
A 0x8000343b	text:	.asciz	"hi" ✓
B 0x80003434	var1:	.long $\rightarrow 32$	$1313_8 = 3 + 8 + 3 \cdot 8^2 + 8^3 = 523 + 192 = 715 = 0x02cb$
C 0x80003432	var2:	.byte $\rightarrow 8$	$129_{10} = 10000001 \rightarrow 0x81$
D 0x80003438	var3:	.short $\rightarrow 16$	$5a8_{16}$
E 0x80003430	var4:	.short $\rightarrow 16$	$-5_{10} \rightarrow 0xff$


	7	0	
0x80003430	0x ff		E015
0x80003431	0x ff		
0x80003432	0x 81		
0x80003433			B1
0x80003434	0x cb		
0x80003435	0x 02		
0x80003436	0x 00		D1
0x80003437	0x 00		
0x80003438	0x a8		
0x80003439	0x 05		A1
0x8000343a			
0x8000343b	"h"		
0x8000343c	"i"		
0x8000343d	"e"		
0x8000343e			

Systèmes Embarqués 1 : Travail écrit no 1.

Problème n° 5 (architecture interne)

- a) Citez dans l'ordre et décrivez succinctement les 8 composants que doit traverser l'instruction « `ldr r0, [r0]` » lors de son exécution depuis la mémoire principale

1. Mémoire cache de niveau 2 : fait tampon avec la mémoire principale
2. Mémoire cache fetch de niveau 1 : fournit au fetch les appels mémoires requis
3. Fetch Instruction Unit: s'occupe de "fetch()", collecte la commande
4. Decode Instruction Unit: transforme et décrypte la commande
5. Execute Instruction Unit: Performe l'instruction (avec l'ALU et la banque de registre)
6. Eventuellement le Neon processor pour certaines opérations avancées.
7. C15-MMU: Va s'occuper de ~~transformer~~ <sup>faire le lien entre</sup> les pages mémoires physiques et virtuelles
8. Mémoire cache exec de niveau 1: fournit et transfère les appels mémoires vers le passage à nouveau par la mémoire cache de niveau 2




- b) Indiquez la fonction/l'usage des différents registres ci-dessous et indiquez le numéro du registre utilisé, s'il existe

1. SP: Stack Pointer, R13, pointe sur le "top", permet de faire des fonctions récursives par ex.
2. LR: Link Register, R14, permet de faire des retours de fonctions.
3. PC: Program Counter, R15, pointe sur l'instruction courante dans la mémoire.
4. CPSR: Register de status, contient entre autres les différents flags.

- c) Indiquez les raisons ayant motivé les concepteurs des  $\mu P$  ARM v7 d'implémenter plusieurs modes de fonctionnement

Des "utilisateurs" (user, OS, ...) ont besoin de différentes ressources. Un utilisateur normal n'a pas besoin des modes privilégiés tandis qu'en OS si. Cela permet d'allouer les bonnes ressources à qui il faut tout en maintenant une certaine sécurité (système de permission).

- d) Qu'apporte le pipelining du  $\mu P$  ARM Cortex-A8 et pour quelle raison



Cela permet de gérer plusieurs instructions simultanément et donc de diminuer le temps/programme (performance ↑)