Nom: Zamban

Prénom : Vaniel

Classe : T-2/I-2 Date : 30.11.2017

Problème nº 1 (Programmation en assembleur)

Implémentez en langage assembleur ARM le code ci-dessous. Le module assembleur contiendra toutes les directives permettant un assemblage et un linkage correct du module et de ses fonctions.

```
unsigned checksum (char s[]) {
   int l = strlen(s);
   unsigned a = 0;
   unsigned b = 0;
   for (int i=l-1; i>=0; i--) {
        a += s[i];
        b += a;
   }
   return (a%256) + ((b%256)<<8);
}</pre>
```

en assembleur -

256 + 28

Indications:

- La méthode compute_cks reçoit en paramètre la référence sur un tableau de caractères (adresse du 1^{er} caractère), char s[], lequel est passé par le registre R0. Elle retourne la valeur de la somme de contrôle (checksum) par le registre R0.
- La méthode strlen est une méthode externe à ce module et ne doit pas être implémentée. Elle reçoit en paramètre la référence sur un tableau de caractères, lequel est passé par le registre R0 et retourne le nombre de caractères contenus dans le tableau par le registre R0. Il faut noter que les registres R0 à R3 seront modifiés par l'appel à cette fonction.

1: mov

Align 8

Alig

mov +4, +0; // an place so donord

bl strien: // ro => 1

mov +1, ##0: // a = 0

mov +2, #0; // b = 0

voub ro, +0, #1; // i=1-1

cmp h0, #0; // i=1-1

add +1, +3, [+4, +0]; // d= o[i]

add +2, +2, +1 // b+= q

buto

oub ro, #1 //i--

10

Problème n° 2 (Mode d'adressage)

a) Implémentez les 2 instructions assembleur permettant de restaurer le contenu des registres RO à R14 depuis le tableau « regs » contenu en mémoire : regs : .space 15*4

b) Donnez l'instruction assembleur permettant de stocker sur la pile le contenu des registres r7 à r11 et lr (les instructions push et pop ne peuvent pas être utilisées).

c) Pour le code assembleur, la représentation de la mémoire (Little-Endian / 8-bits) et l'état des registres du processeur ci-dessous, donnez le résultat des opérations (état des registres, état de la mémoire) :

Mémoire (little-endian / 8 bits)		(après)		Registres (avant)	Registres (après)
0x80004310	0x34		R0	0x0000′0008	0x00 82'0000
0x80004311	0xf5		R1	0x0000′8200	0x 0000'00 c 989
0x80004312	0x89		R2	0x0000′000c	1,100,000
0x80004313	0xc9		R3	0x8000'4312	0x 8000 4 314
0x80004314	0x25	0x 01	R4	0x0000′0002	
0x80004315	0x94	Ox 51	R5	0x8000'4310	
0x80002116	0xa5	0×00	R6	0xffff'fff2	
0x80004317	0xc2	0x 80	R7	0x8000′5101	
			R8	0x8000′5110	

1. lsl r0, r1, r0

2 ro = +1 = = +0 > 8200 = < 8 0001

on décole de "2 hexa" sur la gourde : 0082'0000

2. ldrh r1, [r3], #2

1. On Jonge 16 bits our r1 depuis l'admisse r> -> 0000 '00 C989 2, on décale r3 de 2

3. str r7, [r5, #4]

on store 32 lits de +7 à l'adresse r5 décalée de 4

Problème n° 3 (traitement numérique des nombres)

a) Prévoyez l'état des flags Z, C, N et V ainsi que le résultat contenu dans le registre R2 (en décimal) suite à l'exécution des instructions assembleur suivantes :

Remarque : toutes les opérations sont faites avec des registres de 8 bits au lieu de 32 bits

1.
$$ldr r2, =129$$

10

$$Z= \bigcirc C= 1 \bigcirc N= \bigcirc V= 1 \bigcirc R2 \text{ (non signé)} = 2 \bigcirc R2 \text{ (signé)} = 2$$

Z=
$$\bigcirc$$
 C= \bigcirc N=1 V= \bigcirc R2(non signé) = \bigcirc 249 R2(signé) = \bigcirc \bigcirc R2(signé) = \bigcirc \bigcirc R2(signé)

Z=
$$1$$
 C= 1 N= 2 V= 2 R2(non signé) = 2 R2(signé) = $-$ R2(signé) = $-$ R2(signé)

b) Représentez en hexadécimal sur 32 bits (simple précision) la valeur réelle ci-dessous et donnez le développement (pour rappel : exposant est codé sur 8 bits avec un biais de 127)

1975: 10011, 11 .
$$2^{-2} = 1$$
 1,001111. $2^{4} \cdot 2^{-2} = 1,001111. 2^{2}$

127+2=129=1000'0001

c) Citez les fanions (flags) utilisés pour tester les conditions des nombres signés et citez les 6 suffixes correspondants aux 6 opérations conditionnelles possibles sur ces nombres signés (==, !=, >, >=, <, <=),


88 64 4/8/28 512

Systèmes Embarqués 1 : Travail écrit no 1.

19 °

Problème nº 4 (architecture générale)

a) Citez les différents segments d'une application et leur organisation dans la mémoire pour un système sur puce (System on Chip – SoC)



b) Selon la classification de Flynn, citez l'architecture (l'abréviation) du μP TI-AM3358 (un ARM Cortex-A8) que nous utilisons au laboratoire et indiquez laquelle des 2 architectures Von Neumann et Harvard est mise en œuvre sur le processeur et pour quelle raison

On willise un SISO voues l'onditesture von Neuman.

Harvard est un peu dépassé! la séparation des mémoires perd la gestion des commandes de plus compliquées et la performance globale moins officiel. La la terre des commandes de la performance globale moins officiel.

Von Neuman n'a pas ce problème (une seule mémoire et un beus avique)

c) Pour une organisation de la mémoire en « Little-Endian », représentez (en hexadécimal pour les entiers et en caractère ascii pour les strings) dans le tableau ci-dessous les variables suivantes

Adresse: variable: taille/type: valeur: A 0x8000343b text: 13138 = 2+8+3.82+83 = 523+192= 715=0x02cb 6 0x80003434 .long → 32 var1: C 0x80003432 .byte $a \ 8 \ 129_{10} = 1000 \ 0001 \ aggregates 31$ var2: D 0x80003438 .short→16 var3: 0x80003430 var4: .short -, 16 -5₁₀ -> ○x 11

415

	7	0	
0x80003430	Ox th		11
0x80003431	Ox Bo		1011
0x80003432	ex 81		101
0x80003433			100
0x80003434	0x c6		
0x80003435	OX Q2		1
0x80003436	0x 00		BA
0x80003437	0 x 00		
0x80003438	0x a8		
0x80003439	0× 05		D
0x8000343a			,
0x8000343b	1'h11		ſ
0x8000343c	11 1 11		A
0x8000343d	1811		131
0x8000343e			

Problème nº 5 (architecture interne)

- a) Citez dans l'ordre et décrivez succinctement les 8 composants que doit traverser l'instruction « ldr r0, [r0] » lors de son exécution depuis la mémoire principale
 - 1. Memoire Coche de riveau 2 : fait tourquer avec la némoire pinique
 - 2. Mémoire cuche fetch de riveau 1 i fourni du fetch les apple mémoires requis
 - 3. Fetch Instruction Drit: s'occupe de "fetch", collecter la commune
 - 4, Decode Instruction Unit; transforme et décayte la communde
 - 5. Execute Instruction Vxit: Performe l'instruction (avec l'ALU) Let la barque de registre)
 - 6. Eventuellement le Neon processor pour certaines spérations avancées. ?? 7. C15-MMU! Va s'occuper de transferme les payes mémoires physiques et virtuelles
- E. Mérrore code exec de vivent: fourir et tronsfert los applo némoires usos Passage à nouveau pour la némore cache de viven 2
- b) Indiquez la fonction/l'usage des différents registres ci-dessous et indiquez le numéro du registre utilisé, s'il existe
 - 1. SP: Stade Pointer, R13, pointe sur le "too", penet de faire des fonctions récursives par ex:
 - 2. LR: Link Register, R14, pernet de faire des retours de fonctions.
- 3. PC: Program Courter, R15, pointe sur l'instruction courante dans la mémoire.
 - 4. CPSR: Registre de status, contient entre autres les différents flag.
- c) Indiquez les raisons ayant motivé les concepteurs des µP ARM v7 d'implémenter plusieurs modes de fonctionnement

Les l'utilisateurs" (user, OS,...) ent besoin de différentes ressources. Un utilisateur normal n'a pas basoin des modes primiliques trantis qu'un OS si. Cela pernet d'allour les bonnes ressources à qui il fout tout en maintenant une certaine sécurité (policine de pernission).

d) Qu'apporte le pipelining du µP ARM Cortex-A8 et pour quelle raison

fetch decode execute

fetch decode execute

fetch decode execute

¿ Cela pernet de ciérar pluséeurs instructions simultariementip et donc de dirainver le ramps/programme (performence 1)