

Langage assembleur

Exemple de l'assembleur ARM

Tarik Graba Année scolaire 2015/2016



Généralités

Spécificités de l'architecture ARM

Jeu d'instructions

Manipulation des données

Transfert des données

Branchements

Exécution conditionnelle

Encodage

Directives d'assemblage



Assembleur

Langage

- Un processeur interprète des instructions "numériques" (généralement codées en binaire),
 - C'est ce qui est appelé langage machine.
- L'assembleur est un langage de programmation bas niveau,
 - lisible par l'Homme (représentation textuelle),
 - équivalent au langage machine (1 \leftrightarrow 1).
- Il est spécifique à chaque processeur et lié à son architecture.



Assembleur Outils

- Pour faciliter la programmation, en plus des instructions, les outils permettent de :
 - Définir des symboles, des étiquettes, tables
 - Des macros

 –fonctions
- On appelle cela des directives d'assemblage.
- Ces directives varient en fonction des outils utilisés (chaine de compilation).

Tarik Graba

Nous utiliserons dans ce cours celles de Gnu AS.



Plan

Généralités

Spécificités de l'architecture ARM

Jeu d'instructions

Manipulation des données

Transfert des données


Branchements

Exécution conditionnelle

Encodage

Directives d'assemblage





- Espace mémoire extérieur au processeur.
- Des registres internes au processeur.
- Instructions pour le transfert entre les registres et la mémoire.
- Opérations sur le contenu des registres.
- L'espace mémoire est communs aux instructions et aux données.

Tarik Graba

Les *périphériques* font aussi partie de l'espace mémoire.



Caractéristiques de l'ARM

Taille des données

- Processeur RISC ¹ 32 bits :
 - Les registres internes font 32 bits
 - Les données manipulées sont des word (32 bits), half-word (16 bits) ou byte (8 bits).



^{1.} Reduced Instruction Set Computer

Caractéristiques de l'ARM

Différentes tailles pour les instructions

Historiquement les instructions faisaient toutes 32 bits.

Pour rendre le code plus compact et permettre des réductions de coûts, des jeux d'instructions simplifiés ont été ajoutés :

- Les instructions font :
 - 32 bits (mode ARM)
 - 16 bits (mode THUMB)
 - mixte 32/16 bits (mode THUMB 2)



Les registres

- 16 registres généraux
- 3 registres avec des rôles particuliers :
 - r₁₅ (pc) : Compteur programme
 - r₁₄ (1r): Link register (adresse de retour)
 - r₁₃ (sp): Stack pointer (pointeur de pile)

r_0	
<i>r</i> ₁	
r ₂	
<i>r</i> ₃	
r ₄	
r ₅	
r ₆	
r ₇	
<i>r</i> ₈	
r ₉	
r ₁₀	
r ₁₁	
r ₁₂	
r ₁₃	(sp)
	(lr)
r ₁₅	(pc)



En fonction de l'état du processeur

Les "shadow registers" de l'ARM7TDMI (ARMv4T) :

User/Syst.	Superv
<i>r</i> ₀	<i>r</i> ₀
<i>r</i> ₁	<i>r</i> ₁
r ₂	r ₂
<i>r</i> ₃	r ₃
r ₄	r ₄
<i>r</i> ₅	r ₅
r ₆	r ₆
r ₇	r ₇
r ₈	<i>r</i> ₈
<i>r</i> ₉	r ₉
r ₁₀	r ₁₀
r ₁₁	r ₁₁
r ₁₂	r ₁₂
r ₁₃ (sp)	r _{13svc}
r ₁₄ (lr)	r _{14svc}
r ₁₅ (pc)	r ₁₅ (pc

FIQ r0 r1 r2 r3 r4 r5 r6 r7 r8fiq r10fiq r11fiq r12fiq r14fiq r15 (pc)	v :	cgisters
r ₁ r ₂ r ₃ r ₄ r ₅ r ₆ r ₇ r _{8fiq} r _{9fiq} r _{10fiq} r _{12fiq} r _{13fiq} r _{14fiq}		FIQ
r ₂ r ₃ r ₄ r ₅ r ₆ r ₇ r _{8fiq} r _{9fiq} r _{10fiq} r _{11fiq} r _{12fiq} r _{13fiq} r _{14fiq}		<i>r</i> ₀
r ₃ r ₄ r ₅ r ₆ r ₇ r _{8fiq} r _{9fiq} r _{10fiq} r _{11fiq} r _{12fiq} r _{13fiq} r _{14fiq}		<i>r</i> ₁
r ₄ r ₅ r ₆ r ₇ r _{8fiq} r _{9fiq} r _{10fiq} r _{11fiq} r _{12fiq} r _{13fiq} r _{14fiq}		r ₂
r ₅ r ₆ r ₇ r _{8fiq} r _{9fiq} r _{10fiq} r _{11fiq} r _{12fiq} r _{13fiq} r _{14fiq}		r ₃
r ₆ r ₇ r ₈ fiq r ₉ fiq r ₁₀ r ₁₁ fiq r ₁₂ fiq r ₁₃ fiq r ₁₃ fiq r ₁₄ fiq		r ₄
r ₇ F8fiq F9fiq r'10fiq r'11fiq r _{12fiq} r'13fiq r'14fiq		<i>r</i> ₅
r8fiq r9fiq r10fiq r11fiq r11fiq r12fiq r13fiq r14fiq		r ₆
r9fiq r10fiq r11fiq r12fiq r13fiq r14fiq		r ₇
r _{10fiq} r _{11fiq} r _{12fiq} r _{13fiq} r _{14fiq}		r _{8fiq}
r _{11fiq} r _{12fiq} r _{13fiq} r _{14fiq}		r _{9fiq}
r _{12fiq} r _{13fiq} r _{14fiq}		r _{10fiq}
r _{13fiq}		r _{11fiq}
r _{14fiq}		
		r _{13fiq}
r ₁₅ (pc)		r _{14fiq}
		r ₁₅ (pc)

IRQ	I
r_0	Ī
<i>r</i> ₁	Ī
r ₂	ſ
<i>r</i> ₃	ſ
r ₄	Ī
<i>r</i> ₅	Ī
r ₆	Ī
r ₇	l
r ₈	ſ
r ₉	Ī
r ₁₀	Ī
r ₁₁	ſ
r ₁₂	ſ
r _{13irq}	
r _{14irq}	Ī
r ₁₅ (pc)	ſ

Abort r₀

 r_2 r_3 r_4 r_5 r_6 r_7 r_8 r_9 r_{10} r_{11} r_{12} r_{13abt} r_{14abt} r_{15} (pc)


,	•
	Undef
	<i>r</i> ₀
	<i>r</i> ₁
	r_2
	<i>r</i> ₃
	r_4
	<i>r</i> ₅
	r ₆
	r ₇
	r ₈
	r ₉
	r ₁₀
	r ₁₁
	r ₁₂
	r _{13und}
	r _{14und}
	r ₁₅ (pc)



En fonction de l'état du processeur

Les deux pointeurs de pile des Cortex-M (ARMv6-M):

- Main Stack Pointer (MSP)
- Process Stack Pointer (PSP)







Le registre d'état xPSR

CPSR: Current Program Status Register de l'ARM7TDMI

31	30	29	28	7	6	5	4	0
N	z	С	٧	 Ι	F	Т	mode	

- Flags:
 - N : négatif
 - Z : zéro
 - C : retenue
 - V : dépassement


- Interruptions :
 - F: désactiver les FIQ
 - I : désactiver les IRQ
- T: Thumb
- Mode de fonctionnement





Le registre d'état xPSR

PSR: Program Status Registers du Cortex-M0



Tarik Graba

APSR: Application Program Status Register

IPSR: Interrupt Program Status Register

EPSR: Execution Program Status Register





Généralités

Spécificités de l'architecture ARM

Jeu d'instructions

Manipulation des données

Transfert des données

Branchements

Exécution conditionnelle

Encodage

Directives d'assemblage



Spécificités de l'ARM

Instructions ARM/Thumb

- À l'origine les syntaxes des instructions thumb et arm étaient différentes.
- Une syntaxe unifiée (unified) est supportée par les versions récentes des outils de développement.
- Du fait de la taille des instructions thumb (16-bits) certaines restrictions d'usage existent.

Dans ce cours nous présentons la syntaxe unifiée. Pour les restrictions du mode thumb se référer à la documentation officielle.



Jeu d'instructions

On peut classer les instructions en trois grandes catégories :

- 1. Traitement et manipulation des données :
 - Arithmétiques et logiques
 - Tests et comparaisons
- 2. Transfert de données depuis et vers la mémoire
- Contrôle de flot
 - Branchements





Généralités

Spécificités de l'architecture ARM

Jeu d'instructions

Manipulation des données

Transfert des données

Branchements

Exécution conditionnelle

Encodage

Directives d'assemblage



Opérations arithmétiques et logiques

Opération sur 3 registres

Exemples

AND r0,r1,r2 pour
$$(r_0 = r_1 \& r_2)$$

ADD r5,r1,r5 pour $(r_5 = r_1 + r_5)$



Opérations arithmétiques et logiques

Les instructions

ADD
$$r0,r1,r2 \rightarrow r0=r1+r2$$
 Addition

ADC $r0,r1,r2 \rightarrow r0=r1+r2+C$ Addition avec retenue

SUB $r0,r1,r2 \rightarrow r0=r1-r2$ Soustraction

SBC $r0,r1,r2 \rightarrow r0=r1-r2-C+1$ Soustraction avec retenue

RSB $r0,r1,r2 \rightarrow r0=r2-r1$ Soustraction inversée

RSC $r0,r1,r2 \rightarrow r0=r2-r1-C+1$ Soustraction inversée avec retenue

AND $r0,r1,r2 \rightarrow r0=r1&r2$ Et binaire

BIC r0,r1,r2 \rightarrow r0=r1&~r2 Met à 0 les bits de r1 indiqués par r2

Tarik Graba

Ou binaire

Ou exclusif binaire



19/67

ORR r0.r1.r2 \rightarrow r0=r1|r2

EOR r0,r1,r2 \rightarrow r0=r1^r2



Opérations de déplacement de données entre registres

Opération sur 2 registres

OPE r_dest, r_s1

Exemples

MOV r0, r1 pour
$$(r_0 = r_1)$$

MOV pc,
$$lr pour (pc = lr)$$

MVN r0, r1 pour
$$(r_0 = \sim r_1)$$



Opérations de déplacement de données entre registres

Les instructions

MOV r0,r1 \rightarrow r0=r1 Déplacement

MVN r0,r1 \rightarrow r0=~r1 Déplacement et négation



Opérations de décalage

Opération sur 3 registres

OPE r_dest, r_s, r_m

Exemples

LSL r0,r1,r2 pour
$$(r_0 = r_1 \ll r_2[7:0])$$

ASR r3,r4,r5 pour
$$(r_3 = r_4 \gg r_5[7:0])$$

Seul l'octet de poids faible de r_m est utilisé.



Opérations de décalage

Les instructions

LSL \rightarrow Décalage logique vers la gauche

LSR \rightarrow Décalage logique vers la droite

ASL \rightarrow Décalage arithmétique vers la gauche

Tarik Graba

ASR \rightarrow Décalage arithmétique vers la droite

ROR \rightarrow Décalage circulaire vers la droite



Remarque!

Modification des indicateur du PSR

Par défaut, les opérations arithmétiques et logiques ne modifient pas les indicateurs (N,Z,C,V) du PSR. Il faut ajouter le suffixe "S" au mnémonique de l'instruction.

Tarik Graba

Exemples

```
ADDS r0,r1,r2
ANDS r0,r1,r2
MOVS r0,r1
```



Opérations de comparaison

Opération sur 2 registres

OPE r_s1, r_s2

Exemples

CMP r0,r1 pour (
$$psr \leftarrow r_0 - r_1$$
)
TEQ r0,r1 pour ($psr \leftarrow r_0 \oplus r_1$)



Opérations de comparaison

Les instructions

```
CMP r0,r1 \rightarrow psr \Leftarrow r0-r1
                                         Comparer
CMN r0,r1 \rightarrow psr \Leftarrow r0+r1
                                         Comparer à l'inverse
TST r0,r1 \rightarrow psr \Leftarrow r0&r1
                                         Tester les bits indiqués par r1
TEQ r0,r1 \rightarrow psr \Leftarrow r0^r1
                                         Tester l'égalité bit à bit
```

Ces instructions ne modifient que les bits (N,Z,C,V) du PSR, le résultat n'est pas gardé.



- Un des opérandes source peut être un immédiat.
 - Un immédiat est une valeur constante qui est encodée dans une partie de l'instruction.

Tarik Graba

- On doit les précéder du symbole '#'.
- Il peut être décimal, hexadécimal (0x) ou octal (0).

Exemples

```
MOV r0, #0x20
```



En mode ARM les instructions sont codées sur 32 bits et seulement 12 bits peuvent être utilisés pour coder l'immédiat.

31	28 27	21	20	19	16 15	12	11	 0
cond	code	ор	S	Rn	R	s	Imm	

Ces 12 bits sont utilisés de la façon suivante :

- 8 bits (0 → 0*xFF*)
- 4 bits pour un décalage circulaire (valeurs paires de 0 à 30)

P1-2015/20

Exemples

ADD r0, r1, #100 $(0x64 \ll 0)$

ADD r0, r1, #0xFF00 $(0xFF \ll 8)$

ADD r0,r1,#0x3FC $(0xFF \ll 2)$

ADD r0, r1, #0xF000000F $(0xFF \ll 28)$




29/67

En mode thumb-16bits

Ça dépend de l'instruction. Par exemple :

■ ADDS Rd,Rn,#imm3 (source et destination différentes)




■ ADDS Rdn,#imm8 (même source et destination)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	1	1	0		Rdn	ı				im	m8			



Combiner une opération avec un décalage

ALU + Barrel shifter





Combiner une opération avec un décalage

- Le barrel shifter peut être utilisé en même temps que l'ALU
- Toute opération peut être accompagnée du décalage du second opérande.

Exemples

ADD r0,r1,r2,LSL #4
$$(r_0 = r_1 + r_2 \times 16)$$

ADD r0,r1,r2,LSL r3 $(r_0 = r_1 + r_2 \times 2^{r_3})$





Combiner une opération avec un décalage Remarques

Certaines instructions sont équivalentes :

LSL rd,rs,#i ⇔ MOV rd,rs,LSL #i

Rotate Right with Extend

RRX rd,rs ⇔ MOV rd,rs,RRX

Rotation à droite d'une position en prenant le bit de retenue C.



33/67

Les multiplications

- Les opérandes ne peuvent être que des registres.
- En fonction des versions de l'architecture :
 - Toutes les instructions ne sont pas disponibles sur toutes les architectures.
 - La retenue "C" et le dépassement "V" n'ont pas toujours le même comportement.



La multiplication

Les instructions

MUL r0,r1,r2
$$\rightarrow$$
 r0=r*r2
MLA r0,r1,r2,r3 \rightarrow r0=r1+r2*r3
MLS r0,r1,r2,r3 \rightarrow r0=r1-r2*r3
UMULL r0,r1,r2,r3 \rightarrow {r1,r0}=r2*r3
SMULL r0,r1,r2,r3 \rightarrow {r1,r0}=r2*r3
UMLAL r0,r1,r2,r3 \rightarrow {r1,r0}+=r2*r3
SMLAL r0,r1,r2,r3 \rightarrow {r1,r0}+=r2*r3

multiplication mult. et accumulation mult soustraction mult. 64bits non signée mult. 64bits signée MAC 64bits non signée MAC 64bits signée



35/67

Plan

Généralités

Spécificités de l'architecture ARM

Jeu d'instructions

Manipulation des données

Transfert des données

Branchements

Exécution conditionnelle

Encodage

Directives d'assemblage



Instructions pour transférer les données

Deux instructions de transfert de données entre la mémoire et les registres.

- LDR : charger un registre avec une donnée en mémoire
- STR : enregistrer la valeur du registre en mémoire

Exemples

LDR r0, [r1]
$$(r_0 = RAM[r_1])$$

STR r0, [r1]
$$(RAM[r_1] = r_0)$$





LDR/STR : mots de 32 bits (words)

LDRH/STRH : mots de 16 bits (half words)

LDRB/STRB : mots de 16 bits (byte)

Généralement, les adresses doivent être alignées :

Tarik Graba

LDR/STR : 4

LDRH/STRH : 2

LDRB/STRB : quelconque



Modes d'adressage

Adressage indirect

LDR r0,[r1]
$$(r_0 = RAM[r_1])$$

Adressage indirect avec déplacement (offset)

LDR r0,[r1,#8]
$$(r_0 = RAM[r_1 + 8])$$

LDR r0,[r1,r2] $(r_0 = RAM[r_1 + r_2])$

 Adressage indirect avec déplacement et pré-incrémentation

LDR r0,[r1,#8]!
$$(r_1 = r_1 + 8 \text{ puis } r_0 = RAM[r_1])$$

 Adressage indirect avec déplacement et post-incrémentation

LDR r0,[r1],#8
$$(r_0 = RAM[r_1] \text{ puis } r_1 = r_1 + 8)$$

Transferts multiples

En plus des instructions LDR et STR le jeu d'instruction ARM propose les instructions LDM et STM pour les transferts multiples.

Exemples

LDMIA r0,
$$\{r1,r2,r3\}$$
 $(r_1 = RAM[r_0])$ $(r_2 = RAM[r_0 + 4])$ $(r_3 = RAM[r_0 + 8])$ STMIA r0, $\{r1-r3\}$ $(RAM[r_0] = r_1)$ $(RAM[r_0 + 4] = r_2)$ $(RAM[r_0 + 8] = r_3)$



Variantes

Il existe 4 suffixes possibles pour les instructions de transferts multiples :

- IA pour la post-incrémentation (*Increment After*)
- IB pour la pré-incrémentation (*Increment Before*)
- DA pour la post-décrémentation (*Decrement After*)
- DB pour la pré-décrémentation (*Decrement Before*)

Pour que la valeur du registre d'adresse soit modifiée il faut ajouter (!)

LDMIA $r0!, \{r1-r3\}$






Transferts multiples

la pile (stack)

Conventions

- Le registre r13 (sp) est le pointeur de pile (stack pointer)
- Le pointeur de pile contient l'adresse de la dernière donnée empilée
- Avant chaque empilement le pointeur de pile doit être décrémenté



La convention ARM standard est « Full Descending »



Transferts multiples

la pile (stack)

Pour gérer la pile et éviter les confusions, il existe des équivalents des instructions LDM et STM avec des suffixes spécifiques en fonction des stratégies utilisées pour la pile.

Tarik Graba

FD : Full Descending

FA : Full Ascending

ED : Empty Descending

EA : Empty Ascending





la pile (stack)

Ou plus simplement:

Empiler

```
PUSH {r1-r5} ou STMFD sp!,{r1-r5} ou STMDB sp!,{r1-r5} 

Dépiler

POP {r1-r5} ou LDMFD sp!,{r1-r5} ou LDMIA sp!,{r1-r5}
```



Plan

Généralités

Spécificités de l'architecture ARM

Jeu d'instructions

Manipulation des données

Transfert des données

Branchements

Exécution conditionnelle

Encodage

Directives d'assemblage



Branchements

Il existe deux instructions de branchement :

B adresse Aller à l'adresse

BX registre Aller à l'adresse pointée par le registre

et éventuellement changer de mode

(ARM/THUMB interworking)

Ces instructions modifient le compteur programme "pc" (r15)

BL(X) Pour sauvegarder l'adresse de retour dans "1r" (r14)

L'adresse de retour est celle de l'instruction suivant le BL.



Branchements

- Pour revenir d'un branchement BL il suffit de remettre 1r dans pc
 - BX lr
 - MOV pc,lr (deprecated)



Branchements

- pour les instructions B et BL l'adresse est stockée comme un immédiat qui représente un offset par rapport à la position actuelle :
 - l'offset est forcement limité
- pour l'instruction BX le mode (ARM/Thumb) est déterminé en fonction du bit de poids faible de l'adresse normalement non utilisé (voir interworking)

Tarik Graba



Plan

Généralités

Spécificités de l'architecture ARM

Jeu d'instructions

Manipulation des données Transfert des données

Branchements

Exécution conditionnelle

Encodage

Directives d'assemblage



Exécution conditionnelle des instructions

L'exécution des instructions peut être rendue conditionnelle en rajoutant les suffixes suivant :

EQ	Equal	Z == 1
NE	Not equal	Z == 0
CS/HS	Carry set/unsigned higher or same	C == 1
CC/LO	Carry clear/unsigned lower	C == 0
MI	Minus/negative	N == 1
PL	Plus/positive or zero	N == 0
VS	Overflow	V == 1
VC	No overflow	V == 0
HI	Unsigned higher	C == 1 and Z == 0
LS	Unsigned lower or same	C == 0 or Z == 1
GE	Signed greater than or equal	N == V
LT	Signed less than	N != V
GT	Signed greater than	Z == 0 and $N == V$
LE	Signed less than or equal	Z == 1 or N != V



SE 202

Exécution conditionnelle des instructions

Exemples

CMP r0,r1	comparer r_0 à r_1
SUBGE r0,r0,r1	si $r_0 \ge r_1$ alors $r_0 = r_0 - r_1$
SUBLT r0,r1,r0	si $r_0 < r_1$ alors $r_0 = r_1 - r_0$
SUBS r0,r1,r2	$r_0 = r_1 - r_2$
BEQ address	aller à adresse si le résultat est nul



Plan

Jeu d'instructions

Manipulation des données

Transfert des données

Encodage



Tarik Graba

Encodage des instructions

En mode ARM

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

	31 30 29 28	27	26	25	24	23	22	21	20	19	18	1	7 1	6	15	1	4 13	12	11	10	9	8	7	6	5	4	3	3 2	1 0
Data processing and FSR transfer	Cond	0	0	1	(Орс	od	e	s	Rn				Rd					Operand										
Multiply	Cond	0	0	0	0	0	0	А	s		F	₹d					Rn			R	ls		1	0	0	1	Γ	Rr	n
Multiply long	Cond	0	0	0	0	1	U	А	s		RdHi				RdLo					Rn			1	0	0	1	Γ	Rr	n
Single data swap	Cond	0	0	0	1	0	В	0	0		F	₹n					Rd		0	0	0	0	1	0	0	1	Ī	Rr	n
Branch and exchange	Cond	0	0	0	1	0	0	1	0	1	1	1	1 1	I	1	1	1	1	1	1	1	1	0	0	0	1		R	n
Halfword data transfer, register offset	Cond	0	0	0	Р	U	0	w	L		F	₹n		Ī			Rd		0	0	0	0	1	s	н	1	Γ	Rr	n
Halfword data transfer, immediate offset	Cond	0	0	0	Р	U	1	w	L		F	Rn Rd				Offset			1	s	Н	1	Γ	Offs	set				
Single data transfer	Cond	0	1	1	Р	U	В	W	L		F	₹n			Rd									Off	set				
Undefined	Cond	0	1	1																						1	Ī		
Block data transfer	Cond	1	0	0	Р	U	S W L Rn Register list																						
Branch	Cond	1	0	1	L	L Offset																							
Coprocessor data transfer	Cond	1	1	0	Р	U	N	w	L		F	₹n				(Rd			CI	P#					Of	fse	et	
Coprocessor data operation	Cond	1	1	1	0	(CP	Ор	С		CRn				CRd				CP#				CP			0	Ī	CRm	
Coprocessor register transfer	Cond	1	1	1	0	CF	0	рс	L		С	Rr	1	Rd			Rd		CP#					СР		1		CRm	
Software interrupt	Cond	1	1	1	1										Įç	gr	ore	d by	pro	осе	SSC	r							

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0



Encodage des instructions

En mode thumb

	Format	15	14	13	12	11	10	9	8	7 6	5 4 3	2 1 0		
Move shifted register	01	0	0	0	c)p		0	ffse	t5	Rs	Rd		
Add and subtract	02	0	0	0	1	1	1	Ор		Rn/ fset3	Rs	Rd		
Move, compare, add, and subtract immediate	03	0	0	1	c)p		Rd			Offset8	3		
ALU operation	04	0	1	0	0	0	0		C	ıр	Rs	Rd		
High register operations and branch exchange	05	0	1	0	0	0	1	С)p	H1H2	Rs/Hs	RdHd		
PC-relative load	06	0	1	0	0	1		Rd			Word8			
Load and store with relative offset	07	0	1	0	1	L	В	0		Ro	Rb	Rd		
Load and store sign-extended byte and halfword	08	0	1	0	1	н	s	1		Ro	Rb	Rd		
Load and store with immediate offset	09	0	1	1	В	L		0	ffse	t5	Rb	Rd		
Load and store halfword	10	1	0	0	0	L		0	ffset5		Rb	Rd		
SP-relative load and store	11	1	0	0	1	L		Rd			Word8			
Load address	12	1	0	1	0 SP		Rd				Word8	ord8		
Add offset to stack pointer	13	1	0	1	1	0	0	0	0	s	SWor	rd7		
Push and pop registers	14	1	0	1	1	L	1	0	R		Rlist			
Multiple load and store	15	1	1	0	0	L		Rb Rlist						
Conditional branch	16	1	1	0	1	Г	Сс	Cond Softset8						
Software interrupt	17	1	1	0	1	1	1	1 1 1 Value8				1		
Unconditional branch	18	1	1	1	0	0		Offset11						
Long branch with link	19	1	1	1	1	н		Offset						



Plan

Généralités

Spécificités de l'architecture ARM

Jeu d'instructions

Manipulation des données

Transfert des données

Branchements

Exécution conditionnelle

Encodage

Directives d'assemblage



- Nous utiliserons Gnu Arm As
 - arm-none-eabi-as est installé dans les salles de TP
- En plus des instructions, nous pouvons utiliser des directives pour que le code soit plus facile à écrire et plus lisible.
- La documentation officielle :
 - http://sourceware.org/binutils/docs/as



La forme générale des instructions est alors :

```
[<Étiquette>:] [<instruction ou directive>] [@ <commentaire>]
```



- Les lignes ne contenant que des commentaires ou étiquettes ne sont pas comptées.
- Les étiquettes (labels) seront remplacées par l'adresse de l'instruction qui suit.
- Un "symbole" local ayant le nom de l'étiquette est définit.



Exemple

```
Start:

MOV r0,#0 @ mise zero de r0

MOV r2,#10 @ charger la valeur 10 dans r2

Loop:

ADD r0,r0,r2,LSL #1 @ r0=r0+2*r2

SUBS r2,r2,#1 @ r2--

BNE Loop

B Start
```



59/67

.cpu cpu_model

Pour préciser le modèle du processeur (arm7tdmi, cortex-m3, cortex-m0 ...)

.arch cpu_arch

Pour préciser l'architecture du processeur (armv5t, armv7-m, armv6-m...)

.syntax unified

Pour préciser qu'on utilise la syntaxe unifiée

.thumb/.arm

Pour préciser qu'on veut générer du code 16 ou 32 bits



60/67

LDR r0,=VALEUR

- Cette directive permet de mettre une valeur quelconque dans un registre. Cette directive est replacée en fonction de la valeur par :
 - MOV r0, #VALEUR
 - LDR r0, [pc,#offset]

. . .

.word VALEUR

Où offset est le décalage entre l'adresse de l'instruction et l'adresse où est positionnée la valeur (à la fin du code).





Récupérer l'adresse d'une étiquette :

ADR r0, ETIQUETTE

Cette directive est remplacée par :

```
ADD r0,pc,#offset
Où offset est le décalage entre la position de l'instruction et
la position de l'étiquette.
```

Exemple:

```
ADR r0, str
str:
.asciz "hello world"
```



62/67

- .EQU SYMBOLE, VALEUR OU .SET SYMBOLE, VALEUR
 - La macro est remplacée par la valeur.

```
Exemple:

.EQU COMPTER,10
...
MOV r0, #COMPTEUR
```

des macros plus complexes sont aussi possibles.



63/67



Directives de remplissage :

- mettre une valeur arbitraire sur 32 bits/16 bits/8 bits à la position actuelle :
 - .word/.half/.byte VALEUR
- mettre une chaîne de caractères :
 - .ascii "La chaine de caracteres"
 - .asciz "Une autre chaine" se finit par '\0'
- remplir une zone :
 - .fill nombre, taille_en_octets, valeur
 - Exemple:.fill 100,4,0xdeadbeaf





Directives d'alignement :

Si les données insérées ne sont pas multiple de la taille d'une instruction il faut réaligner en remplissant éventuellement les vides par un motif.

```
.align log2(nbr_octets), motif
.balign nbr_octets, motif
```





Définition de symboles globaux

■ Pour déclarer un symbole qui sera utilisé ailleurs :

.global NOM_DU_SYMBOLE

Le symbole est *exporté* et sera visible au moment de l'édition de liens.



P1-2015/201

```
.section nom, "flags",%type
```

Permet de préciser la section dans l'objet final

Exemples de flags:

"a" : allouer de l'espace,

"x" : contient du code exécutable,

"w" : est modifiable.

Exemples de types :

%progbits : contient des données

%nobits : ne contient rien, il faut juste allouer l'espace nécessaire

Par défaut, si la directive n'est pas utilisée, le code assemblé se retrouve dans la section .text Équivalent de .section .text, "ax",%progbits

