Vivado Bitstream 파일 생성 방법

Digital System Design and Experiment

Made by MMS Students

Graduate School of Convergence Science and Technology
Seoul National University



Nexys 4 DDR 보드 개요


- Artix7 계열의 Xilinx FPGA 교육용 보드임
- 15,850 logic slice (1 logic slice = 4 x 6-input LUT + 8 x Flip Flop)
- 4,860Kbit BRAM
- 128MiB DDR2 RAM
- No power cable
 - Shared UART/ JTAG USB port를 통해 전원 공급

■ 자세한 내용은 아래 링크 참조

https://reference.digilentinc.com/reference/programmable-logic/nexys-4-ddr/reference-manual



Nexys 4 DDR 보드 개요



Nexys 4 DDR 보드 개요



Micro-usb pin과 FPGA 보드를 연결할 때 주의해주세요!

Bitstream 파일 만드는 절차


- Step 1: RTL 설계 (Verilog/VHDL)
- Step 2: Simulation
- Step 3: Synthesis
- Step 4: Implementation
 - Constraint file 추가
- Step 5: Generate Bitstream

Constraint File 추가

- Constraint File 이란?
 - HDL로 설계한 회로를 작동시키기 위하여, 실제 보드에서 사용할 물리적인 Pin에 대한 정보 및 Clock Frequency 등을 Vivado에게 알려주기 위한 File
 - Code에서 사용하는 모듈 혹은 Pin을 실제 FPGA 보드에 mapping하는 것
- 자세한 내용은 아래 링크를 통해 확인 가능
 - https://reference.digilentinc.com/learn/software/tutorials/vivado-xdc-file

Constraint File 추가

- Project Manager > Add Sources > Add or create constraints > "Nexys4DDR_Master.xdc" > Finish
 - 꼭 "Copy constraints files into project"를 check 하길




Constraint File 수정

- 보드 제작사에서 제공하는 ".xdc" 파일은 주석처리 되어 있음.
- 수정 방법
 - 필요한 pin을 찿아 주석 제거
 - 해당 Pin과 상호작용할 Port로 변경
 - get_ports { **** 바꿀 곳 **** }

```
## LEDs
         in_data[5] }];
         in_data[6] }];
         in_data[7] }];
                                           LED[8] }]: #10_L16N_T2_A15_D31_14 Sch=led[8]
         #set_property -diet { PACKAGE_PIN T15 | IOSTANDARD LVCMOS33 } [get_ports { LED[9] }]: #IO_L14N_T2_$ROC_14 Seh=led[9]
                                                                       바꾼 port name
         #set_property -dict { PACKAGE_PIN U14
                           IOSTANDARD LVCMOS33 } [get_ports { LED[11] }]: #IO_L15N_T2_DQS_DOUT_CSO_B_14 Soh=led[11]
         #set_property -dict { PACKAGE_PIN T16
         #set_property -dict { PACKAGE_PIN V15
                           IOSTANDARD LVCMOS33 } [get_ports { LED[12] }]; #IO_L16P_T2_CSI_B_14 Sch=led[12]
         #set_property -diot { PACKAGE_PIN V14 | IOSTANDARD LVCMOS33 } [get_ports { LED[13] }]; #IO_L22N_T3_A04_D2O_14 Soh=led[13]
         #set_property -diet { PACKAGE_PIN V11 | IOSTANDARD LVCMOS33 } [get_ports { LED[15] }]: #IO_L21N_T3_DQS_AO6_D22_14 Seh=let
## Clock signal
set property -dict { PACKAGE PIN E3
                               IOSTANDARD LVCMOS33 } [get ports { clk }]; #IO L12P T1 MRCC 35
Sch=clk100mhz
create clock -add -name sys clk pin -period 10.00 -waveform {0 5} [get ports {clk}];
```

Bistream 파일 생성

- RTL 설계하고 testbench로 검증 후 아래와 같이 수행
 - Step 1 tb_file disable
 - Step 2 Run Synthesis
 - Step 3 Run Implementation
 - Step 4 Generate Bitstream



PROJECT MANAGER
 Settings

Add Sources

☐ IP Catalog

> IP INTEGRATOR

Language Templates

보드에 올리기

- Step 0: FPGA power on
- Step 1: Generate Bitstream 하단, Open Target > Auto Connect
- Step 2: Hardware Manage하단, Program device 클릭
- Step 3: Program 클릭
- Step 4: DONE led 확인

(Note: Step 3에서 Bitstream File이 없을 경우, "[project name]폴더> / **.runs / impl1" 에서 "**.bit"파일을 찾으세요.)

