


1. 功能描述


5352ME 是一款 I²C 可配置时钟发生器芯片，可完全替代晶体、晶体振荡器、锁相环、输出缓冲器。芯片功能框图如下图：



5352ME 主要由以下模块组成：晶体振荡器 OSC，小数分频锁相环 PLL1 和 PLL2，小数分频器 DIV0、整数分频器 DIV1 和 DIV2，输出级 OUT0、OUT1 和 OUT2 以及 I²C 控制器。晶体振荡器作为输入级，可接收外部 25MHz 到 27MHz 石英晶体信号，并将其放大到逻辑电平，给小数分频锁相环提供参考时钟。小数分频锁相环把参考时钟倍频到高频，再由外部分频级 DIV0、DIV1、DIV2 产生所需时钟。输出级除了提供可配置的输出驱动能力外，还提供额外的整数分频（整数分频比可配置），可使 CLK0 最终输出频率降低到 2.5kHz，CLK1 和 CLK2 输出降到 2MHz。另外，芯片从小数分频器的输入到输出采用了交叉开关的方式，使得任意端口的输出都可选择 PLL1 或 PLL2 作为时钟源。

1.1 输入级

5352ME 的输入级使用固定频率(25MHz-27MHz)、AT 截面的石英晶体作为晶体振荡器的时钟源。它的输出为两个锁相环提供参考，产生异步时钟。当把石英晶体连接到 5352ME 的 XA/XB 端时，由于芯片内部提供了可配置大小的负载电容，这就省去了外部负载电容的使用。内部总的 XTAL 负载电容可选择 0,6,8,10pF。当然，也可选择使用不超过 6pF 的外部负载电容，这时 XA 和 XB 每一端电容应不大于 12pF。



1.2 频率综合器


5352ME 的频率综合器采用小数分频锁相环+外部分频级的架构，产生最终的输出时钟。锁相环把低频参考时钟倍频到高频，再由外部分频级产生需要的时钟。当 CLK0,CLK1 和 CLK2 选择 DIV0 作为时钟源时，它们可产生 2.5kHz 至 200MHz 的任意时钟，频率分辨率小于 1Hz；当 CLK1 和 CLK2 分别选择 DIV1 和 DIV2 作为时钟源时，可输出 2MHz~500MHz 的时钟，此时频率分辨率小于 15Hz。CLK0 只能输出 $\leq 200\text{MHz}$ 时钟，大于 200MHz 的时钟只能由 CLK1 和 CLK2 产生。为了降低通道间的串扰，只允许同时输出两个大于 120MHz 的时钟。

1.3 输出级

5352ME 在小数分频器之后，还提供了额外的 2^N (N 是 0 到 7 的整数) 分频，这使得 5352ME 可使输出低至 2.5kHz 的时钟。3 个输出级均可产生 CMOS 电平输出，并且共用一个单独的 VDDO 供电，可接受 VDDO 电压为 1.8V、2.5V、3.3V。

1.4 扩频

扩频功能使能时，只能选择 PLL1 作为小数分频器的参考时钟源。扩频技术对降低电磁干扰十分有效，它使用调制信号去调制输出时钟，这就使原本集中在某一频点的信号强度降低并平均分配到一定的频谱范围内。5352ME 提供下扩频和中心扩频两种方式、多种扩频级别，以兼顾系统性能和抗电磁干扰能力。



1.5 I²C 接口

5352ME 的许多功能是通过 I²C 读写寄存器完成的。

读状态指示寄存器


- PLL1 或 PLL2 失锁，LOL_1 或 LOL_2,REG0[6:5]

写寄存器


- 配置小数分频锁相环倍频值和外部分频级 DIV0,DIV1,DIV2 分频比
- 配置扩频模式和扩频范围
- 配置输出时钟选择 PLL1 还是 PLL2
- 设置输出选项：比如使能或关断任意输出、使输出取反或不取反、输出级分频比、输出相位偏移

量、输出关断时的状态


I²C 总线由双向串行数据线 SDA 和串行时钟线 SCL 组成，如下图所示。SDA 和 SCL 管脚必须连接遵守 I²C 规范的上拉电阻。




I²C 接口工作在从机模式，拥有 7 位固定地址，如下图。可以工作在标准模式(100kbps)或快速模式(400kbps)，支持突发数据传输。



数据先从 8bit 的最高位传输。一个写命令由 7 个从机地址位，1 个写操作位，8 个寄存器地址位和 8 个数据位组成。一个突发写操作也显示在下图，图中每个增加的数据字都通过自动寄存器地址 +1 的方式被写入。



读操作分两个阶段进行，首先写入寄存器地址，然后再读相应地址寄存器的数据。突发读操作也表示在下图。



I²C 接口的 DC 和 AC 规范如表格所示。时序规范遵守 I²C 总线标准。

1.6 设计考虑

5352ME 需要较少外部器件，下列建议可以优化性能。

1.6.1 去耦电容

5352ME 内嵌电源去耦电路。内部广泛使用低压差输出(LDO)电路来减少外部旁路器件的使用。外部只需要在每个电源脚使用 0.1-1 μ F 去耦电容，该电容尽可能靠近 VDD 和 VDDO。

1.6.2 上电顺序

内核电源和输出级分别采用 VDD 和 VDDO 分开供电，要求 VDDO 上电时间不晚于 VDD。

1.6.3 外部石英晶体

外部石英晶体尽可能靠近 XA/XB 放置以缩短 PCB 走线长度。还应该注意这两个管脚应该远离其它高速信号走线。

1.6.4 外部石英晶体负载电容


在 XA 和 XB 管脚可以使用内部负载电容，当内部负载电容不够时，可外接负载电容。一旦用到外部负载电容，它们应尽可能靠近 XA/XB 放置。

1.6.5 没有用到的管脚

没有用到的输出管脚 CLK_n (n=0,1,2) 应该悬空。

1.6.6 布线

5352ME 提供多种电流驱动能力。当使用默认的最大驱动能力时，推荐使用下图的布线以优化电磁干扰性能。



2. 频率规划

5352ME 包含两个小数分频锁相环 PLL1 和 PLL2。每个锁相环都由环路内部分频器 PLL1_DIV 和 PLL2_DIV 分别把低频参考时钟倍频到 500MHz ~ 1000MHz 的 VCO 频率。每个 VCO 又都可以分别被环路外部分频级 DIV_n(n=0,1,2)分频以产生目标时钟。而且，输出级分频器 OUT_n(n=0,1,2)进一步使输出时钟频率降低。输出时钟与 VCO 时钟的关系如下：

$$CLK_n = \frac{VCO_n}{DIV_n_DivideRatio \times OUT_n}$$

上式中 $DIV_n_DivideRatio$ 代表锁相环外部分频级的分频比， OUT_n 代表输出级的整数分频比， $n=0,1,2$ 。

2.1 PLL 选择

如果扩频功能关闭，那么 PLL1 和 PLL2 都可以作为输出的时钟源。如果扩频开启，那么它只能用于 PLL1。

2.2 选择合适的 VCO 频率和分频比

- 1) 以参考时钟 25MHz 为例，锁相环内部分频器 PLL_DIV 的分频比只能设置为 $24+1/1048575$ 到 $36+0/1048575$ 之间的值。这项设置确保 VCO 工作在正常的频率范围。
- 2) 环路外部小数分频器 DIV0 有效的分频比只能为整数 4,6,8 或 $8+1/1048575$ 到 $1800+0/1048575$ 之间的值。
- 3) 对输出时钟抖动要求较高的应用，建议设置环路外部小数分频器 DIV0 为整数。如果可能，可以把环路内部和外部分频比都设置为整数。
- 4) 环路外部分频级 DIV1 和 DIV2 只能配置为 2 分频，详情参考章节 2.5。

2.3 倍频级——锁相环内部倍频（分频）公式

该级输出频率为：

$$VCO_n = XO \times PLL_n_DivideRatio,$$


分频值为：

$$PLL_n_DivideRatio = 4 + \frac{PLL_n_P1[17:0] + \frac{PLL_n_P2[19:0]}{PLL_n_P3[19:0]}}{128},$$

上式中 $n=1, 2$ 。XO 代表晶体振荡器的输出频率。

2.4 配置输出

下图是时钟输出与所选时钟源的路径，分频器 DIV0~DIV2 的输出分别对应着 OUT0~OUT2。



2.5 分频级——锁相环外部分频公式

DIVn(n=0,1,2)可以通过设置寄存器 DIVn_SRC(n=0,1,2)为 0 或 1 来分别选择 PLL1 或 PLL2。

对于外部分频级 DIV0 有两种情形：

1) 当输出频率小于等于 150MHz 时，该级输出频率为：

$$DIV0 = \frac{VCOx}{DIV0_DivideRatio}$$

分频比为：

$$DIV0_DivideRatio = 4 + \frac{DIV0_P1[17:0] + \frac{DIV0_P2[19:0]}{DIV0_P3[19:0]}}{128}$$

VCOx(x=1,2)。上式中 DIV0_DivideRatio 只能取整数 4,6,8 或者 8+1/1048575 到 1800+0/1048575 之间的值。如果 DIV0 分频比为偶数，可以通过设置寄存器 DIV0_INT 对应位等于 1。大多数情况当分频比 DIV0_DivideRatio 为偶数时，设置寄存器 DIV0_INT 对应位为 1 都能显著改善抖动性能。

2) 当 CLK0, CLK1, CLK2 选择 DIV0 作为时钟源，且输出频率大于 150MHz 时，必须设置该级分频比为 4，寄存器须按照如下设置：

DIV0_P1=0,

DIV0_P2=0,

DIV0_P3=1,

DIV0_INT=1,

DIV0_DIVBY4[1:0]=11b

此时 DIV0 输出时钟为： $\frac{VCOx(x=1,2)}{4}$

如果 CLKn (n=1,2) 选择 DIVn (n=1,2) 作为时钟源，寄存器的设置必须如下进行以实现 2 分频，即：

DIVn_P1=0,

DIVn_P2=0,

DIVn_P3=1,

DIVn_INT=1,

DIVn_DIVBY2[1:0]=11b

DIVn (n=1,2) 输出时钟为： $\frac{VCOx(x=1,2)}{2}$

因此 DIV1 和 DIV2 的输出频率范围是 250MHz~500MHz。

2.6 输出级设置

锁相环路外部分频级的分频比设定后，输出级可以根据想要得到的时钟来设置。

2.6.1 为输出级选择时钟源

输出级时钟源选择的寄存器是 CLK_n_SRC(n=0,1,2)。

CLK0 既可以选择晶振的输出 XO，也可以选择 DIV0 的输出作为该级时钟源。

CLK1 可以选择 XO，DIV1 和 DIV0。当选择 DIV0 作为时钟源时，CLK1 输出时钟范围变成 2.5kHz 到 200MHz 的任意时钟；当选择 DIV1 作为时钟源时，CLK1 输出时钟范围变成 2MHz 到 500MHz。

CLK2 可以选择 XO、DIV2 和 DIV0。当选择 DIV0 作为时钟源时，CLK2 输出时钟范围变成 2.5kHz 到 200MHz 的任意时钟；当选择 DIV2 作为时钟源时，CLK2 输出时钟范围变成 2MHz 到 500MHz 的任意时钟。

2.6.2 输出级整数分频比设置

当 CLK0 需要的频率小于 320kHz 时，可以设置输出级分频寄存器 OUT0_DIV，产生 2^N (N 是从 0 到 7 的整数) 分频，使最终输出频率低至 2.5kHz。

CLK1 和 CLK2 的低频输出，可以通过设置输出级分频寄存器 OUT1_DIV 和 OUT2_DIV，产生 2^N (N 是从 0 到 7 的整数) 分频，使最终输出频率低至 2MHz。

2.6.3 输出取反寄存器 CLK_n_INV(n=0,1,2)

某些应用中需要产生与另一个时钟相位相反的时钟，这时可以设置寄存器 CLK_n_INV=1。

2.6.4 输出级关闭的状态寄存器

当某一个输出被关闭，这时需要设置该输出的状态，可配置为低、高、高阻三种状态输出。详见寄存器 CLK_n_DIS_STATE(n=0,1,2)。

2.6.5 没有用到的输出端口

任何一个没被用到的输出端口都可以被关闭以降低功耗。设置寄存器 DIV_n_PDN=1 可关闭。

2.7 配置扩频寄存器参数

扩频使能寄存器 SSC_EN 控制着扩频功能的开启与关闭，SSC_EN=1 开启扩频功能。

每个选择 PLL1 作为时钟源的输出都可以开启扩频功能。5352ME 提供向下扩频和中心扩频供选择。向下扩频范围是-0.1%~-2.5%，中心扩频范围是-1.5%~+1.5%。扩频调制率限制在 31.5kHz 左右。

配置扩频之前下面的参数必须了解：

- XO —— 锁相环 PLL1 的参考时钟
- PLL1_DivideRatio —— 锁相环 PLL1 的分频比
- sscAMP —— 扩频幅度 (例如: 下扩频和中心扩频幅度 1%, 则 sscAMP=0.01)

注意: 寄存器 PLL1_INT 必须设置为小数分频模式。

使用下面的公式配置需要的扩频范围。

2.7.1 向下扩频

需要写 4 个寄存器参数: SSUDP[11:0],SSDN_P1[11:0],SSDN_P2[14:0],SSDN_P3[14:0]。

UP/DN 参数

$$SSUDP[11:0] = \text{Floor}\left(\frac{XO}{4 \times 31500}\right)$$

中间变量 (无寄存器要写) :

$$SSDN = 64 \times \text{PLL1_DivideRatio} \times \frac{\text{sscAMP}}{(1 + \text{sscAMP}) \times SSUDP}$$

向下扩频参数:

$$SSDN_P1[11:0] = \text{Floor}[SSDN]$$

$$SSDN_P2[14:0] = 32767 \times [SSDN - SSN_P1]$$

$$SSDN_P3[14:0] = 32767 = 0x7FFF$$

向上扩频参数:

$$SSUP_P1=0$$

$$SSUP_P2=0$$

$$SSUP_P3=1$$

2.7.2 中心扩频

需要写 7 个参数: SSUDP[11:0],

$$SSDN_P1[11:0],SSDN_P2[14:0],SSDN_P3[14:0],$$

$$SSUP_P1[11:0],SSUP_P2[14:0],SSUP_P3[14:0].$$

UP/DN 参数:

$$SSUDP[11:0] = \text{Floor}\left(\frac{XO}{4 \times 31500}\right)$$

中间变量 (无寄存器要写) :

$$SSUP = 128 \times \text{PLL1_DivideRatio} \times \frac{\text{sscAMP}}{(1 - \text{sscAMP}) \times SSUDP}$$

$$SSDN = 128 \times \text{PLL1_DivideRatio} \times \frac{\text{sscAMP}}{(1 + \text{sscAMP}) \times SSUDP}$$

上扩频参数:

$$\begin{aligned}\text{SSUP_P1}[11:0] &= \text{Floor}[\text{SSUP}] \\ \text{SSUP_P2}[14:0] &= 32767 \times [\text{SSUP} - \text{SSUP_P1}] \\ \text{SSUP_P3}[14:0] &= 32767 = 0x7FFF\end{aligned}$$

向下扩频参数:

$$\begin{aligned}\text{SSDN_P1}[11:0] &= \text{Floor}[\text{SSDN}] \\ \text{SSDN_P2}[14:0] &= 32767 \times [\text{SSDN} - \text{SSDN_P1}] \\ \text{SSDN_P3}[14:0] &= 32767 = 0x7FFF\end{aligned}$$

2.8 配置输出时钟的初始相位

每个输出时钟的初始相位都可以由寄存器 $\text{CLKn_PHOFF}[6:0]$ ($n=0,1,2$) 设置。相位偏移参数是无符号位的整数, $\text{CLKn_PHOFF}[6:0]$ 每改变 1, 即 1LSB, 对应着输出时钟延时改变 $1/4$ 个 VCO 周期。使用下面的公式, 并根据需要的初始相位偏移确定寄存器值。

$$\text{CLKn_PHOFF}[6:0] = \text{Round}(\text{Offset} \times 4 \times \text{VCO})$$

3. 寄存器

3.1 寄存器总结表

寄存器	D7	D6	D5	D4	D3	D2	D1	D0
0	SYS_INIT	LOL_2	LOL_1	Reserved				
1	0	0	0	0	0	0	0	0
2	0	0	0	0	0	0	0	0
3	Reserved					OUT2_EN	OUT1_EN	OUT0_EN
4-8	Reserved							
9	0	0	0	0	0	0	0	0
10-14	Reserved							
15	0	0	0	0	0	0	0	0
16	DIV0_PDN	DIV0_INT	DIV0_SRC	OUT0_INV	OUT0_SRC[1:0]		OUT0_IDRV[1:0]	
17	DIV1_PDN	DIV1_INT	DIV1_SRC	OUT1_INV	OUT1_SRC[1:0]		OUT1_IDRV[1:0]	
18	DIV2_PDN	DIV2_INT	DIV2_SRC	OUT2_INV	OUT2_SRC[1:0]		OUT2_IDRV[1:0]	
19-23	Reserved							
24	Reserved		OUT2_DIS_STATE		OUT1_DIS_STATE		OUT0_DIS_STATE	
25	Reserved							
26	PLL1_P3[15:8]							
27	PLL1_P3[7:0]							
28	Unused				Reserved		PLL1_P1[17:16]	
29	PLL1_P1[15:8]							
30	PLL1_P1[7:0]							
31	PLL1_P3[19:16]				PLL1_P2[19:16]			
32	PLL1_P2[15:8]							
33	PLL1_P2[7:0]							
34	PLL2_P3[15:8]							
35	PLL2_P3[7:0]							

寄存器	D7	D6	D5	D4	D3	D2	D1	D0
36	Unused				Reserved		PLL2_P1[17:16]	
37	PLL2_P1[15:8]							
38	PLL2_P1[7:0]							
39	PLL2_P3[19:16]				PLL2_P2[19:16]			
40	PLL2_P2[15:8]							
41	PLL2_P2[7:0]							
42	DIV0_P3[15:8]							
43	DIV0_P3[7:0]							
44	Reserved	OUT0_DIV[2:0]			DIV0_DIVBY4[1:0]		DIV0_P1[17:16]	
45	DIV0_P1[15:8]							
46	DIV0_P1[7:0]							
47	DIV0_P3[19:16]				DIV0_P2[19:16]			
48	DIV0_P2[15:8]							
49	DIV0_P2[7:0]							
50	DIV1_P3[15:8]							
51	DIV1_P3[7:0]							
52	Reserved	OUT1_DIV[2:0]			DIV1_DIVBY2[1:0]		DIV1_P1[17:16]	
53	DIV1_P1[15:8]							
54	DIV1_P1[7:0]							
55	DIV1_P3[19:16]				DIV1_P2[19:16]			
56	DIV1_P2[15:8]							
57	DIV1_P2[7:0]							
58	DIV2_P3[15:8]							
59	DIV2_P3[7:0]							
60	Reserved	OUT2_DIV[2:0]			DIV2_DIVBY2[1:0]		DIV2_P1[17:16]	
61	DIV2_P1[15:8]							
62	DIV2_P1[7:0]							
63	DIV2_P3[19:16]				DIV2_P2[19:16]			
64	DIV2_P2[15:8]							

寄存器	D7	D6	D5	D4	D3	D2	D1	D0
65	DIV2_P2[7:0]							
66-92	Reserved							
149	SSC_EN	SSDN_P2[14:8]						
150	SSDN_P2[7:0]							
151	SSC_MODE	SSDN_P3[14:8]						
152	SSDN_P3[7:0]							
153	SSDN_P1[7:0]							
154	SSUDP[11:8]					SSDN_P1[11:8]		
155	SSUDP [7:0]							
156	SSUP_P2[14:8]							
157	SSUP_P2[7:0]							
158	SSUP_P3[14:8]							
159	SSUP_P3 [7:0]							
160	SSUP_P1 [7:0]							
161	SS_NOUT[3:0]					SSUP_P1[11:8]		
162	Reserved							
163	Reserved							
164	Reserved							
165	Reserved	CLK0_PHOFF[6:0]						
166	Reserved	CLK1_PHOFF[6:0]						
167	Reserved	CLK2_PHOFF[6:0]						
168	Reserved							
169	Reserved							
170	Reserved							
171-176	Reserved							
177	PLL2_RST	Reserved	PLL1_RST	Reserved				
178-182	Reserved							
183	XTAL_CL		Reserved					
184-186	Reserved							
187	Reserved	XO_FAN-OUT_EN	Reserved	MS_FAN-OUT_EN	Reserved			
188-255	Reserved							

3.2 寄存器详细描述

寄存器 0. 芯片状态

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	SYS_INIT	LOL_2	LOL_1	Reserved				
类型	只读							

位	名称	功能
7	SYS_INIT	初始化完成前设备不能工作，不建议在初始化完成前通过 I ² C 对寄存器进行读写 0: 系统初始化已完成 1: 设备在系统初始化模式
6	LOL_2	当 PLL 的参考时钟超过它允许的输入范围，将会发生失锁 0: PLL2 锁定 1: PLL2 失锁
5	LOL_1	当 PLL 的参考时钟超过它允许的输入范围，将会发生失锁 0: PLL1 锁定 1: PLL1 失锁
4:0	Reserved	保留

寄存器 3. 输出级使能控制

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	Reserved					OUT2_EN	OUT1_EN	OUT0_EN
类型	读/写							

位	名称	功能
7:3	Reserved	保留
2:0	OUTn_EN (n=0,1,2)	n=0,1,2 0: OUTn(n=0,1,2)输出使能 1: OUTn(n=0,1,2)禁止输出

寄存器 16. OUT0 控制

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	DIV0_PDN	DIV0_INT	DIV0_SRC	OUT0_INV	OUT0_SRC[1:0]		OUT0_IDRV[1:0]	
类型	读/写							

位	名称	功能
7	DIV0_PDN	控制 DIV0 的打开或关闭 0: DIV0 输出打开 1: DIV0 输出关闭
6	DIV0_INT	这一位可以控制 DIV0 分频模式 0: DIV0 工作在小数模式 1: DIV0 工作在整数模式
5	DIV0_SRC	选择 DIV0 的输入 0: 选择 PLL1 作为 DIV0 的输入 1: 选择 PLL2 作为 DIV0 的输入
4	OUT0_INV	控制输出时钟 CLK0 的是否取反 0: CLK0 不取反 1: CLK0 取反
3:2	OUT0_SRC[1:0]	这两位决定着 OUT0 的输入 00: 选择晶振作为 OUT0 的输入 01: 保留 10: 保留 11: 选择 DIV0 作为 OUT0 的输入
1:0	OUT0_IDRV[1:0]	OUT0 输出的驱动能力($C_L=1pF@50MHz,3.3V$) 00:2mA 01:4mA 10:6mA 11:8mA

寄存器 17. OUT1 控制

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	DIV1_PDN	DIV1_INT	DIV1_SRC	OUT1_INV	OUT1_SRC[1:0]		OUT1_IDRV[1:0]	
类型	读/写							

位	名称	功能
7	DIV1_PDN	控制 DIV1 输出端的打开或关闭 0: DIV1 输出打开 1: DIV1 输出关闭
6	DIV1_INT	这一位可以控制 DIV1 分频模式 0: DIV1 工作在小数模式 1: DIV1 工作在整数模式
5	DIV1_SRC	选择 DIV1 的输入 0: 选择 PLL1 作为 DIV1 的输入 1: 选择 PLL2 作为 DIV1 的输入
4	OUT1_INV	控制输出时钟 CLK1 的是否取反 0: CLK1 不取反 1: CLK1 取反
3:2	OUT1_SRC[1:0]	这两位决定着 OUT1 的输入 00: 选择晶振作为 OUT1 的输入 01: 保留 10: 选择 DIV0 作为 OUT1 的输入 11: 选择 DIV1 作为 OUT1 的输入
1:0	OUT1_IDRV[1:0]	OUT1 输出的驱动能力($C_L=1\text{pF}@50\text{MHz},3.3\text{V}$) 00:2mA 01:4mA 10:6mA 11:8mA

寄存器 18. OUT2 控制

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	DIV2_PDN	DIV2_INT	DIV2_SRC	OUT2_INV	OUT2_SRC[1:0]		OUT2_IDRV[1:0]	
类型	读/写				读/写			

位	名称	功能
7	DIV2_PDN	控制 DIV2 打开或关闭 0: DIV2 打开 1: DIV2 关闭
6	DIV2_INT	这一位可以控制 DIV2 分频模式 0: DIV2 工作在小数模式 1: DIV2 工作在整数模式
5	DIV2_SRC	选择 DIV2 的输入 0: 选择 PLL1 作为 DIV2 的输入 1: 选择 PLL2 作为 DIV2 的输入
4	OUT2_INV	控制输出时钟 CLK2 的是否取反 0: CLK2 不取反 1: CLK2 取反
3:2	OUT2_SRC[1:0]	这两位决定着 OUT2 的输入 00: 选择晶振作为 OUT2 的输入 01: 保留 10: 选择 DIV0 作为 OUT2 的输入 11: 选择 DIV2 作为 OUT2 的输入
1:0	OUT2_IDRV[1:0]	OUT2 输出驱动能力($C_L=1\text{pF}@50\text{MHz},3.3\text{V}$) 00:2mA 01:4mA 10:6mA 11:8mA

寄存器 24. OUT2~OUT0 不输出时状态

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	Reserved		OUT2_DIS_STATE		OUT1_DIS_STATE		OUT0_DIS_STATE	
类型	读/写							

位	名称	功能
7:6	Reserved	保留
5:0	OUTn_DIS_STATE (n=0,1,2)	n=0,1,2 两位决定着 OUTn(n=0,1,2)不输出时的状态 00: OUTn(n=0,1,2)不输出时为 0 01: OUTn(n=0,1,2)不输出时为 1 10: OUTn(n=0,1,2)不输出时为高阻 11: OUTn(n=0,1,2)允许输出

寄存器 26. PLL1 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	PLL1_P3[15:8]							
类型	读/写							

位	名称	功能
7:0	PLL1_P3[15:8]	PLL1 参数 P3, 它是 PLL1 内部小数分频的分母, 共 20 位。

寄存器 27. PLL1 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	PLL1_P3[7:0]							
类型	读/写							

位	名称	功能
7:0	PLL1_P3[7:0]	PLL1 参数 P3, 它是 PLL1 内部小数分频的分母, 共 20 位。

寄存器 28. PLL1 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	Unused				Reserved		PLL1_P1[17:16]	
类型	读/写							

位	名称	功能
7:4	Unused	没用
3:2	Reserved	保留
1:0	PLL1_P1[17:16]	PLL1 参数 P1, 它是 PLL1 内部分频器整数分频部分, 共 18 位。

寄存器 29. PLL1 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	PLL1_P1[15:8]							
类型	读/写							

位	名称	功能
7:0	PLL1_P1[15:8]	PLL1 参数 P1，它是 PLL1 内部分频器整数分频部分，共 18 位。

寄存器 30. PLL1 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	PLL1_P1[7:0]							
类型	读/写							

位	名称	功能
7:0	PLL1_P1[7:0]	PLL1 参数 P1，它是 PLL1 内部分频器整数分频部分，共 18 位。

寄存器 31. PLL1 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	PLL1_P3[19:16]				PLL1_P2[19:16]			
类型	读/写							

位	名称	功能
7:4	PLL1_P3[19:16]	PLL1 参数 P3，它是 PLL1 内部小数分频的分母，共 20 位。
3:0	PLL1_P2[19:16]	PLL1 参数 P2，它是 PLL1 内部小数分频的分子，共 20 位。

寄存器 32. PLL1 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	PLL1_P2[15:8]							
类型	读/写							

位	名称	功能
7:0	PLL1_P2[15:8]	PLL1 参数 P2，它是 PLL1 内部小数分频的分子，共 20 位。

寄存器 33. PLL1 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	PLL1_P2[7:0]							
类型	读/写							

位	名称	功能
7:0	PLL1_P2[7:0]	PLL1 参数 P2，它是 PLL1 内部小数分频的分子，共 20 位。

寄存器 34. PLL2 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	PLL2_P3[15:8]							
类型	读/写							

位	名称	功能
7:0	PLL2_P3[15:8]	PLL2 参数 P3，它是 PLL2 内部小数分频的分母，共 20 位。

寄存器 35. PLL2 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	PLL2_P3[7:0]							
类型	读/写							

位	名称	功能
7:0	PLL2_P3[7:0]	PLL2 参数 P3，它是 PLL2 内部小数分频的分母，共 20 位。

寄存器 36. PLL2 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	Unused				Reserved		PLL2_P1[17:16]	
类型	读/写							

位	名称	功能
7:4	Unused	没用
3:2	Reserved	保留
1:0	PLL2_P1[17:16]	PLL2 参数 P1，它是 PLL2 内部分频器整数分频部分，共 18 位。

寄存器 37. PLL2 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	PLL2_P1[15:8]							
类型	读/写							

位	名称	功能
7:0	PLL2_P1[15:8]	PLL2 参数 P1, 它是 PLL2 内部分频器整数分频部分, 共 18 位。

寄存器 38. PLL2 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	PLL2_P1[7:0]							
类型	读/写							

位	名称	功能
7:0	PLL2_P1[7:0]	PLL2 参数 P1, 它是 PLL2 内部分频器整数分频部分, 共 18 位。

寄存器 39. PLL2 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	PLL2_P3[19:16]				PLL2_P2[19:16]			
类型	读/写							

位	名称	功能
7:4	PLL2_P3[19:16]	PLL2 参数 P3, 它是 PLL2 内部小数分频的分母, 共 20 位。
3:0	PLL2_P2[19:16]	PLL2 参数 P2, 它是 PLL2 内部小数分频的分子, 共 20 位。

寄存器 40. PLL2 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	PLL2_P2[15:8]							
类型	读/写							

位	名称	功能
7:0	PLL2_P2[15:8]	PLL2 参数 P2, 它是 PLL2 内部小数分频的分子, 共 20 位。

寄存器 41. PLL2 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	PLL2_P2[7:0]							
类型	读/写							

位	名称	功能
7:0	PLL2_P2[7:0]	PLL2 参数 P2, 它是 PLL2 内部小数分频的分子, 共 20 位。

寄存器 42. DIV0 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	DIV0_P3[15:8]							
类型	读/写							

位	名称	功能
7:0	DIV0_P3[15:8]	DIV0 参数 P3, 它是 DIV0 小数分频的分母, 共 20 位。

寄存器 43. DIV0 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	DIV0_P3[7:0]							
类型	读/写							

位	名称	功能
7:0	DIV0_P3[7:0]	DIV0 参数 P3, 它是 DIV0 小数分频的分母, 共 20 位。

寄存器 44. DIV0 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	Reserved	OUT0_DIV[2:0]			DIV0_DIVBY4[1:0]		DIV0_P1[17:16]	
类型	读/写							

位	名称	功能
7	Reserved	保留

位	名称	功能
6:4	OUT0_DIV[2:0]	输出级分频比 000: 1 分频, 100: 16 分频 001: 2 分频, 101: 32 分频 010: 4 分频, 110: 64 分频 011: 8 分频, 111: 128 分频
3:2	DIV0_DIVBY4[1:0]	DIV0 4 分频使能 11: 4 分频有效; 00: 其他分频
1:0	DIV0_P1[17:16]	DIV0 参数 P1, 它是分频器 DIV0 整数分频部分, 共 18 位。

寄存器 45. DIV0 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	DIV0_P1[15:8]							
类型	读/写							

位	名称	功能
7:0	DIV0_P1[15:8]	DIV0 参数 P1, 它是分频器 DIV0 整数分频部分, 共 18 位。

寄存器 46. DIV0 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	DIV0_P1[7:0]							
类型	读/写							

位	名称	功能
7:0	DIV0_P1[7:0]	DIV0 参数 P1, 它是分频器 DIV0 整数分频部分, 共 18 位。

寄存器 47. DIV0 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	DIV0_P3[19:16]				DIV0_P2[19:16]			
类型	读/写							

位	名称	功能
7:4	DIV0_P3[19:16]	DIV0 参数 P3, 它是 DIV0 小数分频的分母, 共 20 位。
3:0	DIV0_P2[19:16]	DIV0 参数 P2, 它是 DIV0 小数分频的分子, 共 20 位。

寄存器 48. DIV0 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	DIV0_P2[15:8]							
类型	读/写							

位	名称	功能
7:0	DIV0_P2[15:8]	DIV0 参数 P2, 它是 DIV0 小数分频的分子, 共 20 位。

寄存器 49. DIV0 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	DIV0_P2[7:0]							
类型	读/写							

位	名称	功能
7:0	DIV0_P2[7:0]	DIV0 参数 P2, 它是 DIV0 小数分频的分子, 共 20 位。

寄存器 50. DIV1 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	DIV1_P3[15:8]							
类型	读/写							

位	名称	功能
7:0	DIV1_P3[15:8]	00000000

寄存器 51. DIV1 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	DIV1_P3[7:0]							
类型	读/写							

位	名称	功能
7:0	DIV1_P3[7:0]	00000001

寄存器 52. DIV1 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	Reserved	OUT1_DIV[2:0]			DIV1_DIVBY2[1:0]		DIV1_P1[17:16]	
类型	读/写							

位	名称	功能
7	Reserved	保留
6:4	OUT1_DIV[2:0]	输出级分频比 000: 1 分频, 100: 16 分频 001: 2 分频, 101: 32 分频 010: 4 分频, 110: 64 分频 011: 8 分频, 111: 128 分频
3:2	DIV1_DIVBY2[1:0]	DIV1 的 2 分频使能 11: 2 分频有效 其他值禁用
1:0	DIV1_P1[17:16]	00

寄存器 53. DIV1 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	DIV1_P1[15:8]							
类型	读/写							

位	名称	功能
7:0	DIV1_P1[15:8]	00000000

寄存器 54. DIV1 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	DIV1_P1[7:0]							
类型	读/写							

位	名称	功能
7:0	DIV1_P1[7:0]	00000000

寄存器 55. DIV1 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	DIV1_P3[19:16]				DIV1_P2[19:16]			
类型	读/写							

位	名称	功能
7:4	DIV1_P3[19:16]	0000
3:0	DIV1_P2[19:16]	0000

寄存器 56. DIV1 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	DIV1_P2[15:8]							
类型	读/写							

位	名称	功能
7:0	DIV1_P2[15:8]	00000000

寄存器 57. DIV1 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	DIV1_P2[7:0]							
类型	读/写							

位	名称	功能
7:0	DIV1_P2[7:0]	00000000

寄存器 58. DIV2 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	DIV2_P3[15:8]							
类型	读/写							

位	名称	功能
7:0	DIV2_P3[15:8]	00000000

寄存器 59. DIV2 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	DIV2_P3[7:0]							
类型	读/写							

位	名称	功能
7:0	DIV2_P3[7:0]	00000001

寄存器 60. DIV2 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	Reserved	OUT2_DIV[2:0]			DIV2_DIVBY2[1:0]		DIV2_P1[17:16]	
类型	读/写							

位	名称	功能
7	Reserved	保留
6:4	OUT2_DIV[2:0]	输出级分频比 000: 1 分频, 100: 16 分频 001: 2 分频, 101: 32 分频 010: 4 分频, 110: 64 分频 011: 8 分频, 111: 128 分频
3:2	DIV2_DIVBY2[1:0]	DIV2 的 2 分频使能 11: 2 分频有效 其他值禁用
1:0	DIV2_P1[17:16]	00

寄存器 61. DIV2 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	DIV2_P1[15:8]							
类型	读/写							

位	名称	功能
7:0	DIV2_P1[15:8]	00000000

寄存器 62. DIV2 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	DIV2_P1[7:0]							
类型	读/写							

位	名称	功能
7:0	DIV2_P1[7:0]	00000000

寄存器 63. DIV2 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	DIV2_P3[19:16]				DIV2_P2[19:16]			
类型	读/写							

位	名称	功能
7:4	DIV2_P3[19:16]	0000
3:0	DIV2_P2[19:16]	0000

寄存器 64. DIV2 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	DIV2_P2[15:8]							
类型	读/写							

位	名称	功能
7:0	DIV2_P2[15:8]	00000000

寄存器 65. DIV2 参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	DIV2_P2[7:0]							
类型	读/写							

位	名称	功能
7:0	DIV2_P2[7:0]	00000000

寄存器 149. 扩频参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	SSC_EN	SSDN_P2[14:8]						
类型	读/写							

位	名称	功能
7	SSC_EN	1: 打开扩频 0: 关闭扩频
6:0	SSDN_P2[14:8]	PLL1 向下扩频 参数 P2.

寄存器 150. 扩频参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	SSDN_P2[7:0]							
类型	读/写							

位	名称	功能
7:0	SSDN_P2[7:0]	PLL1 向下扩频 参数 P2.

寄存器 151. 扩频参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	SSC_ MODE	SSDN_P3[14:8]						
类型	读/写							

位	名称	功能
7	SSC_MODE	0: 向下扩频 1: 中心扩频
6:0	SSDN_P3[14:8]	PLL1 向下扩频 参数 P3.

寄存器 152. 扩频参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	SSDN_P3[7:0]							
类型	读/写							

位	名称	功能
7:0	SSDN_P3[7:0]	PLL1 向下扩频 参数 P3.

寄存器 153. 扩频参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	SSDN_P1[7:0]							
类型	读/写							

位	名称	功能
7:0	SSDN_P1[7:0]	PLL1 向下扩频 参数 P1.

寄存器 154. 扩频参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	SSUDP[11:8]				SSDN_P1[11:8]			
类型	读/写							

位	名称	功能
7:4	SSUDP[11:8]	PLL1 向上/下扩频参数
3:0	SSDN_P1[11:8]	PLL1 向下扩频 参数 P1.

寄存器 155. 扩频参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	SSUDP [7:0]							
类型	读/写							

位	名称	功能
7:0	SSUDP[7:0]	PLL1 向上/下扩频参数

寄存器 156. 扩频参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	SSUP_P2[14:8]							
类型	读/写							

位	名称	功能
7	Unused	没用
6:0	SSUP_P2[14:8]	PLL1 向上扩频 参数 P2.

寄存器 157. 扩频参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	SSUP_P2[7:0]							
类型	读/写							

位	名称	功能
7:0	SSUP_P2[7:0]	PLL1 向上扩频 参数 P2.

寄存器 158. 扩频参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	SSUP_P3[14:8]							
类型	读/写							

位	名称	功能
7	Unused	没用
6:0	SSUP_P3[14:8]	PLL1 向上扩频 参数 P3.

寄存器 159. 扩频参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	SSUP_P3 [7:0]							
类型	读/写							

位	名称	功能
7:0	SSUP_P3[7:0]	PLL1 向上扩频 参数 P3.

寄存器 160. 扩频参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	SSUP_P1 [7:0]							
类型	读/写							

位	名称	功能
7:0	SSUP_P1[7:0]	PLL1 向上扩频 参数 P1.

寄存器 161. 扩频参数

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	SS_NOUT[3:0]				SSUP_P1[11:8]			
类型	读/写							

位	名称	功能
7:4	SS_NOUT[3:0]	这四位必须设为 0000
3:0	SSUP_P1[11:8]	PLL1 向上扩频 参数 P1.

寄存器 165. CLK0 初始相位偏移

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	Reserved	CLK0_PHOFF[6:0]						
类型	读/写							

位	名称	功能
7	Reserved	这一位必须设为 0
6:0	CLK0_PHOFF[6:0]	输出时钟 CLK0 初始相位偏移。CLK0_PHOFF[6:0]每增加 1，即 1LSB，相当于输出时钟初始相位增加四分之一 VCO 周期的延时

寄存器 166. CLK1 初始相位偏移

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	Reserved	CLK1_PHOFF[6:0]						
类型	读/写							

位	名称	功能
7	Reserved	这一位必须设为 0
6:0	CLK1_PHOFF[6:0]	输出时钟 CLK1 初始相位偏移。CLK1_PHOFF[6:0]每增加 1，即 1LSB，相当于输出时钟初始相位增加四分之一 VCO 周期的延时

寄存器 167. CLK2 初始相位偏移

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	Reserved	CLK2_PHOFF[6:0]						
类型	读/写							

位	名称	功能
7	Reserved	这一位必须设为 0
6:0	CLK2_PHOFF[6:0]	输出时钟 CLK2 初始相位偏移。CLK2_PHOFF[6:0]每增加 1，即 1LSB，相当于输出时钟初始相位增加四分之一 VCO 周期的延时

寄存器 177. PLL 复位

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	PLL2_RST	Reserved	PLL1_RST	Reserved				
类型	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

位	名称	功能
7	PLL2_RST	这一位写成 1 将会使 PLL2 复位，这是一个自身的清除位
6	Reserved	保留
5	PLL1_RST	这一位写成 1 将会使 PLL1 复位，这是一个自身清除位
4:0	Reserved	保留

寄存器 183. 内部晶振负载电容

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	XTAL_CL		Reserved					
类型	读/写							


位	名称	功能
7:6	XTAL_CL	这两位决定着晶振内部负载电容的值 00: 保留值 (不用) 01: CL=6pF 10: CL=8pF 11: CL=10pF (常用)
5:0	Reserved	这 6 位必须写成 010010b

寄存器 187. 输出通道控制

位	D7	D6	D5	D4	D3	D2	D1	D0
名称	Reserved	XO_FANOUT_EN	Reserved	MS_FANOUT_EN	Reserved			
类型	读/写							

位	名称	功能
7	Reserved	保留
6	XO_FANOUT_EN	XO 直接从输出级输出, 使能 1 有效
5	Reserved	保留
4	MS_FANOUT_EN	OUT1 和 OUT2 可以选择 OUT0 作为输入, 使能 1 有效
3:0	Reserved	保留


5352ME 是一款灵活又可配置的时钟发生器。为使芯片输出正确时钟，推荐使用下面的流程配置相关寄存器。



4. 典型应用图

4.1 代替石英晶体、晶体振荡器和锁相环

5352ME 作为一款通用时钟发生器芯片，它的应用十分广泛。外部使用廉价的石英晶体就可以产生 3 个独立的时钟，如下图：



XA 端也可以接受 CMOS 时钟，这时 XB 应该悬空。

4.2 兼容 HCSL 的输出

当输出级供电电压 VDDO 采用 2.5V 时，5352ME 可配置兼容 HCSL 摆幅。下图是 HCSL 应用场景，由于 HCSL 只接收差分信号，这时有一个输出必须取反，设置寄存器 CLK_n_INV(n=1,2)即可。

