

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 1. oldal
--	--	---

Mikrokontroller alapú rendszerek

Elektronikus jegyzet

3. fejezet

Készítette: Dr. Tevesz Gábor c. egyetemi tanár
BME Automatizálási és Alkalmazott Informatikai Tanszék
1117. Budapest, Magyar tudósok körútja 2.
Q ép. B szárny II. em. B216.
Tel: 463-2881
Fax: 463-2871 (adm.)
Mail: tevesz@aut.bme.hu

Hallgatják: Villamosmérnöki és Informatikai Kar
Nappali tagozat
Villamosmérnöki alapszak (BSc)
III. évfolyam, 5. félév
Beágyazott és irányító rendszerek specializáció hallgatói

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 2. oldal
--	--	---

COPYRIGHT

Jelen dokumentum a BME Villamosmérnöki és Informatikai Kar hallgatói számára készített elektronikus jegyzet. A dokumentumot a Mikrokontroller alapú rendszerek c. tárgyat (BMEVIAUAC06) felvevő hallgatók jogosultak használni, és saját céljukra 1 példányban kinyomtatni. A dokumentum módosítása, bármilyen eljárással részben vagy egészben történő másolása tilos, illetve csak a szerző előzetes engedélyével történhet.

Copyright © 2008-2022 / Dr. Tevesz Gábor

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 3. oldal
--	--	---

3. MIKROKONTROLLEREK INTEGRÁLT PERIFÉRIÁI.....	4
3.1 Órajel generátorok.....	4
3.2 Reset áramkörök.....	11
3.3 Mikrokontrollerek belső memória egységei	16
3.3.1 Architektúrális kialakítás.....	16
3.3.2 Memóriatípusok.....	18
3.3.3 Memóriák szóhosszúsága	19
3.3.4 Memóriakapacitások	19
3.4 Időzítő és számláló egységek	20
3.4.1 Az alapvető időzítő (timer) üzemmódok	21
3.4.2 A watch-dog timer	28
3.4.3 Az alapvető számláló (counter) üzemmódok.....	30
3.5 Digitális be- és kimenetek	37
3.6 Analóg be- és kimenetek.....	44
3.7 Soros kommunikációs egységek.....	46
3.7.1 Az I ² C adatátviteli interfész.....	47
3.7.2 Az SPI adatátviteli interfész.....	51
3.7.3 A UART adatátviteli interfész	52
3.7.4 A CAN adatátviteli interfész.....	58

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 4. oldal
---	---	--

3. MIKROKONTROLLEREK INTEGRÁLT PERIFÉRIÁI

3.1 Órajel generátorok

A mikrokontrollerek órajele a működésükhöz elengedhetetlenül szükséges, a kontroller bonyolult belső sorrendi hálózatát és a valamennyi perifériális egység működését (ütemezését, időzítését) is vezérlő digitális jel.

A mikroprocesszorok első generációira órajelként az erre a célra szolgáló „Φ”, „CLK” stb. bemenetükön stabil, a logikai jeleknek megfelelő jelszintű négyszögjelet kellett kapcsolnunk. Néhány processzortípus ennél speciálisabb követelményeket is támasztott ezekkel a jelekkel szemben: az **i8080**-as mikroprocesszor számára még kétfázisú, nem TTL jelszintű órajeleket ($\Phi_1, \Phi_2, V_{IH} \geq 9V$!) kellett kapcsolnunk, a **Z80** esetében „csak” jóval keményebb feltételeket kellett biztosítani a jel H-szintjével ($V_{IH} \geq 4.4V$) és terhelhetőségével kapcsolatban, mint egy normál logikai bemenet esetében.

Mivel a mikrokontrollerek működéséhez az órajel megléte elengedhetetlen feltétel, az előállításához szükséges áramköri egységek egyre inkább „integrálódtak” a kontrollerek belsejébe:

- néha a kontroller már „mindent” magában foglal (saját belső rezonátorral rendelkezik, mint a SiLabs 8051-es kontrollerek is), ezt a megoldást sokszor azért nem választhatjuk, mert a beépített rezonátor abszolút pontossága általában nem elegendő. (Amennyiben pl. a beépített óránktól elvárjuk, hogy egy hét alatt ne siessen vagy késsen 1 másodpercnél többet, az elvárt pontosság $1/(7 \cdot 24 \cdot 3600) = 1.65 \cdot 10^{-6}$!)
- gyakoribb az órajel-generátor kapcsolás olymértékű integrálása, hogy külső elemként már csak a kvarckristály (és a két blokk-kapacitás) szükséges a működtetéshez
- a nagyobb órajel-frekvenciák előállításához használatos PLL (fáziszárt hurok) áramkörök napjainkban már a kontrollerek belsejében találhatók, így egyrészt programozottan „megválaszthatjuk”, vagy akár menet közben változtathatjuk is vezérlőnk működési frekvenciáját.


Milyen szempontok alapján választjuk meg egy mikrokontroller órajelét ?

1. Az **órajel-frekvencia nagyságrendjének** megválasztását többnyire az elvégzendő feladathoz szükséges műveletvégzési sebesség szabja meg
2. Minél nagyobb frekvenciát választunk, annál kritikusabbá válnak a külső illesztések (sebességek, szórt kapacitások, nyomtatott áramkör-tervezési szempontok), és annál nagyobb, a környezetünkben megjelenő kisugárzott frekvenciaspektrummal („elektroszmog”) is kell számolnunk.
3. Mint ismeretes, a magasabb frekvencia a CMOS technológián alapuló áramkörök esetében lineárisan növekvő tápáramot ($I_{CC} = C_{pd} \cdot U_t / T = f \cdot C_{pd} \cdot U_t$), és a frekvenciával lineárisan növekvő teljesítményfelvételt ($P_D = f \cdot C_{pd} \cdot U_t^2$) jelent, ami egyrészt magasabb fogyasztásban és ennek megfelelően nagyobb veszteségteljesítményben (melegedési problémák!) fog jelentkezni.

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 5. oldal
--	--	---

4. Bármilyen furcsa is, az órajel pontos, egzakt megválasztását a legtöbb esetben a környezetünkkel való kommunikációhoz szükséges segédfrekvencia-szükséglet (RS232 kommunikáció baudrate-je, CAN kommunikáció sebessége, stb.) fogja megszabni.

Mivel a mikrokontrollerek órajel igényét ilyen vagy olyan módon nekünk, tervezőknek kell majd biztosítanunk, vizsgáljuk meg elsőként az oszcillátor kapcsolások legfontosabb tulajdonságait! Az általános alapkapsolás alapelve a következő ábrán látható:



Az oszcillátorok általános alapkapsolása

A γ visszacsatoló hálózat feladata, hogy kifejezetten egy frekvencián: az oszcillátor működési frekvenciáján pozitív visszacsatolást hozzon létre az A átviteli erősítő kimenete és bemenete között. A működési frekvencián a visszacsatoló hálózat nem invertáló erősítő esetén 0° , invertáló erősítő alkalmazásakor 180° fázisforgatást hoz létre a kimenő és a bemenő jel között. (Általánosságban: a pozitív visszacsatolás feltétele, hogy az erősítő és a visszacsatoló hálózat együttes fázisforgatása 0° , vagy az ezzel egyenértékű 360° legyen. Ez az ún. fázis feltétel. Más frekvenciákon a fázisforgatás mértéke más, ezért ezeken a frekvenciákon nem jön létre pozitív visszacsatolás.

Az S jelű amplitúdó stabilizáló áramkör az A átviteli tényezőjű erősítő erősítését úgy szabályozza, hogy a működési frekvencián a visszacsatoló hálózat γ leosztásának és az erősítő A_u feszültségerősítésének szorzata 1 legyen, azaz a

$$\gamma A_u = 1$$


feltétel teljesüljön (ez az ún. amplitúdó feltétel). Ha $\gamma A_u = 1$, akkor az erősítő kimenetén ugyanazt a jelet kaptuk vissza, amiből kiindultunk, azaz az adott frekvencián a rezgés állandó amplitúdóval fenntartja önmagát

Az elektrotechnikában sokféle oszcillátor-kapcsolás terjedt el, mi itt részletesebben csak a mikrokontrollerek számára komolyabb jelentőséggel bíró kristály- (vagy kvarc-) oszcillátorokkal (XO) foglalkozunk. Ezeknél LC rezgőkörök helyett rezgőkristályokat alkalmazunk, melynek frekvenciastabilitása sokkal jobb, a $10^{-6}..10^{-10}$ értéktartományban mozog. A kvarc- (pl. SiO_2 = kvarc) kristályok felületén mechanikai deformáció hatására

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 6. oldal
---	---	--


elektromos feszültség keletkezik, és fordítva: elektromos feszültség hatására a kristály rugalmas alakváltozást szenved (elektrostrikcio = piezoelektromosság).

Elektronikai célra a kvarckristályból megadott módon (metszetben) meghatározott alakú lapkát vágnak ki, és azt olyan méretre csiszolják, hogy mechanikai rezonanciafrekvenciája megegyezzen a kívánt rezgési frekvenciával. A lecsiszolt kvarc lapka mindkét felületére elektrolitikus úton ezüstréteget visznek fel. A mechanikus kivezetések a kétoldali ezüstréteghez csatlakoznak



Rezgőkristály felépítése

A kivezetések közé váltakozófeszültséget vezetve, a kristály periodikusan deformálódik, rezgésbe jön. Amikor a rákapcsolt váltakozófeszültség frekvenciája megegyezik a kristály mechanikai méreteitől függő rezonanciafrekvenciájával, a kristály rezonál. A rezgőkristály úgy működik, mint egy elektromechanikai átalakító, azaz az elektromos energiát átalakítja mechanikai energiává, a mechanikai energiát pedig visszaalakítja elektromos energiává. Így a kapcsai között mérhető impedancia a működési frekvencia függvényében változik. Elektromos szempontból a rezgőkristály a következő egyszerű kapcsolással helyettesíthető:



A kvarckristály helyettesítő képe

L_1 , C_1 és R_1 a kristály piezoelektromos tulajdonságai által meghatározott értékek, C_0 pedig a kristály két oldalára csapatott ezüstréteg, illetve a kivezetések kapacitásából adódik ki. Az L_1 és C_1 (R_1 -et hanyagoljuk el) elemekből adódó, igen nagy jóságú rezgőkör **soros rezonanciafrekvenciája** (f_s = series resonant frequency):


$$X_{L1} + X_{C1} = 0 \Rightarrow j\omega L_1 + \frac{1}{j\omega C_1} = 0$$

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 7. oldal
---	---	---

amiből

$$f_s = \frac{1}{2\pi\sqrt{L_1 C_1}}$$

A soros rezonanciafrekvencia fölött a soros LCR kör induktív jellegűvé válik, és C_0 kapacitással egy párhuzamos rezonancia jön létre. Ez a tartomány az impedancia maximumáig (ideális esetben végtelenig és előjelváltásáig) tart, a határpont az **antirezonáns frekvencia** (f_a = antiresonant frequency).



Rezgőkristály reaktanciája a frekvencia függvényében

$$X_{L1} + X_{C1} + X_{C0} = 0 \Rightarrow j\omega L_1 + \frac{1}{j\omega C_1} + \frac{1}{j\omega C_0} = 0 \Rightarrow j\omega L_1 + \frac{1}{j\omega(C_1 \times C_0)} = 0$$

amiből

$$f_a = \frac{1}{2\pi\sqrt{L_1(C_1 \times C_0)}} = \frac{1}{2\pi\sqrt{L_1 C_1}} \sqrt{1 + \frac{C_1}{C_0}}$$

Látható, hogy a jól definiált, csak a kristály tulajdonságaitól függő f_s -től eltérően f_a értékét sajnos erősen befolyásolja a kivezetés C_0 kapacitása is, ami viszont egy nem igazán kézben tartható érték. A befolyásolás csökkentése céljából a kristállyal célszerű egy olyan C_L kondenzátort párhuzamosan kapcsolni, amelynek kapacitása sokkal nagyobb C_1 -nél, így a **párhuzamos rezonanciafrekvencia** „visszacúszik” a soros rezonanciafrekvencia közelébe:

$$X_{L1} + X_{C1} + (X_{C0} \times X_{CL}) = 0 \Rightarrow j\omega L_1 + \frac{1}{j\omega C_1} + \frac{1}{j\omega(C_0 + C_L)} = 0$$

amiből

$$f_p = \frac{1}{2\pi\sqrt{L_1 C_1}} \sqrt{1 + \frac{C_1}{C_0 + C_L}} \approx \frac{1}{2\pi\sqrt{L_1 C_1}}$$

Parameter	32 kHz fundamental	200 kHz fundamental	2 MHz fundamental	30 MHz overtone
R ₁	200 kΩ	2 kΩ	100 Ω	20 Ω
L ₁	7000H	27H	529 mH	11 mH
C ₁	0.003 pF	0.024 pF	0.012 pF	0.0026 pF
C ₀	1.7 pF	9 pF	4 pF	6 pF
Q	100k	18k	54k	100k

Tipikus kvarckristály paraméterek (Fairchild)


A gyártók a fenti tulajdonságokat ki is használják a rezgőkristályok paramétereinek beállításánál. Pl. a táblázatban szereplő 2 MHz-es kristály paramétereivel:

$$f_s = \frac{1}{2\pi\sqrt{L_1 C_1}} = \frac{1}{2\pi\sqrt{0.529 \cdot 0.012 \cdot 10^{-12}}} \text{ Hz} = 1.997568 \text{ MHz}$$

$$f_a = \frac{1}{2\pi\sqrt{L_1 C_1}} \sqrt{1 + \frac{C_1}{C_0}} = \frac{1}{2\pi\sqrt{0.529 \cdot 0.012 \cdot 10^{-12}}} \sqrt{1 + \frac{0.012}{4}} \text{ Hz}$$


$$f_a = 2.000562 \text{ MHz}$$

Ily módon már egy igen jól használható, frekvenciastabil kapcsolást kapunk, a kvarckristályra kívül rákapcsolandó jó minőségű kerámiakapacitások értékét a gyártók általában előírják kristályaikhoz (C_a és C_b értéke tipikusan 10-30 pF, C_L = C_a x C_b a két kondenzátor soros eredője). Ezekkel az elektronikában megismert ún. Pierce-oszcillátor kapcsolás:



Pierce-oszcillátor kapcsolás


C_a és C_b az erősen induktív jellegű kvarckristállyal egy olyan π-szűrőt képeznek, amely közel 180 fokos fázistolást eredményez az A és a B oldal között – mindez kiegészítve az invertáló erősítővel ideálisan teljesíti a korábban bemutatott amplitúdó és fázisfeltételt.



Kvarckristály és -oszcillátor


BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 9. oldal
---	---	---

Nagyobb (kb. 25-30 MHz feletti) rezonanciafrekvenciához a kvarckristályt megoldhatatlanul kis méretűre kellene csiszolni, ezért az ilyen névleges frekvenciára szánt kvarcok általában a mechanikai rezonanciájuk valamelyik harmonikusán üzemelnek.




Kvarckristály felharmonikus frekvenciái

Ilyen esetben a kvarckristály hajlamos lehet más frekvenciákon (pl. az alapharmonikuson) is berezegni, ezt segédelemekkel (az alábbi ábrán C_L ill. L_a - C_b) gátoljuk meg.




Felharmonikus kvarcoszcillátor kapcsolás

A PLL kapcsolások segítenek a működési frekvenciát tovább növelni. Magasabb órajel-frekvenciák ($f > 30$ -50 MHz) esetében a kontrollerek már többnyire csak egy bizonyos frekvenciatartományba (pl. 1-20 MHz) illeszkedő külső kvarckristály meglétét követelik meg (ezzel megint pontosan beállíthatók a kommunikációs frekvenciák értékei), majd egy programozható belső szorzó-osztó áramkör és a jól ismert PLL alapkapsolás segítségével ezt a frekvenciát a controller belsejében többszörözzük tovább. A fáziszárt hurok működési elve és legfontosabb tulajdonságai (behúzási tartomány, benntartási tartomány, stb.) részletesen szerepeltek korábbi tanulmányaikban, ezekkel itt részletesen nem foglalkozunk a továbbiakban.



Fáziszárt hurok (PLL) alapkapcsolás



Fáziszárt hurok (PLL) kapcsolás mikrokontrollerben (Infineon XC164)

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 11. oldal
---	---	---

3.2 Reset áramkörök

A mikroprocesszorok és mikrokontrollerek működtetésének elengedhetetlen feltétele azok bekapcsolás (power-on) utáni definit alaphelyzetbe állítása.

A mikroprocesszorok bonyolult sorrendi hálózatokkal megvalósított digitális kapcsolások, a helyes működés elengedhetetlen feltétele ezen kapcsolások, állapotgépek ismert (definit) alaphelyzetbe hozása a bekapcsolás után. Hatványozottan jelentkezik ez a feltétel a mikrokontrollerek esetében, ahol az említett mikroprocesszor-maghoz kapcsolódó perifériák sokasága – hasonló felépítésükből adódóan – szintén alaphelyzetbe állítandók a rendszer indítása előtt, a bonyolult működtetési szekvenciákat is csak ismert állapotból kiindulva tudjuk programozni majd.

Az alaphelyzetbe állítás (a nyelvészetileg teljesen helytelen, de közkeletű szlenggel csak „resetelésnek” hívott folyamat) minden esetben szükséges lehet, mikor mikrokontrollerünk állapota a vezérlő program számára indefinit. Ennek három alapvető indoka is lehet:


1. bekapcsolás, tápkimaradás, tápbetörés stb. hatására a digitális áramkör tároló elemeinek tartalma megváltozhat és összességében a sorrendi hálózatot, az állapotgépeket számunkra indefinit helyzetbe hozhatják
2. a hardver rendszer hibás működése (pl. tervezési hazard, nem tervezett erős külső zavarás stb.) hatására történt hibás adatátvitel (hibás utasításkód, érvénytelen, vagy hibás adat stb.) is eljuttathatja a rendszert egy általunk nem tervezett állapotba, ami okozhatja mind a hardver hálózat, mind a szoftver rendszer nem kívánatos, nem tervezett működését
3. bonyolult szoftver rendszereink minden lehetséges programágot biztonsággal le nem kezelő megoldásai is okozhatnak olyan helyzetet, mikor a teljesen helyesen működő hardveren a programrendszer „belefagy” egy nem tervezett váróhurokba vagy programállapotba. Ennek a helyzetnek jellegzetes kezelő eszköze a PC-k elején található reset nyomógomb, vagy hiányában a PC ki- és bekapcsolása.

A resetelés biztosítására céláramköröket alkalmazunk, melyek – létezésük elengedhetetlen volta miatt - a többi egységhez hasonlóan egyre inkább „vándorolnak befelé” a mikrokontroller kapcsolásokba. Feladataik a következő lényeges pontokban foglalhatók össze:

- a) a tápfeszültség folyamatos figyelése. Ezzel mind a bekapcsolás, mind a kikapcsolás, mind az esetleges tápbetörések (alapvetően a tápfeszültségnek a biztonságos működés számára előírt határokon kívülre kerülése) okozta bizonytalan műveletek és működések elkerülhetők
- b) az alaphelyzetbe állítás meghatározott időszükséglettel jár a mikrokontrollerek esetében – feladatuk az előírt időszükséglet biztosítása reset állapotban
- c) külső reset aktiválási lehetőség (központi reset jel, reset nyomógomb) esetén ennek pergésmentes, időzített illesztése a mikrokontrollerhez

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 12. oldal
---	---	--

Nézzük először a tipikus külső megoldásokat! A reset áramkörök tipikusan egyszerű, kis lábszámú áramköri megoldások, melyek mégis nem elhanyagolható bonyolultságú kapcsolást rejtenek magukban:




A Texas Instruments TL7705B reset áramkörének belső kapcsolása

Az áramkör főbb funkcionális egységei a következők:

- Precíziós referencia feszültség forrás a SENSE bemeneten megjelenő tápfeszültség alsó küszöbérték – Vcc-ből szükség esetén ellenállásosztóval előállított feszültségérték – figyelése (Reference Voltage 1, komparátor)
- Az így előállított reset feltétel összekapcsolása a kívülről érkező /RESIN alaphelyzetbe állító jellel (NAND kapu)
- Áramgenerátor a CT külső időzítő kondenzátor töltésére, referencia feszültség a pontos időméréshez és kisütő elem a reset folyamat definit állapotból való indításához (70 µA, Reference Voltage 2, tirisztor, komparátor)
- Kettős végfokozat a logikai „1” és a logikai „0” reset jelet követelő áramkörök mindegyikéhez való alkalmazhatóság érdekében.

A feladat már így sem olyan egyszerű, mint azt első ránézésre gondolnánk, pedig a legnehezebb feltételt nem is említettük. A tápfeszültség be- és kikapcsolásakor is a legveszélyesebb állapot ugyanis az, hogy a tápfeszültség felépülése és eltűnése is olyan, nem elhanyagolható időt igénylő folyamatok, melyek alatt – közbenső Vcc értékeken – a viszonylag tág feszültséghatárok között működőképes CMOS kapcsolások már elkezdik működésüket, viszont – éppen az előírt feszültséghatárok be nem tartása miatt – egyáltalán nem biztos, hogy az előírásoknak megfelelő módon! A gyártók úgy tervezik meg a mikrokontrollereket, hogy azok be- és kimenetei a tápfeszültség alsó határának eléréséig garantáltan definit állapotban vannak, de csak abban az esetben, ha kontrollerünk reset bemenete mindvégig aktív! Mi is olyan nehéz ebben a teljesen természetesnek tűnő feltételben? A „mindvégig” szó. Nézzük az előbb megismert áramkör adatlapján szereplő feszültség diagramot:

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 13. oldal
---	---	---




A TL7705B működési tartománya

Valószínűleg mindenki felkapja a fejét az „output undefined” jelzésre, márpedig a kérdés igen egyszerű: mi az a minimális tápfeszültség, ami felett a reset áramkör kimenetei már garantáltan definit (reset) állapotban tartják controllerünket? A válasz eléggé megnyugtató: az áramkörök többségében ez a szint $V_{res} \approx 1V$. A CMOS áramkörök és kapcsolások technológiai okok miatt sem működésképesek kb. 1.2.-1.5V feszültség alatt, tehát az 1V-os alsó határ megnyugtató megoldásnak tűnik esetünkben. (Ez a határ 5V-os és 3.3V-os logikák esetén igaz. Az egyre alacsonyabb tápfeszültségek miatt az érték egyre inkább csúszik lefelé az utóbbi időben – konkrét alkalmazás esetében ellenőrzendő !)

Az áramkör működtetéséhez minimális külső áramköri alkatrészre lesz szükség. CT értéke az alkalmazástól függ, a reset állapot időtartamának beállítására szolgál

$$t_d[sec] = 2.6 * 10^4 * C_T[F],$$


R_T a kisütő áram korlátozására szolgál (az alkalmazott CT kapacitás nagyságának függvénye, hogy szükséges-e).



A TL7705B tipikus kapcsolása


Fenti áramkörünk létezik sokkal egyszerűbb kivitelben is (amennyiben nem kívánunk foglalkozni a különböző paraméterek beállításával):

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 14. oldal
--	--	--



Az LM809 (LM810) reset áramkör SOT23(„tranzisztor”) tokban

A két típus között a negált (LM809) ill. a ponált (LM810) reset kimenet tesz csak különbséget. Feszültségszintjei és időkéseletetése fixek (pl. 4.63V és kb. 250 msec), kimenete szintén $\geq 1V$ -tól definit.




Az LM809 reset áramkör tipikus kapcsolása

Mindkét logikai jelszinten meghajtja kimenetét, ezért olyan kapcsolásokban, ahol a mikroprocesszor RESET lába aktív is lehet (ld. később) gondoskodnunk kell az összehajtás megakadályozásáról. További külső egységek alaphelyzetbe állítása esetén buffer meghajtót alkalmazhatunk, de a tervezésnél ügyeljünk arra is, hogy ezen kapuáramkör milyen tápfeszültségig működőképes! (Tipikusan HC, AHC stb. logikai elemcsaládból származó meghajtó áramkört alkalmazzunk, melyek már $V_{CC} \geq 2V$ -tól működőképesek!)

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 15. oldal
---	---	--

Hogyan változik mindez a mai korszerű mikrokontrollerek világában? A Silicon Laboratories korábban már megismert 8051-es típusában (EFM8BB3) már az alábbi integrált logikát találjuk az /RST (reset) láb mögött:



Az EFM8BB3 mikrokontroller belső reset logikája


A teljes kapcsolás kapcsolás a következő okokból válthat ki újraindítást:

- a tápfeszültség megengedett határértékének átlépése (Supply Monitor),
- külső reset jel hatására (RSTb),
- programból történt kezdeményezésre (Software Reset),
- egy komparátor áramkörrel figyelt tetszőleges analóg jel hatására (Comparator 0),
- az órajel tartós (625 μ s – 1.2 ms) kimaradása miatt (Missing Clock Detector),
- a Watchdog áramkör aktíválódása miatt (később még foglalkozunk vele),
- a programtároló memória illegális címen vagy hiányzó jogosultsággal történő hozzáférése miatt (Flash Error).


Ismerősként üdvözölhetjük az áramkör működését bemutató feszültség-idődiagramot is, melynek lényeges elemei az adatlapon található értékek alapján megegyeznek a korábban bemutatott külső reset áramkörök paramétereivel (működés alsó határa kb. 1.4V, V_{DD} alsó határértéke 1.95V – ne tévesszük szem előtt, hogy a mikrokontroller névleges tápfeszültsége $V_{DD} = 2.2 - 3.6V$). Megjegyezzük, hogy az itt „Supply monitor”-nak hívott funkcionális egységet sok mikrokontroller típus „Brownout-reset” áramkörnek hívja az energiaellátásban megszokott terminológiából származó elnevezés alapján:

- **Blackout:** a tápellátás tartós teljes elvesztése, kiesése
- **Brownout:** a tápfeszültségnek a rendszer működéséhez szükséges minimális határa alá esése (ide tartozik pl. energiaellátó hálózatokban a fáziskimaradás)
- **Dropout:** a tápellátás rövid időre (msec – sec) történő kiesése

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 16. oldal
--	--	--



Az EFM8BB3 mikrokontroller V_{DD} monitorának feszültségdiagramja




Brownout reset

3.3 Mikrokontrollerek belső memória egységei

3.3.1 Architektúrális kialakítás

A mikroszámítógépek működtetéséhez memória elemekre van szükségünk. Első megközelítésben – a működésben ellátott szerepük alapján – két fő funkcionális típusukat kell megkülönböztetnünk: a program tárolására és az adatok tárolására szolgáló egységet. Ezek illesztési módja alapján különböztetjük meg először is a legfontosabb számítógép architektúrákat:

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 17. oldal
---	---	---



A Neumann (a) és a Harvard (b) architektúra

A **Neumann architektúra** (Neumann János, 1903-1957) legfontosabb tulajdonsága, hogy közös buszrendszerre illeszkedő memóriákban tárolja a programot és az adatot is. Ebben nem a memória egység „közös” voltán van a hangsúly (lehet a program- és az adatmemória fizikailag két elkülönülő áramkörti egység), hanem a közös buszrendszeren. Ezzel a mikroszámítógép buszrendszere felhasználói szempontból egyszerűsödik (egyetlen cím- és adatbusz kezeli a memóriákat), csökken a szükséges kivezetések száma, akár egyetlen megfelelő méretű memória is elegendő lehet számítógépünk működtetéséhez. Hátránya viszont a fentiekből következően, hogy egy program módosítani képes saját magát (ezt trükkös programozók előnyként is szokták emlegetni, de gondoljunk csak arra, hogy egy véletlenül vagy szándékosan eltévedt program mekkora pusztítást tud csinálni a memóriában...), egyértelműen szűk keresztmetszetet alakít ki a processzor és a memória között, mivel ugyanazon az adatcsatornán kell továbbítanunk utasítást, forrás- és céloperandust is. A Neumann architektúra következményeként emlegetik a cache-memóriák kialakulását (ez a kijelentés nem teljesen egyértelmű és több szempontból is kritizálható).



A **Harvard architektúra** elnevezése a Harvard egyetemhez kötődik, a mikroprocesszorok korai történetében is láttuk már, hogy az egyetem fontos szerepet játszott a kutatásokban és a fontosabb elvek kialakításában (ld. Mark I számítógép). A Harvard architektúra elkülöníti nemcsak a tároló elemeket, hanem ami sokkal fontosabb, a hozzájuk vezető adatutakat is. Fentiek egyenes következményei a Harvard architektúra legfontosabb előnyei:

- a kódmemória adathozzáférések számára nem elérhető, az architektúra nem teszi lehetővé önmagukat módosító programok írását (ún. dinamikus programozást). Ugyanez az elv természetesen gátolja az adatkonstansok programmemóriában való tárolását is.

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 18. oldal
---	---	---

- kevésbé jelent szűk keresztmetszetet az utasítások és az adatok kiszolgálása szempontjából
- lehetővé teszi eltérő méretű kód- és adatmemória buszok kialakítását is (az integrált belső programmemóriák miatt szokatlan – 14, 18, 20 bites utasításkódok is megjelentek, és ezek nem igazán zavarják senkit).

A másodikként említett pont (adatok kiszolgálásának gyorsítása) leginkább az oka annak, hogy mind a mikrokontrollerek, mind a DSP-k – de ugyanígy említhetnénk a RISC gépek jelentős részét is –, elsősorban a Harvard architektúrát használják. Az első pont az általános célú számítógépek (PC-k) használhatósága tekintetében komoly hátrányt jelent, annyira, hogy a személyi számítógépek szinte kizárólag Neumann architektúrával rendelkeznek. A mikrokontrollerek világában is megjelent az „áthidaló megoldás”: ez az ún. **módosított Harvard architektúra**, ahol már elkülönített utasítások (8051: MOVC) segítségével lehetővé teszik a kódmemória adatként való olvasását is.

3.3.2 Memóriatípusok

A mikrokontrollerek alapelveikből adódóan is megpróbálják integrálni a memóriákat az áramkör belsejében, ennek legfontosabb okai a következők:

- lényegesen egyszerűsödnek az alkalmazások (nem kell memóriát illeszteni)
- gyorsabb a hozzáférés a belső memóriákhoz
- a kontroller lábkivezetéseit nem foglalják le a terjedelmes cím- és adatbuszok, ezek szabadon felhasználhatók a beépített perifériák be- és kimenetei számára

A mai mikrokontrollerek leginkább négy memóriatípust alkalmaznak integrált memóriaként:

1. Kódmemóriaként elsősorban a **flash memóriák** jönnek szóba. Mivel a XIP jelleg (eXecute In Place) elengedhetetlen követelmény a programkód végrehajtásához, a mikrokontrollerek világában a NOR típusú flash memóriák jöhetnek csak szóba (a nagyobb tárolási sűrűséget lehetővé tevő NAND flash memóriák csak nagytömegű adattárolás céljaira szolgálnak). A flash típusú memória komoly jelentőséggel bír majd az ISP (In System Programmable) jelleg kialakításánál és a firmware aktualizálhatósága (update) szempontjából is. A későbbiekben ezzel a témakörrel még részletesen foglalkozunk.
2. Szintén kódmemóriaként azonos kapacitások esetében az előzőnél olcsóbb megoldás az **OTP ROM** (On Time Programmable Read Only Memory) memóriák alkalmazása, ami a korábbi tanulmányaikban megismert PROM memóriák mai megfelelője. Nagyobb, változatlan kódtartalmú szériák esetében vitathatatlanul a legolcsóbb megoldás, viszont nehézkessé teszi a fejlesztést, és kizárja az ISP lehetőségét és a firmware aktualizálhatóságát (update) is. Ilyen memóriát tartalmazó áramkörök fejlesztése során ICE (In Circuit Emulator) egységekre lesz szükségünk.
3. Adatmemóriaként a mikrokontrollerek kizárólagosan **SRAM** memóriákat alkalmaznak. Az adatmemóriák mérete messze nincs akkora, hogy megérné a dinamikus RAM bármilyen formájának kialakítása a chip belsejében.

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 19. oldal
---	---	---

4. Nem felejtő (non-volatile) adatmemóriaként – elsősorban paraméterek, mért adatok, stb. tárolására – sok mikrokontrollerbe integrálnak nem túl nagy kapacitású (1-8 kbájt) **EEPROM** memóriákat. Jellegüknek fogva ezeknek a memóriáknak az írása lényegesen lassabb a szokásos memória-hozzáférési műveleteknél (msec nagyságrend), ezért itt külön gondot kell fordítanunk az adattárolás biztonságára, adatblokkok esetén az adatok konzisztens voltára. Ez csak akkor fog biztonsággal sikerülni, ha valamilyen előjelzéssel (tip. 10-50 msec) rendelkezünk a tápellátás várható összeomlásáról (erről is szó lesz még a későbbiekben).

3.3.3 Memóriák szóhosszúsága

A mikrokontrollerek igen nagy szeletet foglalnak le a beágyazott alkalmazások világában. A mai napig komoly létjogosultsággal rendelkeznek a 8 bites mikrokontrollerek, nagymértékben terjednek a 16 bites alkalmazások (a nagyobb számok kezelhetősége lényegesen gyorsítja az algoritmusok végrehajtását), a nagyobb teljesítményű alkalmazásokban – az ARM-ok és a DSP-k világában – a 32 bites kialakítás is gyakori. Gondoljunk csak bele, hogy ezzel a szóhosszúsággal válik egyáltalán „értelmezhetővé” a lebegőpontos számok világa, sőt még ez sem elegendő pontosságú terjedelmesebb műveletsorok elvégzéséhez.

Általában igaz az az alapelv, hogy a memória szervezése igazodik az alkalmazott szóhosszúsághoz. A szóhossznál rövidebb adategységek kezelése nem kizárt ugyan, azonban ezek ún. nem illesztett (non-aligned) elhelyezése – pl. bájt-szervezésű memória esetén szó vagy hosszúszó páratlan címen történő elhelyezhetősége – nagyon elbonyolítja a CPU mag adatbusz-illesztő egységének felépítését (ún. byte-swapperek alkalmazása válik szükségessé, folytató ciklusokat kell bevezetnünk, stb.), ezeket az egyszerűbb felépítésű mikrokontrollerek többsége nem teszi lehetővé, a DSP-k alapelvei (maximális sebesség) pedig teljesen kizárják.

3.3.4 Memóriakapacitások

Nehéz ebből a szempontból általános érvényű számokat említeni, mivel az alkalmazások széles köre miatt a mikrokontroller gyártók tudatosan kínálnak egyes típusokból kisebb és nagyobb kapacitású variánsokat is. Hozzávetőleges számok a következők:

- kódmemória: 8-128 kbájt, nagyobb teljesítményű (16-32 bites) kontrollerek esetében ez akár 512 kbájt-1 Mbájt is lehet
- adatmemória: 1-64 kszó (a „szó” fogalma a mikrokontroller mindenkori szóhosszához illeszkedik, tehát bájt is lehet)
- non-volatile adatmemória: 0-16 kbájt

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 20. oldal
---	---	---

3.4 Időzítő és számláló egységek

Bármely beágyazott rendszer legalapvetőbb perifériái az időzítők (timerek). Minden, a környezetével valamilyen kapcsolatban álló rendszer esetében a feladatok ellátása során időhöz kötött részfeladatok sorozata jelenik meg. Ilyenek:

- A szoftver rendszer alapidőzítésének ellátása. A determinisztikus, kiszámítható időzítés a legtöbb beágyazott irányító rendszerben követelmény. Egy szabályozási feladatot ellátó irányító hurok tulajdonságai nehezen befolyásolhatók, ha azok paraméterei nem determinisztikus, időhöz kötődő fogalmak (időállandó, integrálási és differenciálási idő, stb.). A „csináljunk mindent olyan gyorsan, ahogyan csak lehet” bizonyos vezérlési feladatoknál megengedhető, de leginkább csak a háttérhurokban megvalósítható elv.
- Környezetünkhöz való kapcsolataink is általában időhöz kötődnek. Egyenletesen („ekvidisztáns időpontokban”) szeretnénk mintavételezni bemeneteinket, egy kijelző villogása, egy timeout figyelése időhöz kötődő műveletek. Az impulzus szélesség modulációval (ld. később) vezérelt kimenetek periódusideje, impulzusszélessége determinisztikus időfogalom használatát követelik meg.
- Egységeink közötti kommunikációt (pl. a szinkron vagy aszinkron soros átvitel) meghatározott időzítéssel bonyolítjuk
- Beágyazott operációs rendszereinkben a párhuzamosan futó feladatok az eseményvezérlésen túl időkorlát szerint ütemeződnek,
- stb.

Időzítő nélkül gyakorlatilag csak programutasítások sokaságával tudunk meghatározott időkésleltetést előállítani. A szoftver időzítés használata egy olyan programozói csapda, amiről mindenkit a leghatározottabban csak lebeszélni lehet. Gondoljuk végig a következő szempontokat:

- egy programutasításokból álló késleltető hurok teljes mértékben lefoglalja a központi egységet a „semmittevéssel”. Eltekintve a gyors próbaprogramok esetétől egyszerűen belátható, hogy egy rendszer a legritkább esetben engedheti meg magának azt, hogy pl. egy timeout időzítése alatt ne figyeljen oda egyéb bekövetkező eseményekre, vagy ne lásson el további feladatokat.
- egy rendszerben általában több időzítés is zajlik egyszerre (alapidő, villogó kimenet, timeout figyelés stb.), a legtöbb esetben nem megvalósítható feladat ezen független időzítések egyetlen időzítő hurokkal történő meghatározása.
- aszinkron események kezelésére a legkézenfekvőbb megoldás a megszakítások használata. Az időzítő hurokunkat az előre nem kiszámítható időpontban, változó időtartamra megszakító rutinok teljesen kiszámíthatatlanná teszik, hiszen szoftver időzítés esetén időzítésünk alapja nem a tényleges idő, hanem az előre adott számú utasítás lefuttatása („tart, ameddig tart”)
- rendszerünk bővítése, átalakítása esetén (pl. új PC-t vásároltunk, nagyobb teljesítményű, gyorsabb, más architektúrájú processzorral) az utasítások végrehajtási idejére alapozott időzítés alapvetően megváltozhat. Akkora


BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 21. oldal
--	--	--

programnagyhatalmak, mind a Borland cég is csődöt mondtak a rendszerükben szoftver időzítésen alapuló funkció (Delay függvény) működése tekintetében (a 286-os, 386-os processzorokra méretezett önhangoló időzítés számlálója túlsordult a 486-os processzorokba integrált cache megjelenésével, ami a helyi kis programhurkokat akár százszoros sebességre is felgyorsíthatta).

Alapszabályként tehát fogadjuk el a hardver időzítőkön alapuló időmérés, és időmeghatározás alapelvét, és jegyezzük meg azt az alapszabályt, hogy szoftver időzítés használata egy időzített bomba programrendszerünkben, ami bármikor robbanhat és a rendszer összeomlásához vezethet!

3.4.1 Az alapvető időzítő (timer) üzemmódok

a) egyszeri lefutás (8051 Mode 0 és 1)



8051 Timer 0 (Mode 0)

Az időzítő vagy a rendszer órajelet (SYSCLK), vagy annak előosztott értékét (az ún. prescaler értéke 4, 8, 12 vagy 48 lehet) számolja, vagy a T0 bemenetre kapcsolt impulzusokat (TR0 és GATE0 engedélyező bitek a vezérlő regiszterekben). Mode 0 és Mode 1 között a különbséget csak az jelenti, hogy 13 vagy 16 bites a számláló. Ne keressünk logikát ebben: az „ős” 8051-es a 13 bites számlálóval a 8048-as kontrollerral őrizte a kompatibilitást, az utód 51-esek pedig az „eredeti” 8051-gyel – ilyen következményekkel jár a teljes kompatibilitás megőrzése egy sok-sok évvel ezelőtti típussal. A számláló a beállított kezdőértéktől kezdődően felfelé számol (!), amennyiben eléri az 1FFFh (13 bit) vagy FFFFh (16 bit) értéket, akkor túlsordul 0-ra és – amennyiben ez engedélyezve van – megszakítást kér.


Az időzítés pontossága mindig a – leosztott – órajelet periódusideje, a maximális beállítható időzítés egyszerűen számítható a számláló hossza alapján.

CLK = 50 MHz	Időzítés pontossága	Max. késleltetés (Mode 0)	Max. késleltetés (Mode 1)
SYSCLK	20 nsec	163.84 μ sec	1.3107 msec
SYSCLK/4	80 nsec	655.36 msec	5.2429 msec
SYSCLK/8	160 nsec	1.3107 msec	10.4858 msec
SYSCLK/12	240 nsec	1.9661 msec	15.7286 msec
SYSCLK/48	960 nsec	7.8643 msec	62.9146 msec

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 22. oldal
--	--	--

Az egyszeri lefutású időzítés viszonylag ritkán használatos, inkább a periodikus időzítés üzemmódjait szoktuk előnyben részesíteni. Ne használjuk ezt az üzemmódot soha arra, hogy a túlsordulás hatására bekövetkező megszakításban újratöltsük, és ezzel újraindítjuk a számlálót! A megszakítás érvényre jutása bizonytalan lehet, (utasítást nem szakíthat meg, magasabb prioritású megszakítást nem tud megszakítani, amennyiben rövid időre tiltjuk a megszakításkérést, az nem tud érvényre jutni), az így létrehozott periodikus megszakításkérés periódusideje csak adott bizonytalansággal kalkulálható és a programrendszer pillanatnyi állapotától függ!

b) periodikus lefutás (8051 Mode 2)



8051 Timer 0 (Mode 2)

Ebben az üzemmódban a timer csak 8 bites számláló lehet, amely a megadott kezdőértékről (TL0) számol felfelé, majd az FFh $\Rightarrow$ 00h túlsordulás hatására a TL0 regiszter tartalma automatikusan felülíródik a kezdőértékkel (TH0), melynek értéke ilyenkor mindvégig változatlan. A beállítható időzítési értékek a 8 bites számlálóból adódóan sajnos elég rövidek (16 bites számláló esetében ld. a korábbi Mode 1 táblázatoszlop számértékeit).


CLK = 50 MHz	Időzítés pontossága	Max. késleltetés (Mode 2)
SYSClk	20 nsec	5.120 μ sec
SYSClk/4	80 nsec	20.480 μ sec
SYSClk/8	160 nsec	40.960 μ sec
SYSClk/12	240 nsec	61.440 μ sec
SYSClk/48	960 nsec	245.760 μ sec

Ezt az üzemmódot használjuk a leggyakrabban periodikus rendszeridőzítés beállítására. Egy rendszer alapidő (pl. 1 msec, vagy 10 msec) szoftver számláló segítségével könnyedén továbbosztható nagyobb időzítések elérése érdekében. Ez a módszer nem tévesztendő össze az utasításokból összeállított késleltető ciklusok (ún. szoftver időzítés) módszerével! Ilyenkor az időzítésünk alapját hardver idő képezi, annak értékét a megkívánt legkisebb időkvantum, vagy időfelbontás értékére célszerű beállítani. Az így beállított időzítések nem foglalják a CPU idejét (ettől nem szoftver időzítés!), az

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 23. oldal
--	--	--

ekvidisztáns időközöket a számláló hardver úton történő újratöltése biztosítja. A megszakításkérések időpontjai „ingadozhatnak” ugyan a tényleges érvényre jutás függvényében, ez azonban nem befolyásolja a következő késleltetés idejét – és ezzel az átlagos periódusidőt – mindaddig, ameddig a tiltott állapot miatti késleltetett érvényre jutás nem éri el a következő megszakítás időpontját. Ha ez bekövetkezett, akkor elvesztettünk megszakításkérést, a rendszeridő „felborult”, ez csak hibásan tervezett és méretezett rendszerben fordulhat elő.

Korszerűbb időzítő/számláló modulok (EFM8BB3 PCA0)




Az EFM8BB3 PCA0 modul felépítése

A korszerű mikrokontrollerek időzítő/számláló egységei fentieknél általában többre is képesek. A tanult EFM8BB3 család mikrokontrollerei tartalmaznak egy olyan PCA0 (Programmable Counter Array) egységet, amely egy közös időzítő órajel (SYSCLK és néhány leosztott értéke, vagy Timer 0 mint programozott előosztó, vagy külső számláló bemenet/órajel) időzítésével 6 függetlenül programozható modul (Channel 0..5) segítségével sokkal „nehezebb” feladatok ellátásával is képes hardver úton támogatni szoftver rendszerünket. A teljesség igénye nélkül (részletesen ld. a hivatkozott mikrokontroller leírásában) az ilyen modulok legtipikusabb funkcióit emeljük csak ki.

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 24. oldal
--	--	--


d) capture funkció



EFM8BB3 PCA0 modul capture mód

A capture (magyarul: „elcsíp, elkap, elfog”) modulok feladata egy adott (indítási) időponthoz képest bekövetkezett hardver jelváltozás időpontjának pontos megmérése (időtartammérés). Szabadon futó számlálónk (PCA0H, PCA0L) pillanatnyi állapotát hardver sebességgel tárolhatjuk el egy átmeneti tárolóban (PCA0CPH, PCA0CPL), a tárolás ténye megszakítást vált ki, és a valamilyen késleltetéssel érvényre jutó megszakításkérés rutinjában a hardver pontossággal eltárolt időpontot olvashatjuk ki az átmeneti tárolóból. Az időmérés pontossága elvben az alkalmazott (PCA) órajel periódusideje (SYSCLK=50 MHz esetében ez akár 20 nsec is lehet), az abszolút pontosságot csak az időmérés indításának esetleges bizonytalansága kérdőjelezi meg valamilyen mértékben. A jelváltozás fel- vagy lefutó élének időpontja is mérhető.

e) időzítő nagysebességű kimenettel




EFM8BB3 PCA0 modul időzítő + nagysebességű kimenet

Szoftver időzítő módban a szabadon futó 16 bites számláló (PCA0H és PCA0L) értéke folyamatosan összehasonlításra kerül a PCA0CPH, PCA0CPL 16 bites regiszter értékével. Egyezés esetén megszakítás generálódik és a nagysebességű kimenet ellenkező logikai szintre vált.

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 25. oldal
--	--	--

f) frekvencia generátor mód



EFM8BB3 PCA0 modul frekvencia generátor mód

Ebben az üzemmódban


$$f_{SQR} = \frac{f_{PCA}}{2 \times PCA0CPH}$$

frekvenciájú négyszögjelet tudunk generálni az adott modulhoz rendelt kimeneten. A modul félpériódusidő-regisztere (PCA0CPH) minden egyezéskor hozzáadásra kerül a következő időpontot meghatározó PCA0CPL regiszterhez, amelyet a komparátor folyamatosan összehasonlít a PCA egység szabadon futó számlálójával (PCA0L). Egyezés esetén a kimenet ellenkezőjére vált, és a vizsgált regiszter értéke „megnő” a következő váltási időpontra (PCA0CPL + PCA0CPH). A folyamat minden 255-ös érték után túlszordul, mivel azonban ez a figyelt következő összehasonlítási értékre is igaz, a generált jel szempontjából a túlszordulás teljesen érdektelen.

g) impulzusszélesség-modulátor (PWM) funkció


A korszerű digitális irányítások legegyszerűbb – analóg kimenetet és erősítőfokozatot helyettesítő – vezérlési elve az impulzusszélesség moduláció. Az impulzusszélesség-modulátorral megtakarítható a bináris érték előbb analóg jellé alakítása, majd pl. egy motor vezérlése során a teljesítményfokozatban a hídágak vezérléséhez szükséges digitális jellé történő visszaalakítása. Az átalakítás elve a következő (részletesen ld. az Elektronika 2 tárgyban): legyen pl. egy vezérlőregiszterbe tölthető maximális érték 1000 (= 1 ezrelékes felbontás), az aktuálisan betöltött érték pedig 100 (10%), ekkor a kimenet az első 100 órajel alatt aktív lesz, a többi 900 alatt pedig inaktív. Az így kapott négyszögjel átlagértéke a maximális kimenőfeszültség 10%-a (feltételezve, hogy egy szűrő áramkör a kimenetet a PWM jel periódusidejénél lényegesen nagyobb időállandóval átlagolja. Az átlagolás történhet a végrehajtó vagy a beavatkozó szervben, de alapulhat más fizikai törvényszerűségeken is (pl. az emberi szem lassúságán vagy a hőtechnikai folyamatok lényegesen nagyobb időállandóin).

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 26. oldal
---	---	---



Impulzusszélesség-modulált jel


Egy ilyen vezérlőjellel a megkívánt forgásiránytól függően vezéreljük a motort meghajtó hídkapcsolás 1-4 (pozitív kapocsfeszültség) ill. 2-3 (negatív kapocsfeszültség) kapcsoló elemeit, a nagy sebességgel vezérelt ki- és bekapcsolások pillanatértékét a lényegesen lassabb, tehetetlenebb motor „átlagolja” és az átlagértékeknek megfelelő kapocsfeszültség szerinti fordulatszámmal forog.



Az impulzusszélesség-modulált jellel vezérelt hídkapcsolás elve

Fenti elv nem csak villamos hajtásokban használatos. A bármilyen időbeli átlagoló hatás megléte esetén jól használható módszert tipikusan használják fényerő szabályozásra (az átlagolást a szemünk végzi), galvanikusan leválasztott analóg kimenetek digitális kimenettel történő előállítására (a digitális „igen-nem” jel egyszerűen leválasztható akár egy optocsatolóval, az ezt követő szűrőkapcsolás átlagképzése állítja elő a leválasztott analóg jelet), de hasonló elv alapján kapcsolgatják a fűtőelemeket korszerű hőfokszabályozó berendezéseink is.

A módszer támogatása céljából valamennyi PCA0 csatorna képes a hozzá rendelt digitális kimeneten PWM jel előállítására ($N = 8, 9, 10, 11$ vagy 16 bites üzemmódban). A bitszám és a választott bemenő frekvencia (PCA Clock) együtt határozzák meg a PWM jel frekvenciáját/periódusidejét, a bitszámból ezen kívül kiadódik a PWM jel felbontása. A kimeneti impulzus kezdődhet a számláló túlszordulásánál (ún. edge-aligned PWM), vagy elhelyezkedhet szimmetrikusan ehhez a ponthoz képest (ún. center-aligned PWM).




Élre illeszkedő PWM generátor (edge-aligned PWM)

A szabadon futó PCA0 számláló (az induló példában 1000-ként szereplő időalap esetünkben a PCA órajel periódusidejének 256, 512, 1024, 2048 vagy 65536 szorosa) folyamatosan összehasonlításra kerül a PCA0CP regiszterrel: $PCA0 \geq PCA0CP$ esetén a kimenet a paraméterezésnek megfelelően 0-ba vagy 1-be állítódik, a számláló túlsordulásakor (az időalap leteltekor) pedig automatikusan ellenkezőjére vált (élre illeszkedő impulzus esetén). Ily módon a generált négyszögjel kitöltési tényezője a választott polaritástól függően a

$$k = \frac{PCA0CP}{2^N} \text{ vagy } k = \frac{2^N - PCA0CP}{2^N}$$

összefüggés alapján számítható.



Szimmetrikusan illeszkedő PWM generátor (center-aligned PWM)

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 28. oldal
---	---	---

Szimmetrikusan elhelyezkedő PWM impulzus esetén kicsit bonyolultabb a helyzet: a beállított $N = 8, 9, 10, 11$ vagy 16 bitszám alapján $(N+1)$ biten történik a számlálás, a nullátmenet előtt és után is a beállított értéknek megfelelő ideig generál ponált vagy negált impulzust a kimenetén a generátor (az impulzus $2 \cdot PCA0CP + 1$ órajel széles lesz és szimmetrikusan helyezkedik el a számláló túlszordulását követő 0 érték közepén elhelyezkedő órajel lefutó élhez). Ennek megfelelően a négyszögjel kitöltési tényezője ilyenkor a választott polaritástól függően a

$$k = \frac{PCA0CP+1/2}{2^N} \text{ vagy } k = \frac{2^N - (PCA0CP+1/2)}{2^N}$$

képletekből adódik.

3.4.2 A watch-dog timer

Korszerű mikrokontrollerek elengedhetetlen biztonsági eszköze az ún. watch-dog timer. Ez az időzítő kapcsolás legegyszerűbben egy **újraindítható monostabil multivibrátor** egységgel szemléltethető, amelyet újra és újra aktiválnunk kell egy meghatározott utasítással ill. periféria írási művelettel. Ezt a műveletet a watch-dog „felhúzásának” (újraindításának) nevezzük. Elmulasztása esetén időzítőnk „lejár”, ez pedig igen súlyos következménnyel, tipikusan a mikrokontroller teljes újraindításával (reset) jár együtt.

A dolog célja annak megakadályozása, hogy teljes rendszerünk egy hardver- vagy szoftvertervezési hiba folytán végtelen váróciklusba (ún. dead-lock) kerüljön. Ennek érdekében az alapvetően ciklikus működésű szoftver rendszerünk meghatározott pontjaira „életjel adó” watch-dog újraindításokat helyezünk el, mutatva, hogy rendszerünk az általunk előre tervezett helyes irányvonal szerint működik. Egy előre nem tervezett váróhurokba, „rendszereltévedésbe” való kerülés esetén a jelzések kimaradnak, és a beállított idő letelte után a watch-dog kontrollerünket újra fogja indítani (tipikusan egyértelmű státuszflag-jelzés mellett, azaz szoftver rendszerünk tudatában lehet annak, hogy nem bekapcsolás utáni reset, hanem watch-dog reset miatt lett újraindítva).

A watch-dog lefutási idejének beállítása programozható és rendszerfüggő. Olyan értéket kell találjunk, ami még nem hátráltatja a rendszer programrendszerének működését (ne legyen minden tizedik utasításunk a WD felhúzása, így nem lehet rendszert és ciklusokat tervezni), de nem szabad, hogy hosszabb legyen, mint az a fizikai időkorlát, mikor nem működő rendszerünk már veszélyt jelenthet a környezete számára. Egy bekapcsolva felejtett fűtőtest pl. egy másodperc alatt valószínűleg nem képes túl nagy kárt tenni környezetében, de ha egy nukleáris szabályozórendszerben csak egy másodperc késéssel jövünk rá, hogy beindult a láncreakció, az könnyen belátható módon nem lenne szerencsés. Fentiek miatt a WD időzítők tipikusan a mikroszekundum és a néhány másodperc közötti időkre állíthatók be, időnként a felső határ (egy 32 bites számlálóval) akár több száz másodperc is lehet.

A programozók sajnos többnyire nem szeretik ezt az egységet. Kellemetlen feladat mindazt végiggondolni, hogy egy józan ésszel pl. 10 msec-ra beállított WD időzítő

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 29. oldal
---	---	---

programunk mely részén (pl. egy hosszabb lebegőpontos művelet sor, egy memóriaterület másolás, stb.) „járhat le” és okozhat olyan galibát, amit valójában programozási hiba és nem a rendszer helytelen működése okoz. Szeretik a programozók a WD időzítőt ilyen-olyan indokokkal kiiktatni, kikapcsolni – **ne tegyék ezt, a legfontosabb felügyeleti eszközt kapcsolják ki a rendszerben!**

Milyen alapelvek mondhatók el a WD helyes működtetéséhez?

- Gondoljuk végig, hogy a rendszer működése szempontjából mi egy még „elviselhető” kiesési idő (a legrosszabb vezérlési kombinációban is), és ennél rövidebb időre állítsuk a WD időzítőt!
- Soha ne tegyük időzítő megszakításba a WD felhúzását, így ugyanis az képtelen védeni a háttérhurok váratlan befagyása ellen!
- A WD felhúzás helye a rendszer háttérciklusában van. Végig kell gondolnunk ennek a huroknak a worst case időzítését, és megfelelő helyekre be kell tennünk a WD felhúzását.
- Biztos, hogy valamennyi háttér váróhurok belsejében kell szerepeljen WD aktiválás
- Túl hosszú művelet sor, függvény, ciklus, stb. esetén „fel kell törnünk” azt részekre és a részek közé be kell iktatnunk a WD kezelését.
- Fejlesztés alatt a WD kezelés nagyon utunkban lesz (töréspontokon való leállás újraindulást jelent, stb.) ezért tegyük feltételesen kikapcsolhatóvá a WD timert és csak a fejlesztés idejére kapcsoljuk ki (pl. egyetlen definíció segítségével)!
- Gondoljuk végig, hogy mi mindent kell „máshogyan csinálnunk”, ha programrendszerünk a WD miatt indult újra és nem power-on reset miatt! (Lehet, hogy a vezérelt motorunk teljes fordulatszámmal pörög!)

A WD kezelést a gyártók igyekeznek biztonságossá tenni, hogy egy eltévedt program ne tudja véletlenül sem becsapni felügyeleti rendszerünket. Ehhez általában a következő módszereket használják:

- Sok mikrokontrollerben az aktivált watch-dog időzítőt nem lehet többet kikapcsolni, néha az időzítést sem lehet utólag változtatni.
- Amennyiben az időzítés változtatható, válasszunk az inicializálás alatt (a hosszabb másolási és kapcsolat-felvételi műveletek idejére) hosszabb időzítést, az üzemszerű működtetés során azonban vegyük vissza ezt az időt a biztonságosabb tartományba!
- A WD „felhúzás” általában több utasításból álló szekvencia, bonyolultabb adatkombinációk írásával összekapcsolva (ami véletlenszerűen „nehezen jön össze”)
- A WD felhúzás művelet sorának elvégzése sokszor időhöz van kötve, tehát pl. 2 bonyolultabb írási műveletet max. 4 CPU órajel-ciklus alatt kell elvégeznünk, különben a művelet érvénytelen. Ezzel megint az eltévedt programok véletlen módon összeálló művelet-szekvenciáinak a kiszűrése a cél. Vigyáznunk kell, hogy az optimalizáló C fordító ne szóljon bele az elképzeléseinkbe, és ne rendezze át az elképzelt művelet sorokat (ld. fordítási és optimalizálási opciók lokális vezérlése).


BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 30. oldal
---	---	---

3.4.3 Az alapvető számláló (counter) üzemmódok

Az időzítő üzemmódok mindegyike használható külső jelváltások számlálására is, ennek részletezésére a dolog magától értetődő jellege miatt ki sem térünk. Egy olyan lényeges számlálási funkciót említenénk csak meg, amely a nagyobb mikrokontrollerek és a DSP-k funkciói között található csak meg: a pontos pozíció- és fordulatszám érzékelés legfontosabb szenzorainak, az inkrementális szöghelyzet adók fogadására alkalmas ún. kvadratúra enkóder impulzus (QEP) számlálókat.


Az inkrementális adók nevüket onnan kapták, hogy szemben az abszolút pozíció információt szolgáltató érzékelőkkel (pl. kódadók vagy potenciométerek) ezek az érzékelők csak egy-egy "továbléptető impulzust" szolgáltatnak egy, az érzékelőket követő integrátor (digitális integrátor = számláló) számára. Ezek az impulzusok végzik a számláló inkrementálását/dekrementálását.

Az inkrementális adó 2, egymáshoz képest fázisban eltoltsorozatot szolgáltat (A és B). Az információ hordozója a jelek frekvenciája és a 2 jel egymáshoz mért fázisszöge, ami csak $\pm 90^\circ$ -os érték lehet (ill. csak ez az információ kerül kiértékelésre). A frekvencia az adó tengelyének szögsebességével arányos, míg a fázisszög a tengely forgásirányára vonatkozó információt hordozza.



Inkrementális jeladó jelei


Az egyszerűség kedvéért tételezzük fel, hogy a jelsorozat négyszögjel (belső jelformálás révén), ekkor a jelek által hordozott információ a következő:




Inkrementális jeladó jeleinek értelmezése

Természetesen egy impulzus ideje alatt sem állandó a szögsebesség, így módon B fáziseltoltságában a 90° -ot nincs mihez mérni, tehát csak az az információ áll rendelkezésünkre, hogy B váltása A milyen szintje mellett következett be. A sebességinformációt hordozó impulzussorozat irányhelyes integrálásával (számlálásával) nyerhetjük a pozíció-információt.

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 31. oldal
---	---	---



Inkrementális adók vázlatos belső felépítése



Rácsszerkezet az inkrementális adók üvegtárcsáin

Fizikailag az inkrementális adó egy zárt házba épített néhány cm átmérőjű "lyuktárcsából" és a hozzá kapcsolódó elektronikából áll. A lyuktárcsa valójában egy üvegtárcsa, amire vákuumgőzöléssel krómot hordanak fel és így egy egyenletes rácsszerkezetet alakítanak ki, amely optikailag váltokozva átlátszó, ill. átláthatatlan. Erre a megoldásra azért van szükség, mivel a megkívánt "lyukszám" (több ezer / kerület) egyenletes mechanikai kifűrése technológiailag nehezebb feladat lenne.


Az optikai megoldáson kívül használatos még egy másik, olcsóbb megoldás, amelynél a fém forgótárcsa kerülete vagy fogazott, vagy a kerületét sűrűn váltokozó mágneses polaritással látják el, és magnetorezisztív (elektromos tulajdonságait a mágneses tér hatására változtató) érzékelővel veszik le az előzőekhez hasonló információt.

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 32. oldal
--	--	--



Mágneses elven működő inkrementális adó

A jelekben található információtartalom több annál, semhogy a számlálót csak impulzus-periódusonként növelnénk vagy csökkentenénk 1-gyel. A fogadó/kiértékelő áramkörök többsége megkülönböztet ún. 1-, 2- vagy 4-szeres kiértékelést a következők szerint:




Inkrementális jeladó jeleinek 1-, 2- és 4-szeres kiértékelése

Az 1-szeres kiértékelés esetén egy impulzus („lyuk”) egyetlen éle kerül kiértékelésre, a teljes körülfordulást a lyukak számával egyező részre tudjuk felbontani. A beérkező jelekből bizonyos feltételekkel azonban ennél több információ is kinyerhető: amennyiben biztosítjuk, hogy az impulzusok 50%-os kitöltésűek (a lyukak ugyanolyan szélesek, mint amekkora a közöttük lévő távolság – beleértve ebbe a feldolgozó elektronika impulzustorzító tulajdonságait is), akkor egyetlen impulzus fel- és lefutó élét is feldolgozva már 2-szeres kiértékelésről beszélünk, felbontásunk a lyukszám duplájára nőtt. Ha emellett biztosítani tudjuk a másik (eltolt) impulzussorozat pontosan 90°-os eltolását, akkor abból nem csak a forgásirány információját nyerhetjük ki, hanem még egyszer duplázzhatjuk a felbontásunkat – ilyenkor beszélünk 4-szeres kiértékelésről. Fontos tehát megkülönböztetnünk az impulzusok számát (ami a fizikai kialakítás jellemzője, megegyezik a „lyukak” számával) az inkrementek számától, ami az előzőnek többszöröse is lehet a kiértékelés függvényében.

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 33. oldal
--	--	--

Az inkrementális adók legnagyobb előnye a nagy felbontásból adódó pontosságuk, hátrányuk viszont az abszolút pozíció információ hiánya. A léptető inkrementek csak relatív pozíció információt hordoznak, az integrálást megvalósító számláló kezdőértékének meghatározásáról induláskor gondoskodnunk kell (továbbá azt is könnyű belátni, hogy a menet közbeni esetleges impulzusvesztés is mindenképpen kerülendő, hiszen a következő impulzus nem tudja „korrigálni” egy elvesztett előző hiányát). Fentiek miatt az inkrementális adókon alapuló pozícióérzékelés egyik jellegzetes feladata a kalibrálás, a számláló kezdőértékének meghatározása. Ehhez a környezetünkben mindenképpen egy abszolút pozíció információ beérkezésére lesz szükségünk, melynek pontossága ugyanakkora kell legyen, mint a felbontásunk pontossága, az integrális információgyűjtés végső pontossága nem lesz jobb a kiindulási adatok pontosságánál. Hogyan teljesíthető ez a feltétel ?

Az inkrementális adók szolgáltatnak egy további jelet, az ún. nullimpulzust (ez a jelimpulzusok periódusidejének 1/4-ig (90°) aktív). Ez felhasználható pl. a fordulatok számlálására is, de igazi jelentősége az abszolút pozíció kezdőértékének beállításánál van. A nullimpulzus mellett szükségünk lesz még egy információs jelre a mechanika egy (vagy több) pontjáról (ez vagy egy, a rendszerrel együtt forgó pontatlanabb potenciométer, vagy egy mechanikus kapcsoló lehet a mozgási pálya egy pontján), de ennek pontossága (mechanikus beállítása és reprodukálhatósága) elegendő, ha egy teljes körülfordulás mértékéig pontos, ezen belül már az inkrementális adó nullimpulzusa biztosítja az adó pontosságával történő pozíció-definiálást. (Az információs jel megkívánt pontosságára ily módon akár a teljes pontosság tízezred része is elegendő lehet.)



Inkrementális adó fogadó egységének blokkvázlata


Az elmondottak alapján már érthető, hogy az inkrementális adók fogadására egy olyan speciális fogadóegységet kell kialakítanunk, melynek feladatai:

- az impulzussorozatok fogadása, ebből – a beállított kiértékelési mód szerint – a számláló órajelének és irányvezérlésének előállítása (ún. iránydiszkriminátor)
- az inkrementeket ($\neq$ impulzusok) számláló előre-hátra számláló számlálóegység. Ennek hossza (bitszáma) szabja meg a teljes mozgástartományt, az ábrázolható pozíció értékeket (ez a méret szoftver úton is bővíthető – ennek részleteire itt nem térünk ki).

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 34. oldal
--	--	--


- a számlálóegység írására (kalibráláskor az nullimpulzus hatására hardver úton történő beállítására) és olvasására szolgáló update logika az író és olvasó regiszterek segítségével biztosítja a pozícióadatok konzisztens kezelését abban az esetben is, ha a pozíció bitszám-mérete eltér a kezelő mikrokontroller adatbusz méretétől.
- a nullimpulzus logika a körülfordulásonként érkező nullimpulzus és az azokat megkülönböztető – pontatlanabb – külső információs jel (REFSW) összehangolt kezelését biztosítja.

A kvadrátúra enkóder modulok jellegzetes alapkapsolása tehát az ún. iránydiszkriminátor egység, melynek feladata a beérkező A és B jelekből az irányvezérlő jel (DIR) és a léptető impulzusok (CLK) előállítás az aktuális kiértékelési mód (x1, x2, x4) szerint. Ennek állapotdiagramját mutatja az alábbi ábra.



Az iránydiszkriminátor állapotdiagramja

Amint azt a bevezetőben említettük, sok mikrokontroller (elsősorban a pozíciószabályozásokban nagy előszeretettel alkalmazott jelfeldolgozó processzorok) a fenti kapcsolásokat készen tartalmazza – akár több példányban is. Működési elvük alapján ezek a modulok többnyire az időzítő/számláló egységek részei, a tulajdonságok összefoglalásánál azonban mindig kiemelésre kerül, hogy az egység tud-e kvadrátúra enkóder modulként (QEP = Quadrature Encoder Pulse) működni.



QEP modul iránydiszkriminátor kapcsolása (TMS320F2808)

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 35. oldal
---	---	---

A pozíció információt igénylő alkalmazások (pl. szabályozások) többnyire igénylik az objektum sebességének ismeretét is. Ezt a sebességet könnyen meghatározhatjuk a rendelkezésre álló információk alapján: számításához emlékezzünk vissza a fizikában tanult következő alapösszefüggésre:

$$v = \frac{ds}{dt} \cong \frac{\Delta s}{\Delta t} = \Delta N \cdot \frac{q}{T_v}$$

Első ötletünk az összefüggés alapján: csupán képeznünk kell a pozícióértékek előjeles különbségét (Δs), azt elosztjuk a két mérési időpont különbségével ($\Delta t = T_v$) és így máris megkaptuk a kívánt sebességet. Amennyiben a pozícióértékek különbségét ekvidisztáns időpontokban képezzük, még az osztási művelet is elhagyható, hiszen a Δs mennyiség arányos a sebességgel, az arányossági tényező megfelelő normálás révén vagy 1-nek tekinthető, vagy a számítási képletek más konstansai beépíthető.

A kérdés csupán az, mekkora legyen az említett időköz ? A képlet azt sugallná, hogy minél kisebb, hiszen Δt növelése a pillanatnyi sebességet egyre inkább valami átlagsebességgé torzítja. Ne feledjük azonban el két lényeges szempontot:

1. A digitális irányításokban Δt nem csökkenthető tetszőlegesen. Ennek egyszerűen az szab korlátot, hogy a sűrű megszakításkérések túlterhelik a mikroprocesszort, ill. a további megszakításkérések szükségszerű megléte miatt az időzítő megszakításkérésének átmeneti tiltottsága az időnk ekvidisztáns voltát egyre jobban megkérdőjelezi.
2. Pozícióinformációink szintén nem folytonos, hanem kvantált mennyiség (egész szám), melynek pontossága ± 1 . Amennyiben tehát a választott időintervallum alatt a számlálóállás ΔN értékkel változott meg, sebességünk pontossága (felbontása) nem jobb, mint $1 / \Delta N$ (pl. max. 100 számlálóimpulzus / Δt esetén pontosságunk nem jobb, mint 1%).

Különösen az utóbb említett szempont szomorú következménye az, hogy amennyiben az időintervallumot úgy választjuk meg, hogy pl. a maximális sebesség esetén 1% pontossággal tudjuk számítani a sebességet (ez már egy elég nagy Δt -nek felel meg, hiszen két sebességszámítási pont között a számlálóértékeknek legalább 100-zal el kell térniük !), számított sebességünk 10%-os névleges értéknél már csak 10% pontosságú lesz, a megállás közelében pedig a végtelenségig nő számításunk pontatlansága !


Mi ennek az oka ? Ne tévesszük szem elől azt a mérés technikában tanult alapszabályt, hogy a különbségképzéssel számított mennyiségek végtelen nagy hibát hordozhatnak, amennyiben a két kiindulási mennyiség nagysága, melyek különbségét képeztük, megközelítőleg azonos !

A gyakorlatban a vázolt problémát úgy szokták áthidalni, hogy a kisebb sebességek tartományában a sebességet már nem az ismertett különbségképzéssel számítják, hanem (többnyire hardver támogatással) a beérkező impulzusok élei közötti időket mérik. Az így kapott érték a sebességgel fordítottan arányos:

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 36. oldal
--	--	--

$$v = \frac{ds}{dt} \cong \frac{\Delta s}{\Delta t} = \frac{2 \cdot q}{N} \cdot \frac{1}{T_s} = 2 \cdot f_s \cdot \frac{q}{N}$$

ahol v [m/s] a keresett sebesség, q [m] a pozíciómérés felbontása négyszeres kiértékelés esetén, $f_s = 1/T_s$ [1/s] az alkalmazott segédfrekvencia, N a sebességszámláló pillanatnyi állása.



A sebesség segédfrekvenciával történő mérésének elve

A módszer alkalmazásakor a következő megoldandó feladatokkal kell számolnunk:

- a sebesség függvényében „mérési módot kell váltanunk” (nagyobb sebességek esetében ez a mérési módszer válik pontatlanná, hiszen itt N hordoz magában különbségi információt),
- hardver támogatás szükséges a segédfrekvenciával történő számláláshoz és a számlálóértékek automatikus tárolásához, különben minden impulzus-élnél megszakítással kell számolnunk, ami a processzort túlterhelné és a mérést pontatlanná tenné (N -et minden impulzus élnél „ki kell olvasni”),
- garantálnunk kell, hogy a számlálóérték a tengely álló helyzetében vagy kis sebességeknél nem csordulhat túl (a számláló a maximális értéken megáll, és nem fordul át).

A felsorolt problémák ellenére igen gyakran alkalmazzák a felsorolt mérési/számítási módszer kombinációját, mivel igen jól kiegészítik egymást: nagy sebességnél a különbségképzéses módszer biztosít nagyobb pontosságot, kisebb sebességeknél pedig az időmérési eljárás pontossága lesz megfelelő.




- a be- és kimenet közötti választás lehetőségét (irányválasztás),
- a digitális bemenet felhúzó ellenállással való segítésének lehetőségét (pullup),
- a kimeneti meghajtó típusának megválasztását (típusválasztás),

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 38. oldal
--	--	--

- a kétirányú adatforgalomra való használhatóság kérdését (adatvezetékek irányvezérlése)
- nagyobb sebességű mikrokontrollerek esetén az egység sebességének megválasztását (jelváltozások max. sebessége),
- a 3.3V-os kontrollerek elterjedése óta a bemenetek feszültségtartománya (5V tolerancia – ezzel a kérdéssel a következő fejezetben még részletesebben foglalkozunk).

a) Atmel Atmega128



Egy digitális portbit kialakítása (ATmega128)

- A mikrokontroller 8 bites portjai bitenként konfigurálhatók a DD (Data Direction) regiszter segítségével be és kimenetnek.
- Kimeneti módban (DD_n = 1) mindkét logikai szintet aktívan meghajtja (push-pull kimenet), ilyen módon tehát OC (OD) kimenetként nem használható. A kapcsolás mégis lehetővé teszi a kimenetnek csak egyik oldalról történő aktív meghajtását, ehhez azonban a PORT (adat) regiszterbe az aktívan meghajtani kívánt logikai szintet kell írunk (0 vagy 1), míg a kimenet invertált értékét a DD regiszterben kell beállítanunk. A megoldás kezelése kicsit nehézkes, mivel az adott bit „elválik” a többi kimentől, hiszen a push-pull kimeneti bitek állapotát a PORT, míg az így módon kialakított OC bitek állapotát a DD regiszteren keresztül kell kezelnünk. Még a felhúzó ellenállást is aktiválhatjuk logikai 1 állapot esetén, ehhez azonban mindkét regiszter szinkron vezérlése szükséges (logikai 0 állapot: PORT=0, DD=1, logikai 1


BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 39. oldal
--	--	--

állapot: PORT=1, DD=0). A PORT regiszterbe írt adat akár bemeneti, akár kimeneti üzemmódban is visszaolvasható, de bemeneti módban nem a bemenet állapotát, hanem a kimeneti tároló állapotát adja vissza.

- Bemenetként konfigurálva a bitet a PIN regisztert kell olvasnunk a bemenet állapotának lekérdezéséhez.
- A portokra központilag vezérelhető (engedélyezhető/tiltható) egy-egy felhúzó ellenállás megléte (20..50 kΩ). Ez kimeneti módban tiltódik, bemeneti módban pedig akkor aktív, ha azt a központi PUD bit engedélyezi, és a portbithez tartozó kimenet „1” állapotban van. Ily módon a felhúzó ellenállások portbitenként külön-külön vezérelhetők (ld. a kimenetek OC meghatóként történő előállítását).

b) Silabs EFM8BB3

Egyszerűbb felépítéssel több lehetőséget kínálnak a korábban megismert Silabs 8051-es család kontrollerei.




Egy digitális portbit kialakítása (EFM8BB3)

- A portbitek kimenetként a Px regiszteren keresztül vezérelhetők (Px.x). A kimenetek lehetnek mindkét irányban aktívan meghajtottak, amennyiben a Port Output Mode regiszterének megfelelő bitjét „1”-be állítjuk (PxMDOUT.x=1). Ezt a bitet „0”-ba állítva viszont letiltódik a felső meghajtó tranzisztor vezérlése, és így módon open drain (OD) kimenetet kapunk.
- Konfigurálásnál a portbiteknek nincsenek elkülönített irányvezérlő bitjeik. Bemenetet úgy tudunk csinálni belőlük, hogy a PxMDOUT regiszterben a kimenetet OD módba, valamint a kimenetet értékét logikai „1”-be állítva „inaktíváljuk” a kimenet mindkét meghajtó tranzisztorát. Ekkor a blokkvázlaton látható alsó kapun keresztül a portláb állapota bemenetként beolvasható.

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 40. oldal
--	--	--

- Itt is létezik a központilag engedélyezhető felhúzó ellenállás (100 k Ω). Külön-külön tiltani nem lehet (és nem kell), mivel a kimeneti port logikai „0” állapota automatikusan tiltja.

c) Az ARM Cortex-M4 mikrokontrollerek megoldása




A portbitek kialakítása az STM32F446xx mikrokontrollerekben

Hasonló a kialakítása a portbiteknek a nagyobb teljesítményű (pl. ARM Cortex-M4) mikrokontrollerekben is. A beállítható kombinációk itt még bővülnek az egység sebességtartományának állíthatóságával (1-150 MHz), ami értelemszerűen a maximális jelváltozási sebességeket is megszabja. A vezérlőregiszterek száma tovább bővül (a nagyobb címtartományból adódóan ez semmilyen problémát sem okoz), lábanként kapcsolható a portbit iránya, típusa, fel- és lehúzó ellenállással való ellátása. Fontos a nagyszámú (a kontroller lábszámától függően akár 100 feletti) be- és kimenet bitenkénti vezérelhetősége, ugyanis a 32 bites szóhosszúság miatt az egyes portok csak szavankénti kezelhetősége nagyon lelassítaná a portbitek kezelését.


d) Egy érdekes megoldás: az „ős” 8051-es

Még egyszerűbb kapcsolást találunk az eredeti Intel 8051-es mikrokontrollerben és sok utódjában (Phillips, Infineon, Atmel). Az érdekes kapcsolat megértéséhez haladjunk lépésről lépésre a következő ábra alapján.



Egy digitális portbit kialakítása (i8051)


- A kapcsolás se irányvezérlő, se felhúzó ellenállás vezérlő biteket nem tartalmaz, mindent automatikusan tesz. Aktív kimeneti tranzisztora az N csatornás **n1** FET, a felette található 3 db P csatornás FET nagy csatorna ellenállású vezérelhető ellenállások (**p1**= 500Ω, **p2**=10kΩ , **p3**=100kΩ).
- Digitális kimenet: A /Q kimenet „1”-be állítása (kimenet = 0) aktiválja az **n1** tranzisztort és kikapcsolja valamennyi felhúzó ellenállást.




8051 port kimenetként „0” logikai szinten

/Q = „0” (kimenet=1) aktiválja a **p3** felhúzó ellenállást (100kΩ) és kikapcsolja az **n1** tranzisztort. Az érdekes inverter – késleltetés – VAGY kapcsolat egy 1 órajel szélességű impulzus generátort képez negatív jelátmenetnél – hatására /Q = 1 → 0 jelátmenetnél egy „rásegítő 0 impulzus” keletkezik a **p1** tranzisztor vezérlő lábán, ami egy órajel-perióduson keresztül kisimpedanciás generátorként (500Ω) segíti a jelváltást a kimeneten (0 → 1), majd ezt követően megszünteti a rásegítést. Ezen túlmenően a kimeneten kialakuló „1” szint az első inverteren visszajutva bekapcsolja **p2**-t (10kΩ) is. A megoldás egy push-pull kimenethez hasonló felgyorsított OD kimenet kb. 9kΩ-os felhúzó ellenállással.


BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 42. oldal
--	--	--



8051 port időzítése „0” → „1” átmenetnél




a jelváltás gyorsítása ($t=1T$)




állandósult állapotban

8051 port kimenetként „1” logikai szinten

- Digitális bemenet: Logikai „1” szintre állítva a kimenetet az előbbiek alapján kb. 9kΩ-os felhúzó ellenállás húzza a bemenetet „1” szintre. Amennyiben ennek ellenében a bemenetet „0” szintre húzzuk, **p2** inaktíválódik és bemenetünk már csak a 100kΩ-os felhúzó ellenállás áramával terheli a bejövő jelet. Amennyiben a bejövő jel ismét elindul az „1” szint felé, **p2** (10kΩ) ismét aktiválódik, mintegy segítve ezzel a jelváltást a kívülről jövő jelnek.



Logikai „1” jelszint esetén



Logikai „0” jelszint esetén


8051 port bemenetként

Az ötletes megoldás ötvözi a push-pull és az O/D kimenetek előnyeit és segít elkerülni a környezeti zajok miatt bekövetkező véletlenszerű jelváltásokat a bemeneten. A

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 43. oldal
---	---	---

megoldásnak azonban nem csak előnyei, hanem hátrányai is vannak, melyeket nem szabad szem elől tévesztenünk:

- a kimeneti „1” szintet megvalósító pullup ($p2 \parallel p3 \approx 9k\Omega$) azért nem képvisel annyira alacsony impedanciát, mit egy aktív meghajtó. A jelszint terhelhetősége „1” szinten lényegesen kisebb, mint „0” kimenő jelszint esetén.




8051 port helyettesítő képe logikai „1” szint mellett

- Az előző pontból következik, hogy bemenet esetén is az „1” szintet ez a kb. $9k\Omega$ -os felhúzó ellenállás biztosítja, így a bemenet nem tekinthető nagyimpedanciásnak ebben az állapotban. Szokásos tervezői módszer, hogy az üzemszerűen kimenetként használt portlábat – ami a processzor reset állapotában még bemenetnek van konfigurálva – egy pullup/pulldown ellenállással szoktuk határozott állapotba hozni a kimeneti meghajtó áramkör aktiválásáig (a rá kapcsolódó áramkör „definiálatlan” állapotának elkerülésére). A 8051-es port kimeneteknél nem tudunk pulldown ellenállást alkalmazni, mivel az $p2 \parallel p3$ ellenállásokkal egy feszültségosztót képezne, a kapcsolódó áramkört úgy kell kialakítanunk, hogy annak alapállapota logikai „1” szint legyen.

Időben váltakozó kétirányú adatátvitelre („kétirányú buszként”) csak azok a digitális portok használhatók, melyek irányvezérlése nem szoftver irányvezérléssel történik. Programutasításokkal nem tudunk elég gyorsan reagálni a külső eszköz irányváltására, és eszközeink kimenetei „összehajthatnak”. Tervezéskor irányvezérlés nélküli OC/OD kimenetekkel kerülhetjük el a kimenetek összehajtását, a vonal állapotának bármely időpillanatban beolvashatónak is kell lennie. Ezt a módszert követi az 51-es portok kialakítása, amely a váltásokat segítő, jelszinttel vezérelt pullup ellenállásokkal gyorsítja az OD kimenetek áramköri kialakításból adódó lassúságát (a kétirányú meghajtással szemben itt lényegesen magasabb a generátor-impedancia, amely sajnos RC-szűrőt képez a külső – mindenképpen meglévő – áramköri és szórt kapacitásokkal). Elsőként bemutatott Atmega128 mikrokontrollerünk ilyen kapcsolások kialakítására közvetlenül (segédkapcsolás nélkül) nem alkalmazható.

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 44. oldal
--	--	--

3.6 Analóg be- és kimenetek



10/12 bites A/D átalakító az EFM8BB3 mikrokontrollerben


A mikrokontrollerekbe többnyire a legáltalánosabb, tetszőleges célokra felhasználható szukcesszív approximációs A/D konvertereket építenek be. Ennek megfelelően sebességük a 100 kps (SPS: Sample pro Second) – 1 Msps tartományban várható, felbontásuk általában 8-10-12 bit. Pontossági paramétereik legtöbbször nem érik el az önálló, nagy pontosságú A/D átalakítók pontossági értékeit, de általában nem is precíziós célokra használják őket. Többnyire egy analóg multiplexeren keresztül kapcsolódnak a mikrokontroller lábaihoz, igényesebb alkalmazásokban programozható belső erősítő (PGA) is a rendelkezésünkre áll a kívülről érkező jelnek az átalakító jeltartományához való illesztésére.

Megoldandó problémák a használatuk során:

- Az analóg-digitális átalakítók működéséhez nagy pontosságú, ún. referenciafeszültségre lesz szükségünk. Ezt az átalakítók vagy külső forrásból veszik (VREF bemenet), vagy saját referencia – esetleg a tápfeszültség – segítségével állítják elő. Egy (tipikus) 10 bites, 2.5V jeltartományú A/D átalakító elvben is csak akkor lehet 1 LSB pontosságú, ha referenciafeszültségének (abszolút) toleranciája nem haladja meg a $2.5 \text{ V} / 1024 = 2.44 \text{ mV}$ -ot. Ezt a pontosságot általában sem az integrált referencia forrás (hőmérséklet!), sem a tápfeszültségből levezetett referenciafeszültség nem tudja teljesíteni.

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 45. oldal
--	--	--

- Az A/D átalakítók egy része tartalmaz mintavevő-tartó (S/H) egységet, másik részük nem. Az egység hiánya esetén feltétlenül ügyelnünk kell arra, hogy a mintavétel ideje alatt számottevő jelváltozás ne következzen be.
- A multiplexer egységek gyors váltást tesznek lehetővé az egyes csatornák között, itt azonban ügyelnünk kell a bejövő jel váltás utáni stabilizálódására.



Analóg bemenet helyettesítő kapcsolása

A külső ellenállás (R_s), a mindenképpen jelenlévő parazita kapacitások (C_p), a multiplexer kapcsoló csatorna ellenállása és a belső tároló kapacitás együttesen szabják meg a kívülről jövő jel beállási idejét. Az ismert exponenciális beállásnak megfelelően:

$$\frac{U - u(\tau)}{U} = \frac{U - U(1 - e^{-\tau/T})}{U} = \frac{SA}{2^n}$$

ahol U a mérni kívánt bemeneti feszültség, $\tau = RC$ a kör időállandója, SA (sample accuracy) a megkívánt beállási pontosság (felbontásban, azaz „LSB-ben” kifejezve), míg n az alkalmazott átalakító bitszáma. A fenti egyenletet átrendezve

$$t = \ln\left(\frac{2^n}{SA}\right) \cdot R_{tot} \cdot C_{sample}$$

Ebben az összefüggésben $R_s = 5 \text{ k}\Omega$ esetén ($SA = 0.5 \text{ LSB}$ pontosság választásával) a minimális beállási idő


$$t \approx \ln\left(\frac{2^{10}}{0.5}\right) \cdot 6 \cdot 10^3 \cdot 12 \cdot 10^{-12} \approx 550 \text{ ns}$$

Nagyobb sebességű alkalmazásoknál fenti összefüggést okvetlenül vegyük figyelembe!

- Némely mikrokontrollerekben az A/D átalakító bemeneti ellenállása nem tekinthető végtelennek (a tipikus $> 1 \text{ M}\Omega$, de ritkán $10\text{-}20 \text{ k}\Omega$ bemenő ellenállás is előfordul.) Ezekben az esetekben ügyelnünk kell a fogadó áramkör kialakítására, hogy ennél az értéknél a generátorkör kimenő ellenállása min. 3 nagyságrenddel legyen alacsonyabb (= néhány Ohm)!

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 46. oldal
--	--	--

A digitál-analog átalakítók is egyre inkább megjelennek a mikrokontrollerekben, dacára annak, hogy a 10-12 bites felbontáshoz szükséges precíziós ellenálláslétra előállítása technológiailag nem egyszerű feladat. Referenciafeszültség-érzékenységük hasonló az analóg-digitál átalakítókéhoz, ennek előállítása történhet szintén belső vagy külső forrásból. Kritikus a pontosság szempontjából a kimenetükön található meghajtó erősítő, amely az alacsony generátorimpedancia biztosítása miatt elengedhetetlen.



10/12 bites D/A átalakítók az EFM8BB3 mikrokontrollerben

3.7 Soros kommunikációs egységek

Különböző funkcionális egységek összekapcsolására soros vagy párhuzamos adatkapcsolatot alakítunk ki. A soros kapcsolat kevesebb összekötő vezeték igényel, viszont az adatbitek soros átvitele miatt általában lassabb kapcsolatot tesz lehetővé, mint a párhuzamos illesztés. Korábban a mikroprocesszorok és a közelben (néhány cm) elhelyezkedő perifériákat általában párhuzamosan illesztettük, a nagyobb távolságban (1m – több száz méter) elhelyezkedő egységeket soros adatátviteli kapcsolattal kötöttük össze.

A memóriáknak és a gyors perifériáknak a mikrokontrollerekbe történő integrálása, a mikrokontroller lábainak különböző be- és kimeneti funkciókra való felhasználása miatt a párhuzamos illesztések manapság már az integrált áramkörök közötti kapcsolatok kialakításánál is egyre inkább háttérbe szorulnak. A kontrollerekbe és az önálló perifériákba is napjainkban olyan nagysebességű, tipizált protokollal rendelkező soros kommunikációs egységeket integrálnak, melyek néhány (tipikusan 3-5) vezetéken kapcsolódva a mikrokontrollerhez akár busz jelleggel is képesek 100kbit/s – 100 Mbit/s


BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 47. oldal
--	--	--

sebességű kommunikációt folytatni egymással. Egy-egy vezérlő- vagy adatbájt [néhány tíz nsec] – [néhány μ sec] alatt történő továbbítása az esetek többségében elegendő lesz számunkra, figyelembe véve a tervezési, huzalozási, és a szükséges lábszámok csökkenésével együtt járó előnyöket.

A nagysebességű kommunikáció többnyire **szinkron adatátvitellel** történik (az időzítő órajel is továbbításra kerül), ami ugyan egy többletvezetéssel jár, viszont nem követeli meg valamennyi egységben az alapidőzítés meglétét, azok pontos egyezését és szinkronizációs módszerek használatát. Az egységek közötti nagyobb távolságú kommunikáció viszont többnyire **aszinkron**, mivel az egzakt időzítést biztosító órajel maga is torzulna az átvitel során (időkésés, élek torzulása), ami – lévén nem garantálható az adatinformáció időzítésének hasonló torzulása – megszüntetné az órajel és az adatvezeték szoros időbeli kötöttségét egymáshoz.


3.7.1 Az I²C adatátviteli interfész

Az I²C (vagy IIC) adatátviteli kapcsolat az **Inter-Integrated Circuit** szavak kezdőbetűiből kapta nevét, a Philips cég fejlesztette ki. Már az elején fontos megemlítenünk, hogy a mai mikrokontrollerek egy részébe már utódját, az ún. SMBus (System Management Bus, Intel 1996) interfészt integrálják, amely egy szigorúbb elektromos és időzítési paraméterekkel definiált változata az I²C busznak. I²C interfésszel rendelkező eszközeink (általában lazább) specifikációját mindig ellenőrizzük, amennyiben azt SMBus interfészre kapcsoljuk, ugyanis a lazább előírások miatt kommunikációs hibák léphetnek fel az egységek között.




Az I²C kapcsolat felépítése

Az I²C interfész **kétvezetékes, szinkron kétirányú kapcsolatot** tesz lehetővé, a kapcsolat azonban "csak" félduplex, azaz valójában váltakozva egyirányú. Az interfészt kisebb sebességű (néhány 10 – néhány 100 kbit/sec), kis mennyiségű adatátvitelre fejlesztették ki. A megoldás lehetővé teszi a busz topológia (több egység azonos vezetékeken) kialakítását, mind a kommunikációs vonal (SDA), mind az órajel (SCL) nyitott kollektoros meghajtásúak kell legyenek. Mint ismeretes, a nyitott kollektoros kapcsolatban a "0" szint domináns, szemben az "1" szinttel, ami a meghajtó fokozat kikapcsolt állapotát jelenti, és a jelszintet csak a vonalat felhúzó ellenállás(ok) biztosítja. Ilyen módon bármelyik meghajtó aktív ("0") szintet tesz a kimenetre, az fog érvényre jutni (logikai VAGY kapcsolat – a "0" szint szemszögéből nézve) a lezárt meghajtó tranzisztorok és a felhúzó ellenállás(ok) ellenében.



Az I²C kommunikációs hálózat topológiája


Az I²C átvitel során megkülönböztetünk mester (master) és szolga (slave) egységeket. A master vezérli a kommunikáció keretrendszerét (kezdet, vég), és meghajtja az órajelet. A mi rendszereinkben szinte mindig a mikrokontroller a mester, a perifériák a szolga egységek. Egy rendszerben több mester egység jelenléte is megengedett (multimaster jelleg), szigorú előírások vonatkoznak arra, hogy ki mikor kezdeményezhet adást, illetve minden master egységnek az órajel- és adatvonalat nem csak meghajtania, hanem olvasnia is kell. Eltérő logikai jelszint esetén a huzalozott vagy kapcsolat révén mind az órajel-, mind az adatvezeték állapotát a domináns (0) szint határozza meg, az ellenkező (1) állapotot meghajtó egységnek az adását meg kell szüntetnie (arbitráció). Az ilyen alkalmazások viszonylag ritkák, így az arbitráció előírásaival itt nem foglalkozunk részletesebben. Az egyes adatátvitel során az aktuális működési fázis szerint akár a mester, akár a szolga egységek lehetnek küldő vagy fogadó egységek. Az SCL órajel vezetéket mindig a mester hajtja meg, a szolga egység az átvitel végén – ha nem kész a következő adat fogadására – aktív állapotban ("lent") tarthatja az órajelet, késleltetésre kényszerítve ezzel a mestert. Az SDA adatvezetéket az adatbitek átviteli ideje alatt mindig az aktuális küldő egység (adatok írásánál a mester, adatok olvasásánál a szolga) hajtja meg, a nyugtázóbit (ACK) átviteli ideje alatt pedig a fogadó egység vezérli. Ennek megfelelően, pl. olvasásnál a címezési fázisban a mester, az adatküldési fázisban a szolga a küldő fél.




Adatkeret (frame) átvitele az I²C buszon

Az I²C buszon az adatátvitel keretek (frame) formájában történik. A kereteket minden esetben a START (S) és STOP (P) fázisok határolják. A START és STOP fázisok specialitása, hogy ekkor az SDA adatvonal az SCL órajel magas értéke alatt vált állapotot. Minden más esetben az SDA adatvonal az órajel magas értéke alatt stabil, új értékét az SCL alacsony állapota alatt állítja be. Egy átvitel során előfordulhat ún. ismételt START fázis is, tehát a START – START – STOP fázis sorozat is jelölhet érvényes kereteket.

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 49. oldal
--	--	--




START és STOP fázis az I²C buszon



Adatbit átvitele az I²C buszon

Az I²C buszon egy-egy bájt átvitele 9 órajel ütemet vesz igénybe. Az első 8 ütem alatt az aktuális fázis küldő egysége a karakter biteit sorban (a legnagyobb helyiértékű bittel, az MSB-vel kezdődően) a buszra helyezi, majd a 9. ütemben a fogadó egység az átvitelt nyugtázza (aktív „0” szintű /ACK bit).



Egy adatbájt átvitele az I²C buszon


A nyugtázás elmaradása (NACK) a küldő egység számára az adatátvitel sikertelenségét jelzi. Ennek okai a következők lehetnek:

- a megszólított slave egység nem létezik
- a vevő elfoglaltsága miatt nem volt képes venni az adatot
- az adatátvitel értelmezhetetlen parancsot vagy adatot tartalmazott

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 50. oldal
--	--	--


- adatbájtok egymás utáni (blokkos) átvitele esetén a vevő egység nem képes több adatot fogadni
- master vevő megteheti, hogy így jelzi a több bájtos adatátvitel végét, mivel a slave adó úgysem kezdeményezhet ismétlést.

Az I²C buszon több potenciális slave egység is jelen lehet, pedig nincsenek közvetlen chip-select jelek a megszólított résztvevő kiválasztására. Ezért a master által továbbított első bájtnak mindig tartalmaznia kell a megfelelő egység címét (7 bit) és az adatátvitel irányát (R/W) a master szemszögéből nézve.



Egy összetett adatframe átvitele az I²C buszon (a példában 1 cím- és 2 adatbájtnak átvitele)

A 7 címbit felső 4 bitje általában egy adott gyártóra fix érték, az alsó 3 bit hardver úton kódolható az alkatrész lábain. Léteznek olyan áramkörök is, melyeknél valamennyi bitet fixen bekódolta a gyártó, ezekből kettő nem kapcsolható ugyanarra a buszrendszerre.



Hőmérő áramkör I²C interfésszel

Az ismertetett címzési eljárást később kiterjesztették 10 bitre (két 8 bites címbájt segítségével történik a címzés), ennek részleteivel itt nem foglalkozunk.

Az I²C protokoll adatátviteli sebességére a gyártók 4 kategóriát ajánlanak:


- Standard mód (SM): 0-100 kbit/sec
- Gyors mód (FM): 0-400 kbit/sec (a legelterjedtebben használt)
- Gyors mód plusz (FM+): 0-1 Mbit/sec
- Nagysebességű mód (HS): 0-3.4 Mbit/sec

A gyors plusz és a nagysebességű módnál már speciális áramköröket alkalmaznak a vonalak meghajtására az O/C kapcsolat aszimmetrikus meghajtási tulajdonságainak kompenzálása érdekében (ún. kapcsolt felhúzó áramkörök).

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 51. oldal
---	---	--

3.7.2 Az SPI adatátviteli interfész

Az SPI (Serial Peripheral Interface) is egy szinkron periféria adatátviteli interfész, amely az I²C busznál nagyobb sebességű (1-25 Mbit/sec) full duplex adatátvitel lehetőségét nyújtja. Az interfész elemei 3 + (1..n) vezetéken keresztül kapcsolódnak egymáshoz, ahol n a slave egységek száma. A tipikusan használt adatátviteli sebesség 2-20 Mbit/sec. Az egységek közötti összeköttetések 3 vonalon busz rendszerűek, viszont az n darab kiválasztó vonal pont-pont kapcsolatot létesít a master és egy-egy slave egység között.




SPI buszkapcsolat 1 master és 3 slave egység között

Az egységek számát leginkább a kiválasztó vonalak száma korlátozza. A vonalak elnevezései:

- SCLK: Serial Clock
- MOSI (Master Output, Slave Input)
- MISO (Master Input, Slave Output)
- /SS (Slave Select)

Az SPI interfész belső kommunikációs egységeinek hardver felépítése lényegesen egyszerűbb, mint az I²C interfész megfelelő egységeié. A slave egységeket közvetlenül a /SS kiválasztó jelek azonosítják, az átvitelben nincs sebességet csökkentő címzési fázis. A busz topológia követelményének megfelelően csak a kiválasztott szolga MISO kimenete engedélyeződik (ez háromállapotú kimenet kell legyen).




Az SPI adatkapcsolat modellje két egység között

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 52. oldal
--	--	--

Az adatbiteket a két egység ki- és bemeneti shift regiszterében egyszerre léptetjük, közös órajel hatására. Az órajel generálása az /SS kiválasztójel aktiválásakor indul és a 8 adatbit ki-/beléptetése után leáll. Az adatok kiléptetése és a beérkezett adatok mintavételezése az órajel egymással ellentétes éleire történik. Ennek megfelelően az órajel két lehetséges fázishelyzete (ponált, negált) és kétféle lehetséges nyugalmi/kiindulási állapotának megfelelően négyféle SPI átviteli ciklus (ún. SPI-mód) definiálható.

SPI-mód	CKPOL	CKPHA	SCK nyugalmi helyzete	SCK felfutó élére	SCK lefutó élére
0	0	0	alacsony (0)	Mintavétel	Adatbit váltása
1	0	1	alacsony (0)	Adatbit váltása	Mintavétel
2	1	0	magas (1)	Adatbit váltása	Mintavétel
3	1	1	magas (1)	Mintavétel	Adatbit váltása

Az SPI üzemmódok



Az SPI üzemmódok értelmezése

Az adatátvitelhez semmiféle előre definiált protokoll nem tartozik, az adatbájtok felépítése minden esetben a master és a slave egység definícióinak kérdése. Egyes áramkörök megengedik még a bitek léptetési sorrendjének megválasztását is, de alapvetően az MSB-vel kezdődő átvitel az általános.

Az /SS kiválasztó jel lefutó élet több slave-egység gyártó is a kommunikációs interfész alaphelyzetbe hozására (is) használja a tápfeszültség megjelenése után. Ilyen egységek esetében a „mindig aktív” bekötés még egyetlen slave egység esetében sem megengedhető.

3.7.3 A UART adatátviteli interfész

Eddig egy számítógépen belüli alkatrészek kommunikációjával foglalkoztunk, a megismert adatátviteli interfészek mindegyike közös órajellel időzített, un. szinkron adatátvitelt valósított meg. Ennek oka elsősorban abban keresendő, hogy az egymáshoz


BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 53. oldal
--	--	---

fizikailag közel (néhány cm) elhelyezkedő eszközök között nagyobb sebességű adatforgalom zajlik, itt a közös órajellel történő pontos időzítés létfontosságú követelmény.

A különböző számítógépek és fizikailag máshol található perifériáik között a távolság már lényegesen nagyobb (1 m – több 100 m). A közöttük zajló, kommersz vezetékeken zajló adatátvitel ennél csak kisebb adatátviteli sebességeket fog megengedni (max. néhány 100 kHz), viszont fontos ügyelnünk arra, hogy az egységek összekötéséhez minél kevesebb vezetékre legyen szükség. Ne gondoljunk most a speciális, legalább CAT6 típusú kábelt igénylő Ethernet kapcsolatra, ott a kábel speciális tulajdonságai (alacsony kapacitás, sodrott érpárok), a differenciális jelátvitel és lényegesen bonyolultabb jelkódolás teszik lehetővé az említettől jóval nagyobb átviteli sebességet (pl. 1-10 Gbit/sec). A 0 – néhány 100 kbit/sec adatsebesség számára még megfelelő lesz a lényegesen egyszerűbb kialakítású, közös órajel meglétét nem igénylő aszinkron soros adatátviteli technika is.

Az aszinkron soros átvitel pont-pont típusú, tehát egyszerre két eszköz közötti kommunikációt tudunk megvalósítani. Amennyiben az átvitel egy adattovábbító csatornán (vezetéken) alapul, azon csak egyirányú (szimplex), vagy váltakozó irányú (félduplex) kapcsolatot tudunk kialakítani, két adatcsatorna esetén ez egy időben kétirányú (duplex) is lehet. (Szándékosan csatornáról és nem vezetékről beszéltünk, hogy ne zavarjon bennünket az áramköri földvezeték, vagy egy esetleges differenciális jelcsatorna esetén a vezetékek duplázott száma). Tipikus alkalmazása a berendezések közötti „hagyományos” adatkapcsolat megvalósítása (pl. számítógép és modem, számítógép és terminál között), beágyazott rendszerekben is gyakran használják. Ne keverjük azonban össze a fogalmakat: az aszinkron soros kapcsolat fizikai jelátviteléhez a berendezések között szabványos jelszintek alkalmazására lesz szükség. Ez utóbbiakat és a jelek további tulajdonságait írják elő aszimmetrikus jelvezetés esetére az RS232C, szimmetrikus duplex jelvezetésre RS422B, míg szimmetrikus félduplex jelvezetésre az RS485 szabványok. (A közismert RS232 elnevezés a Revised Standard 232 angol kifejezés rövidítése). Ezek a szabványok nem magát az aszinkron soros adatátviteli elvét definiálják, hanem annak fizikai rétegét, így ezekkel majd később, a környezeti kapcsolatok kiépítése témakör kapcsán foglalkozunk.

A soros aszinkron adatátvitel alapelve már szerepelt a Digitális technika 2 alaptárgyban ezért ezt csak emlékeztető jelleggel ismételjük át.




A soros adó egység működésének elve

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 54. oldal
--	--	---


A soros adó egység kimenete alaphelyzetben logikai „1” szinten (ún. „mark” jelszint) található. Az átvitel úgy zajlik majd, hogy minden egyes információs bit (ezek nem csak az adatbitek lesznek!) azonos ideig jelenik meg egymás után a jelvezetéken az átvitel során. Az átvitel sebességét ez a „bitidő” szabja meg, ezt nevezzük bitsebességnek vagy az angol elnevezése alapján bit rate-nek. Az elterjedten használt baudrate = bit/sec összefüggés esetünkben ugyan igaz (a két számérték megegyezik), de a különböző modulációs technikák esetén ez a két mennyiség egymástól el is térhet, ne szinonimaként jegyezzük meg ezt a két fogalmat !

Az adatátvitel egy bitidőnyi mindenképpen „0” szintű (ún. „space” jelszint) startbit átvitelével kezdődik. Ezt követik a léptető regiszterrel sorosított adatbitek a legkisebb helyértékű bittel kezdve, és egy esetleges – nem kötelező – paritásbit (ennek értelmezésére és képzésére később visszatérünk). Az adategység átvitelét a mindenképpen „1” szintű (mark) stopbit vagy bitek követi(k), és az adatvonal szintje ezen a szinten is marad a következő átviteli adatkeret (frame) kezdetéig. Vegyük észre, hogy a start bit „0” szintje mindenképpen jelszint-váltást jelent az előző karakter átvitelének befejezését jelző szinthez képest !



Soros aszinkron adatátviteli frame felépítése 4800 baud sebesség mellett

Az adatátvitel tehát keretekben (sokszor karaktereknek is nevezik őket) történik. A kapcsolat – mint már említettük – aszinkron volta miatt nem igényli külön órajel vezeték meglétét az eszközök között. Az egyes egységek időzítése saját lokális rendszeridőzítésükön alapul. Ebből kifolyólag az berendezések közötti adatátvitelben használható sebességértékek egy véges listából választhatók, valamint ezen sebességértékek forrásának frekvenciahibája nem lehet nagyobb kb. 1-2%-nál (indoklást ld. később). Az adatkeretek általános felépítése tehát a következő:



Soros aszinkron adatkeret általános felépítése

Összefoglalva eddigi ismereteinket minden adatkeret egy olyan egység, amely az adatbiteken kívül szinkronizációs biteket, továbbá hibaellenőrzés céljából paritás bitet tartalmazhat. Az adatkeret tulajdonságai paraméterekkel adhatók meg. A felépítés tehát a következő:

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 55. oldal
--	--	--

- 1 startbit (logikai „0” vagy „space” jelszint)
- Választható számú – 5, 6, 7, 8, esetleg 9 – adatbit
- 1 paritásbit, amely – ha van –, lehet páros vagy páratlan ill. fixen „1” vagy „0”
- Stopbit(ek), amelyekből 1 db megléte elengedhetetlen (a stop – start váltás felismeréséhez), de a korábban kialakult előírásoknak megfelelően számuk lehet 1, 1.5 vagy 2 is

Fenti tulajdonságokat a soros kapcsolat jellemzésére gyakran tömörített formában adják meg – a „8N1” leírás értelmezése: 8 adatbit, nincs paritás, 1 stopbit

Az egységek közötti adatkapcsolat vezérlésére az említett szabványok definiálják a hardver átvitelvezérlő jelek (DTR, DSR, RTS, CTS, DCD, stb.) használatának lehetőségét is, ezek azonban a most ismertetendő átvitel lényegét nem befolyásolják. Az adatátviteli sebesség a két egység között a szabványok által rögzített értékek közül választható. A teljes tartomány a 110 bit/s-tól tipikusan 115200 bit/s-ig terjed (néhány egység tud még ennél nagyobb sebességet is).

Bitsebesség	18.432 MHz / bitsebesség	Megjegyzés
110	16 * 10473	Régi, nagyon lassú perifériák esetén (csak kompatibilitás)
300	16 * 3840	
600	16 * 1920	
1 200	16 * 960	Alacsony, napjainkban is használt sebességek (nagyobb távolságok)
2 400	16 * 480	
4 800	16 * 240	
9 600	16 * 120	
19 200	16 * 60	Napjainkban gyakran használt sebességek
38 400	16 * 30	
14 400	16 * 80	Modemek által használt sebességek
28 800	16 * 40	
57 600	16 * 20	Napjaink gyors kommunikációs sebessége
115 200	16 * 10	
230 400	16 * 5	Nem minden egység tudja

Soros aszinkron átvitelhez használatos baud rate-ek


Az aszinkron soros átvitel vételi oldalán a vevő áramkör jelentős, a bitsebességhez képest általában 16-szoros, (ritkábban 8-szoros) túlmintavételezéssel (oversampling) figyeli a bejövő vonalat. A tetszőleges időpontban beérkező adatkeret start bitjének lefutó éle szolgáltatja a szinkronizációs időpontot annak kijelölésére, hogy az adó és vevő egységek (nem pontosan megegyező) frekvenciáinak fázishelyzetét összehangoljuk. Ehhez gondoljuk végig a következőket:

- a beérkező biteket az órajelek lehetséges eltérése és a jelváltások átvitel során elszenvedett torzulásai miatt is egy-egy bitidő középpontjában próbáljuk meg mintavételezni
- az előbbi megállapítás miatt két tökéletes összhangban (szinkronban) lévő adó és vevő egység esetében is az órajelek abszolút értékének eltérése nem okozhatja a mintavétel $\frac{1}{2}$ bitidőnél nagyobb elcsúszását. Ez 8 adatbit esetében (1 start-, 1 stop- valamint 1 paritásbitet feltételezve) az órajelek max. $0.5/11 = 4.55\%$ -os eltérését

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 56. oldal
--	--	--


teszi lehetővé. Amennyiben a startbit lefutó élének felismerése $1/16$ vagy $1/8$ bitidővel „elcsúszhat”, ebből a fenti arány $(1/2-1/16)/11 = 3.98\%$ -ra ill. $(1/2-1/8)/11 = 3.41\%$ -ra változik.

- a bitidők határán a fizikai jelek nem képesek pillanatszerűen megváltozni. Amennyiben feltételezzük, hogy a jelek változásánál kb. 10-10% bitidő szükséges stabilizálódásukhoz, a fenti összefüggések számértékei $(0.45-1/16)/11 = 3.52\%$ ill. $(0.45-1/8)/11 = 2.95\%$ lesznek.
- az előző pontban kapott toleranciahatárokat az adó és vevő egységek között „egyenletesen” elosztva érthető, hogy a frekvenciaalapok megkívánt pontossága kb. $\pm 1.75\%$ ill. $\pm 1.5\%$ lesz.




Az aszinkron soros átvitel start bitjének detektálása

A start bit jelváltozásakor alaphelyzetbe állítjuk a mintavételezés időzítő számlálót (az ábrán **1**-es állapot, majd a bitidő közepén (**9**-es ill. **5**-ös állapot) történik meg a bitek mintavételezése. A zavarok kiszűrésére a logikák ún. többségi mintavételezést alkalmaznak, azaz 3 egymást követő mintából (pl. **8**, **9**, **10** állapotok) azt a jelszintet „hisszük el”, amelyik kétszer, vagy háromszor fordult elő a minták között.



Az aszinkron soros átvitel adatbitjeinek mintavételezése

Az adatbitek után következő stop bit mintavételezése jelenti a vétel befejezését



Az aszinkron soros átvitel stop bitjének mintavételezése

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 57. oldal
---	---	---

A vevő áramkör a stop bit mintavételezése és kiértékelése után azonnal képes a következő karakter vételére. Az éppen fogadott adatkeret stop bitjének vége elvileg ugyan a (C) időpontban várható, de mivel a vevő már az (A) időpontban befejezte az adatkeret kiértékelését, ezt követően újra képes a következő keret stop–start (1⇒0) váltásának az időpontját figyelni.

A paritásbit generálása és ellenőrzése is a következő szabályok szerint történik:

- letiltott paritás esetén az adó nem generálja, a vevő nem ellenőrzi a paritásbitet, annak helyét sem feltételezi egyikük sem.
- fix (0 vagy 1) érték esetén az adott érték kerül generálásra és ellenőrzésre
- a páros ill. a páratlan paritás a következőképpen értelmezendő:

$$P_{even} = d_{n-1} \oplus \dots \oplus d_3 \oplus d_2 \oplus d_1 \oplus d_0 \oplus 0$$

$$P_{odd} = d_{n-1} \oplus \dots \oplus d_3 \oplus d_2 \oplus d_1 \oplus d_0 \oplus 1$$

Fenti összefüggéseket egyszerűbben megfogalmazva a paritásbit az adatbitekben található egyesek számát **párosra** (páros paritás) vagy **páratlanra** (páratlan paritás) egészíti ki.

Meg kell emlékeznünk még néhány olyan további fontos működési elvről, melyre az aszinkron soros adatátvitel használata során szükségünk lesz:

1. Amennyiben a vevő a vett paritásbitet más logikai jelszinten érzékeli, mint az adatbitek által általa számított érték, a státuszában **paritáshibát** jelez (ez általában megszakításkérés forrása is lehet).
2. Amennyiben a vevő a start-/stopbit(ek) mintavételezése során helytelen jelszintet érzékel, **kerethibát** (frame error) jelez (a vevők többségében ez is megszakításkérést válthat ki).
3. Az egységek fizikai kapcsolatát úgy szokták kialakítani, hogy a megszakadt jelkapcsolat (szakadt jelvezeték) folyamatos „0” (space) szintet okozzon a vevő bemenetén. A megismert konvenciók alapján az 1⇒0 átmenetet a vevő startbitként értelmezi, a beinduló vétel során mindvégig „0” adatbiteket érzékel, majd a helytelen („0”) stopbit(ek) miatt kerethibát jelez. Fenti feltételek együttes meglétét a korszerű vevők vonalszakadási (un. **break-**) hibaként érzékelik és jelzik vissza. Ennek a feltételnek az értelmezése sajnos nem egységes, vannak vevők, melyek csak több karakternyi „0” szint esetén jeleznek break feltételt.

Az aszinkron adatátvitel sebességének felső határát a fizikai jelváltások korlátos volta és az 1⇒0 / 0⇒1 váltások aszimmetrikus torzulása okozza. Ezek az idők ugyanis abszolút időegységben mérendők és nem arányosak a frekvenciával – ily módon az adatátviteli sebesség növekedésével a korábban említett ±5% bitidőnek megfelelő jelváltási idő aránya egyre nagyobb mértékben növekedni fog, irreális mértékben lecsökkentve az adó és a vevő órajel-generátorainak frekvencia-toleranciáját.


BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 58. oldal
---	---	--

3.7.4 A CAN adatátviteli interfész

A CAN betűszó a Controller Area Network angol kifejezés kezdőbetűiből tevődik össze. Az elsősorban gépjárművekben történő felhasználásra szánt és szabványosított (ISO 11898, 1991) CAN rendszer kialakítási és fejlesztési munkáit a **Robert Bosch GmbH** mérnökei kezdték meg még a 80-as évek elején. Célkitűzésük az volt, hogy a járművekben uralkodó, az elektronika számára sokszor meglehetősen nehéz működési feltételek mellett is biztonságosan működő, egyszerű és olcsó kommunikációs rendszert hozzanak létre. A feladat tömören a következőképpen volt megfogalmazva: kidolgozandó egy olyan soros aszinkron adatkommunikációs rendszer, mely egyetlen buszvonallal (tehát két vezeték) segítségével képes a gépjárművekben található mikrokontrollerek és perifériák között megbízható, valós idejű vagy időosztásos adatátvitelt biztosítani. A rendszer lehetőleg több master egység fizikai jelentését is tegye lehetővé (multimaster jelleg). Ez a feltétel azért teszi bonyolultabbá a kialakítást, mivel a több master egység számára egyértelműen definiálandó, hogy közöttük a buszért való versengés (arbitráció) milyen feltételek között kell történjen – mikor, milyen feltételek mellett lehet adatátvitelt kezdeményezni és információt a buszra helyezni. Szemben az Ethernet kapcsolatnál megismert CSMA-CD protokollal cél volt a lehetőleg roncsolás mentes arbitráció, ami nem teszi szükségessé az információcsomagok ismétlését ütközés esetén.

A megoldás oly mértékben sikeres lett, hogy az autóipar nagy feladatán túlmenően a különböző egyéb elektronikai vezérlő egységek (ECU: Electronic Control Unit) összekapcsolására is elterjedten használják napjainkban (az összes CAN alkalmazások mintegy 60-70%-a nem az autóiparban történik). Komoly nagy egységes kommunikációs protokollrendszert alakítottak ki az egységek kommunikációjának összehangolására (CAN-Open, ill. a járműiparban elterjedt SAE-J1939).


A rendszer felépítése igen egyszerű: a funkciójában teljes mértékben specifikált CAN vezérlő áramkört önálló egységként illesztik a mikroprocesszorokhoz, de a mikrokontrollerek és a DSP-k egy jelentős része rendelkezik integrált CAN-kontrollerrel. A vezérlő még minden esetben logikai szintekkel dolgozik, ehhez egy egyszerű meghajtó áramkört illesztve már csatlakoztathatjuk is egységünket a CAN buszra.



CAN illesztés tipikus kialakítása


BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 59. oldal
--	--	--

A buszon differenciális jelátvitel történik, a két jelvezetéken (CAN_H és CAN_L) nem a megszokott logikai jelszinteken továbbítjuk az információt.




Jelszintek a CAN buszon

Lényeges, hogy részleteiben is megértsük a fenti jelszintek keletkezését. A logikai „1” jelszintet a továbbiakban recesszív (visszahúzódó, engedékeny), míg a logikai „0” jelszintet domináns (uralkodó) jelszintnek nevezzük. A buszillesztő áramkör domináns jelszintre „széthúzza” a fizikai jelvezetéseket az azokat összekötő 60Ω ($2 \times 120\Omega$ párhuzamosan kapcsolva) ún. lezáró ellenállás ellenében, recesszív jelszintre kikapcsolja a meghajtó tranzisztorokat, így a busz két vezetéke potenciálisan „összezáródik” a lezáró ellenállások hatására. Könnyen beláthatjuk, hogy az alkatrészek károsodása nélkül megengedhetjük több meghajtó esetében a kimenetek összehajtását is, azonos (domináns-domináns ill. recesszív-recesszív) meghajtás esetén a kívánt jelszint fog kialakulni a buszvezetéseken, különböző (domináns-recesszív) meghajtók esetében az uralkodó „széthúzó” áramkör fog győzni a passzív „engedő” áramkörrel (igazából a buszt lezáró ellenállásokkal) szemben.




CAN busz topológia



CAN fizikai interfész (PCA82C250) blokkvázlata

A fizikai interfész blokkvázlatán jól látható, hogy a meghajtó csak a domináns („széthúzott”) állapotot hajtja meg aktívan, a jelvezetékek „összehúzására” nincs aktív eszköze. A buszvezetésekre azonnal egy differenciális vevő is kapcsolódik, amely a busz mindenkor fizikai állapotát látja (tehát a saját maga által kiváltott adást is).




ISO/OSI rétegek a CAN busz esetében

A CAN busz legfontosabb jellemzői a következők:

- Busz topológiát valósít meg (ún. szórásos típusú hálózat, a hálózatra adott valamennyi jelet minden résztvevő veszi)
- A vázolt tulajdonságok miatt tetszőleges topográfia alakítható ki (szokásos a busz, pont-pont, vagy csillag jellegű elrendezés használata)
- A huzalozott vagy-kapcsolat (bárki domináns jelszintet hajt a buszra, az érvényre fog jutni) megengedi a többszörös hozzáférést és a nem destruktív ütközéskezelést
- Többféle kábeltípussal is megvalósítható, tipikus a sodrott érpár használata
- Felépítése nem teljesen igazodik az OSI modellhez, az abban definiált rétegek nem válnak el élesen egymástól.

Az elmondottak alapján teljesen logikus, hogy az adatvezeték tulajdonságai (kapacitás, induktivitás) miatt a jelvezetékeken torzuló jelalak és a jelterjedési sebesség miatt is a buszon alkalmazható maximális adatátviteli sebesség függ a busz teljes hosszától. Az illesztő áramköröket és a jelszinteket úgy alakították ki, hogy a maximális adatátviteli sebesség (1 Mbit/sec) csak max. 30 m buszhossz mellett garantálható – alacsonyabb bitsebességek esetén a busz hossza nőhet. Az elmondottak miatt az esetleges galvanikus leválasztás (pl. optocsatolók) miatt keletkező időkésségek a rendszer elég érzékeny: maximális bitsebesség (1 Mbit/sec) esetén tipikusan 40 MHz (!) átvitelére alkalmas optocsatolókat szoktunk alkalmazni a számottevő jelcsúszások elkerülése érdekében.




Bit Rate	Bus Length	Nominal Bit-Time
1 Mbit/s	30 m	1 μ s
800 kbit/s	50 m	1,25 μ s
500 kbit/s	100 m	2 μ s
250 kbit/s	250 m	4 μ s
125 kbit/s	500 m	8 μ s
62,5 kbit/s	1000 m	20 μ s
20 kbit/s	2500 m	50 μ s
10 kbit/s	5000 m	100 μ s

Maximális adatátviteli sebesség a CAN busz hosszának függvényében

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 62. oldal
--	--	--

A továbbítandó információt a CAN buszon is ún. keretekbe (frame) foglaljuk. A keretek általános felépítése a következő:



A (standard) CAN keretformátumok felépítése

Standard Frame Format



Extended Frame Format




A CAN keretformátumok adatok előtti részének felépítése

- Minden keret egy startbittel (SOF: Start of Frame) indul
- Ezt egy 11 bites üzenetazonosító (ID) követi, ennek fontos szerepe lesz az üzenetek (adók) közötti arbitrázásban
- Bármely egység adást kérhet egy másik egységtől RTR=1 jelzéssel (RTR: Remote Transfer Request). Az ún. remote frame nem tartalmaz adatokat. Az RTR bit olyan értelemben az ID-hez tartozik, hogy részt vesz az arbitrázás folyamatában.
- A vezérlő mezőt a mindig domináns IDE (ID Extension) és r0 (reserved) bitek, valamint az adathosszt jelző, DLC (Data Length Code) képviseli, ami 0..8 értéket vehet fel (ez lesz az adatbájtok száma).
- A CAN2.0B szabvány kiterjesztette az azonosítót 29 bitre úgy, hogy az RTR helyén levő SRR (Substitute Remote Request) és az IDE biteknél fixen recesszív („1”) szint kerül továbbításra – IDE=1 jelzi a vevőnek, hogy az azonosító további 18 bittel folytatódik –, majd ezt követik a már megismert RTR, két foglalt (r1, r0) bitek és az adathossz.

A tényleges adatátvitel az adatmezőben történik, melyben a DLC mező által megadott számú (0-8) adatbajt kerül továbbításra. Megengedett a 0 bajt adattartalmú üzenet továbbítása is.

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 63. oldal
--	--	--



A CAN keret záró részének felépítése

- Az adatmező után 15 bites CRC (Cyclic Redundancy Check) ellenőrző összeg, és egy ezt kiegészítő recesszív („1”) bit következik. A CRC-t a SOF, az arbitrációs, a control és az adat mezők alapján kell képezni.
- Az ACK és az ACK határoló mezőt az adó recesszíven hajtja meg, minden résztvevő, aki (CRC-) helyesen vette az üzenetet, köteles dominánsan nyugtázni azt (még akkor is, ha nem neki szólt az üzenet – ld. később). Ebből tudja az adó, hogy az üzenet sikeresen továbbításra került a buszon, hiszen „valaki” megértette azt.
- A keretet egy 7 bites EOF (End of Frame) recesszív bitekből álló mező zárja.


Az elmondottak alapján egyszerűen kiszámítható, hogy egy

- standard CAN üzenet mérete 44-108 bit
- kiterjesztett CAN üzenet mérete 64-128 bit

lehet (mint később látni fogjuk, ezek a számok még az ún. automatikusan beszúrt bitek számával bővíthetnek). Meg kell jegyeznünk, hogy a CAN szabvány minden keret után egy min. 3 bites recesszív szintet (Intermission) ír elő a következő üzenet megkezdéséig – ez a $3+7=10$ bites mező jelenti a belépési feltételt a következő üzenet megkezdésére várakozó adók számára.


Nézzük ezek után a nem destruktív arbitrálás folyamatát! (CSMA/CA: Carrier Sense Multiple Access with Collision Avoidance)

Minden CAN üzenet egy azonosító (ID) mezőt tartalmaz. Az adásra várakozó master egységek adásukat csak akkor kezdhetik meg, ha senki sem forgalmaz a buszon. Ha valaki „hamarabb” kezdte el adását a buszon, abba a többiek már nem avatkozhatnak bele. Ha két vagy több adó egy nagyon szűk intervallumon belül mégis egyszerre kezdene el adni, akkor következik be a bitütközéses arbitráció. Minden adó egység bitről bitre ellenőrizni köteles (vevő egysége segítségével) az általa meghajtott bit helyességét a buszon. Ez a startbit (SOF) esetében nem fog eltérést mutatni, de az arbitrációs mezőben az üzenetek azonosítói már el fognak térni egymástól. Ütközés esetén a domináns szint fog nyerni, a recesszív szintet hajtó adó késedelem nélkül abba kell hagyja adását és vevővé kell változnia. Az elmondottakból következik, hogy az az üzenet fog győzni, amelyben az MSB felől nézve a leghamarabb lesz „0” bit, azaz számértékre nézve a kisebb szám prioritása lesz a magasabb.



Arbitráció 3 egység között – node 3 nyeri el az adás jogát


Vegyük észre, hogy az arbitráció az egységek között anélkül zajlott le, hogy a nyertes adó üzenete megsérült volna – ő mit sem tudva a versengésről folytatja az üzenet továbbítását. Két azonos ID-jú üzenet versengése esetén csak különböző adattartalom okozhat problémát – amennyiben egy adó hibás bitet (recesszív helyett domináns) észlel, azonnal erőszakosan beleavatkozik az adásba és ún. hibakeretet generál.



Hibakeret generálása üzenethiba észlelése esetén (aktív és passzív)


(Egy csomópont "hiba aktív" állapotban van, ha a saját hibaszámlálóját a meghatározott érték alatt van. Hibát észlelve aktív hibakeretet fog küldeni. Ekkor a csomópont biztos benne, hogy hiba történt, és azt nem ő okozta. Egy csomópont "hiba passzív" állapotban van, ha átlépte a kijelölt hibaszámláló értéket – és nagy valószínűséggel helyi meghibásodása van –, de még nem olyan súlyos a helyzet, hogy le kelljen válnia a buszról. E csomópont hiba észlelése során csak passzív hibakeretet küldésére képes.)

Jogos lehetne a kérdés: miért feltétlenül hiba ez, mi van, ha az éppen aktív adó üzenetében is 6 db domináns bit következett volna? Nos, ez nem fordulhat elő, mivel bármelyik adó kötelessége, hogy amennyiben 5 domináns bit került egymás után továbbításra, automatikusan egy recesszív bitet kell beszúrnia az üzenetbe (ez meghosszabbítja az üzenetet), amit a vevő szintén automatikusan el fog távolítani (bit beszúrás és eltávolítás, ez csak a CRC végéig érvényes, a frame végét jelző bitekre nem).



A bitbeszúrás (bit stuffing) elve a CAN buszon


Fentiek után egy fontos kérdés vetődhet fel bennünk: hogyan zajlik a leírt aszinkron kommunikáció időzítése és szinkronizációja, hiszen itt legkevesebb 44, de lehet, hogy 128 bitet kell átvinnünk egy üzenetben! A CAN szabvány pontosan előírja a mintavételezés és a bitidőzítés eljárásait, amik érthetően lényegesen bonyolultabbak, mint a UART-nál látott feltételek. Haladjunk lépésről lépésre az eljárás megértéséhez!



Az időkvantum értelmezése a CAN buszon

A kontroller órajelét itt is előosztóval redukáljuk, azonban nem közvetlenül a bitidőre, hanem egy annál kisebb egységre, az ún. időkvantumra (tq: Time Quantum). Minden bit legalább 8, maximum 25 időkvantum terjedelmű lehet. Természetesen minél magasabb ez az érték, annál jobb felbontással tudunk igazodni a vétel során a vett bit időzítéséhez. Ennek részleteibe azért kell belemennünk, mert ez részben a felhasználó programozásának kérdése.

Minden bitidőt időszegmensekre bontunk a következők szerint:




Bitidő szegmensekre bontása

- Az ún. szinkronizációs szegmens (1 tq) alatt történik a jelváltás. Amennyiben történik jelváltás, de nem ebben a szegmensben, az újraszinkronizálást okoz. Figyelembe véve a bitbeszúrásnál elmondottakat, az átvitt keret legalább 5 bitenként jelváltást kell tartalmazzon.
- Az ún. jelterjedési (propagation) szegmens a fizikai jelterjedés miatti késést hivatott képviselni.
- Fentieket követően a maradék bitidőt két részre osztva (Phase_Seg 1 és 2) ezek határán történik meg a mintavételezés.

Ugyan a szegmensek értéke külön-külön min. 1 időkvantum lehet, a szabvány a szegmensek között további összefüggéseket is definiál, melyek 8 tq alatti értékeket meg sem engednek (néhány kontroller a 4 tq beállítását is megengedi, de ezt semmilyen körülmények között sem ajánljuk). Nem is célszerű ilyet választani, inkább a magasabb tq értékek irányába „tereljük” a beállítást – magasabb alap-órajelek alkalmazásával. Pl: 1 Mbit/sec bitsebességnél

- 16-25 MHz között PS =1, a szegmensidőkkel állítsuk be a pontos osztásviszonyt
- 30-50 MHz-ig kénytelenek vagyunk már PS=2 -t állítani, és ismét 15-25 tq között állíthatjuk a szegmensek idejét.

Nem beszéltünk még a jelváltásonként megtörténő ún. újraszinkronizálás folyamatáról. Amennyiben a vevő úgy érzékeli, hogy a jelváltás a szinkronizációs szegmensen kívül történt, saját hatáskörben intézkedik a fázis szegmensek hosszának változtatásáról.



A bitidő növelése túl későn érkezett jelváltás esetén

BME Villamosmérnöki és Informatikai Kar Automatizálási és Alkalmazott Informatikai Tanszék	Mikrokontroller alapú rendszerek előadás 3. fejezet	MAR_EA_3.DOC 2023.10.27. Dr. Tevesz Gábor III / 67. oldal
--	--	--

Az RJW (Resynchronisation Jump Width, néha SJW, ami ugyanazt takarja a „Re-” előtag nélkül) paraméterrel azt adjuk meg programozáskor, hogy a vevő egyetlen újraszinkronizálás során mennyivel nyújthatja meg a bitidőt (túl későn érkezett él) ill. rövidítheti azt (túl korán érkezett él esetén).

A szabvány előírásainak megfelelően valamennyi CAN controller paraméterezhetővé kell tegye a felhasználó számára a fenti értékeket. Ezeket az alkalmazott sebesség és jelkésleltetést befolyásoló paraméterek (kapacitás és hosszviszonyok, topológia, esetleges leválasztás miatti jelkésés stb.) ismeretében tudjuk beállítani.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
res	TSeg2			TSeg1			SJW		BRP						
r	rw			rw			rw		rw						

Az időzítő regiszter felépítése a Bosch CAN User's Guide szerint


Az üzenetek adása-vétele a korszerű CAN kontrollerekben komoly regiszter- (nevezzük inkább memória-) igényvel jár. A különböző üzenetek adása-vétele un. Message Object egységek segítségével történik, melyek mérete min. 10, általában 12 bájt, néha 16 üzenetobjektumonként. Minden objektumban megadható kell legyen egy ID (2-4 bájt), egy adatterület (0-8 bájt) és még az objektum vezérléséhez szükséges vezérlőszavak is. Az objektumok általában konfigurálhatók, hogy az adót vagy a vevőt szolgálják ki. Ezekből az objektumokból az egyszerűbb CAN kontrollerek min. 3 darabot (1 adó, 2 vevő) a közepesek 16 darabot, a legigényesebbek 32/64 darabot is kínálnak.

	Offset
Message Control Reg. Low	+0
Message Control Reg. High	+1
Upper Arbitration Reg. Low	+2
Upper Arbitration Reg. High	+3
Lower Arbitration Reg. Low	+4
Lower Arbitration Reg. High	+5
Message Configuration Reg.	+6
Data Byte 0	+7
Data Byte 1	+8
Data Byte 2	+9
Data Byte 3	+10
Data Byte 4	+11
Data Byte 5	+12
Data Byte 6	+13
Data Byte 7	+14
Reserved	+15

Egy Message Object felépítése (Infineon C505)

Az adó objektumokban az ID mezőben azt adhatjuk meg üzenetenként, hogy az milyen ID mezővel kerüljön továbbításra. Ugyanez a mező a vevők esetében azt a célt szolgálja, hogy megadhatjuk, milyen azonosítójú buszüzenetet kell elfogadnia a vevő objektumnak (ún. acceptance filter). Mivel a buszon sokféle azonosítójú üzenet közlekedhet, nagy hiba lenne mindegyik vétele és egyenkénti azonosítása. A korszerű CAN kontrollerek két lépcsős szűrőrendszert alkalmaznak az üzenetek vétele során:

- egy – általában valamennyi üzenetre közös – ún. Acceptance Mask Registerben adhatjuk meg, hogy a beérkező üzenetek ID mezőjében mely bitek kerüljenek ellenőrzésre vétel szempontjából (=1), mely bitek közömbösek (=0). Egy csupa „1”-t tartalmazó maszk regiszter hatására egyetlen egy üzenettípus (ID) vételére lesznek alkalmasak objektumaink, csupa „0” esetén valamennyi, a buszon található üzenetet venni fogja objektumunk (néhány kontrollereknél ez pont fordítva van).
- sok controller egy kitüntetett objektumra külön Maszk regisztert is megad, amiben az általánostól eltérő feltételt adhatunk meg az adott objektumra.



Üzenetek szűrése (acceptance filter & mask)

A szabvány előírja a CAN kontrollerek számára, hogy a buszforgalom figyelésével minősítsék az észlelt hibákat és (a felhasználó által nem látható) hibaszámlálót működtessenek. A hiba fajtájától függően ennek a számlálónak az értékét automatikusan növelik, ill. hibátlan forgalmazás esetén csökkentik. Magasabb hibaszámok elérése esetén először figyelmeztetést ad a státuszban (WARN), a hibák további növekedése esetén fizikailag le is kapcsolja a vezérlőt a buszról (BUSOFF).