两带提交：控制模块功能仿真

冻结RTL的真实仿真采样；复制忙等待由测试平台给定，不是板端DMA耗时



band_valid有效时：band_id=0上带、1下带；完整帧只在frame_edge发布。

测试时钟10ns，边沿后1ns采样；本图不用于计算105MHz系统的实际帧率。