LAB - 7

陳培殷 國立成功大學 資訊工程系



Outline

- Video preview for 晶片實現 + HDL介紹(Part7)
- Lab I--Moore machine (sequential circuit)


Lab I -- Moore machine (1/2)

- Moore machine:輸出由當前的state決定
- Mealy machine: 輸出由當前的state和 input訊號決定
- 完成一個Moore machine
 - □ 其 I/O 與 state 變化如右表
 - □ 變動頻率為1Hz
 - □ Reset為0時, State初始化為S0(非同步)

目前狀態 (current-state)	下一個狀態 (next-state)		七段顯示器 輸出
	In=0	In=1	(output)
S0	S1	S3	0
S1	S2	S5	1
S2	S3	S0	2
S3	S4	S1	3
S4	S5	S2	4
S5	SO	S4	5

Lab I -- Moore machine (2/2)

- 請將輸出的數值顯示於七段顯示器
- 系統架構圖請參考下方
 - □ Input: clock(CLOCK_50) \ reset(SW0) \ In(SW1)
 - Output: out(7 bits 'HEX06~HEX00)
- 請畫出Finite State Machine並說明其運作過程




Lab - Hint(1/2)

- FPGA的時脈頻率為 50 MHz
 - □ 表示每秒會執行50 × 10⁶ 次always block
- 現假設要求變換頻率為1Hz
 - □ 表示state每秒變換1次
- 因為時脈頻率無法改變,所以需要透過除頻器將50MHz降為1Hz
- 除頻器實現方式是透過一個計數器,計算經過幾個時脈正(負)緣,當計數到50 × 106 即代表經過一秒
- 可在計數到25 × 106時改變除頻器輸出的clock電位,即可輸出1Hz之clock


Lab - Hint(2/2)

- 利用counter在輸入的clock正緣進行計數, 當經過`TimeExpire個正緣後更改輸出clock 的正負,即可達到除頻的效果
- FPGA版所使用的clock頻率為50MHz,假設 欲產生1Hz的clock,則需每0.5秒更改輸出 clock的正負
- 兩個正緣間隔為1/50*10⁶秒,0.5秒共會經過 25*10⁶ 個 正 緣 ,故 `TimeExpire 設 為 25000000



```
define TimeExpire 32'd25000000
    module clk div(clk,rst,div clk);
    input clk,rst;
    output div clk;
    reg div clk;
    reg [31:0] count;
                         正緣同步電路
10
    always@(posedge clk)
   pbegin
11
                 低位準同步reset
12
       if(!rst)
13
       begin
14
           count <= 32'd0;
15
           div clk <= 1'b0;
16
        end
17
        else
18
       begin
                                    判斷是否經過
19
           if(count == `TimeExpire)
                                     TimeExpire個正緣
20 🖨
           begin
               count <= 32'd0;
21
                                    更改輸出clock的正負
               div clk <= ~div clk;
22
23
                                    並歸零計數器
           end
24
           else
25 ₺
           begin
               count <= count + 32'd1; 計數
26
27
           end
28
        end
29
    end
30
    endmodule
```

Seven-segment display



Seven-segment display (2/2)

- 0 is on, 1 is off
- dp is useless in DE0-CV board

Notice

- 請勿命名中文或數字開頭的資料夾
- Device family 請確認與 FPGA Chip 符合 (5CEFA4F23C7)
- Top module name & Project name 需要一致
- 在組合電路中, case、if...else...若沒有寫滿, 合成後會產生latch