

Programmentwurf Entwurf digitaler Systeme

TEL21 - Nachholtermin 07.03.2023 Torben Mehner

Matrikelnummer:	
Erlaubte Hilfsmittel:	

- Ausgeteilte Formelsammlung
- Nicht-programmierbarer Taschenrechner

Wichtige Hinweise zur Durchführung der Klausur:

- Tragen Sie Ihre Matrikelnummer in das Deckblatt ein.
- Wenn Sie die Heftung lösen, müssen Sie jedes Blatt mit Ihrer Matrikelnummer kennzeichnen.
- Verwenden Sie keinen Rotstift.
- Ergebnisse werden nur gewertet, wenn der Lösungsweg ersichtlich ist!
- Bei Täuschungsversuch wird die gesamte Klausur mit der Note 5,0 bewertet.

Aufgabe Nr.:	1	2	3	4	5	6	Summe
Punktzahl:	11	5	8	12	9	7	52
Davon erreicht:							

Note:	
Unterschrift	
Korrektor:	


(3)

(2)

(1)

Verständnis und Wissen

- 1. Die folgenden Fragen befassen sich mit dem in der Vorlesung übermittelten Wissen und dessen Verständnis. Eine Antwort in Stichpunkten genügt.
 - (a) Benennen Sie die gekennzeichneten Stellen im Aufbau eines FPGAs und erklären Sie knapp deren Aufgaben.



Solution: Interconnections $(\frac{1}{2})$: verbindet CLBs $(\frac{1}{2})$ Input-/Output-Blocks $(\frac{1}{2})$: Schaltet Ein- und liest Ausgänge $(\frac{1}{2})$ Configurable Logic Blocks $(\frac{1}{2})$: Bildet Logikfunktionen ab $(\frac{1}{2})$

(b) Führen Sie eine schriftliche, binäre Multiplikation der Binärzahlen **0b111001** und **0b101010** durch.

(c) Erklären Sie kurz den Vorteil von einem Multiplizierer mit Pipelining im Vergleich zu einem Multiplizierer ohne Pipelining. Beziehen Sie sich dabei auf den Taktschlupf.

(5)

(5)

Solution: Der Takt kann nur so schnell wie die langsamste Einheit sein. Eine Multiplikation dauert lange. Pipelining verteilt eine Multiplikation über viele Takte, so kann der Takt beschleunigt werden. Dadurch wird der Taktschlupf verkleinert.

(d) Nennen Sie für 5 Zustände der STD_LOGIC das in VHDL verwendete Kurzzeichen und den Namen. (Beispiel: '-': Don't care, die Nennung des Beispiels gibt keinen Punkt)

Solution: 0: Low, 1: High, L: Weak Low, H: Weak High, Z: High Impedance, X: Strong Conflict, W: Weak Conflict, U: Undefined (each $\frac{1}{2}$)

- 2. Kreuzen Sie an, ob die folgenden Aussagen wahr oder falsch sind. Für ein richtiges Kreuz gibt es +1 Punkte. Ein falsches Kreuz bringt -0.5 Punkte. Wird bei einer Aussage nichts angekreuzt, gibt es keinen Abzug.
 - (a) Beim Standardzellenentwurf gibt es verschiedene Implementierungen einer Zelle, die jeweils anders optimiert sind.

√ Wahr ○ Falsch

(b) Bei Standardzellen-Entwürfen kommt es im Gegensatz zu Sea-Of-Gate-Array-Entwürfen nicht zu Problemen bei der Verdrahtung großer Designs.

○ Wahr √ Falsch

- (c) Die Ausgabe eines Moore-Automats ist sowohl vom Zustand als auch von den Eingängen abhängig. \bigcirc Wahr $\sqrt{$ Falsch
- (d) $Sieben_Segment_Anzeige$ ist ein zulässiger VHDL-Identifier.

√ Wahr ○ Falsch

(e) Die Entity einer VHDL-Testbench hat die selben Ein- und Ausgänge wie das zu testende Modul

○ Wahr √ Falsch

VHDL Programmieren

3. Der folgende Code zeigt die Architektur der Entity bits_adder.

```
architecture Structural of bits_adder is
    component fulladder
         Port ( A : in STD_LOGIC;
                  B : in STD_LOGIC;
                  CIN : in STD_LOGIC;
                  Q : out STD_LOGIC;
                  COUT : out STD_LOGIC);
    end component;
    signal sig_c0 : STD_LOGIC := '0';
    signal sig_c1 : STD_LOGIC := '0';
begin
    fulladder_0 : fulladder
         port map(
             A \Rightarrow A(0),
             B \Rightarrow B(0),
             CIN => '0',
             Q \Rightarrow Q(0),
              COUT => sig_c0 );
    fulladder_1 : fulladder
         port map(
             A \Rightarrow A(1),
             B \Rightarrow B(1),
             CIN => sig_c0,
              Q \Rightarrow Q(1),
              COUT => sig_c1 );
    fulladder_2 : fulladder
         port map(
             A \Rightarrow A(2),
             B \Rightarrow B(2),
             CIN => sig_c1,
             Q \Rightarrow Q(2),
              COUT => C );
end Structural;
```

(a) Erarbeiten Sie die zur Architektur gehörende Entity und formulieren Sie diese inklusive der Ports aus. Includes müssen nicht aufgeführt werden.

(3)

```
Solution:
entity four_bit_adder is
   Port ( A : in STD_LOGIC_VECTOR (2 downto 0);
        B : in STD_LOGIC_VECTOR (2 downto 0);
        Q : out STD_LOGIC_VECTOR (2 downto 0);
        C : out STD_LOGIC);
end four_bit_adder;
```

(b) Nennen Sie die genaue Aufgabe dieser Logikschaltung.

(1)

```
Solution: 3-Bit-Addierer
```

(c) Zeichnen Sie den strukturellen Aufbau dieser Architektur. Nehmen sie dazu den Volladdierer als Komponente an. Beschriften Sie interne Signale mit den im Code verwendeten Namen. Sollte Ihnen der Platz nicht ausreichen, verwenden Sie die Rückseite des Arbeitsblatts.

(4)

Solution: Subkomponente (1) Entity (1) Signalführung (1) Signalbenennung (1)

4. Ihre Aufgabe ist es, ein Code-Schloss basierend auf einem FPGA zu programmieren. Dieses hat vier Schalter (S(3..0)). Der Code dieses Schlosses lautet 0,3,2. Folglich entsperrt sich das Schloss, wenn zuerst S(0), dann S(3) und zuletzt S(2) gedrückt werden. Danach geht das Unlock-Signal auf logisch '1'. Ein erneuter Tastendruck oder eine '1' am Reset-Signal setzen das Unlock-Signal wieder auf logisch '0'. Wird eine falsche Taste gedrückt oder während dem Eingeben ein Reset ausgelöst, muss der Code erneut von Beginn an eingegeben werden.

```
entity num_lock is
   port(
       rst : IN STD_LOGIC;
      S : IN UNSIGNED(3 downto 0);
      unlock : OUT STD_LOGIC );
end num_lock;
```

(a) Nennen Sie die notwendige State-Machine für diesen Anwendungsfall

(1)

Solution: Moore-Automat

(b) Realisieren Sie die Architektur für num_lock als State-Machine.

(11)


Solution: Zustandsvariable und -Typ anlegen (2) Architektur Syntax richtig (1) Prozess Syntax richtig (1) Zustandsübergänge richtig (5) Ausgabeprozess richtig (2)


```
architecture moore of num_lock is
    type state_type is (next_0, next_3, next_2, unlocked)
    signal state : state_type := next_0;
begin
    state_transition : process(state, S)
    begin
        if rst = '1' then
             state <= next_0;
        else
             case state is
                 when next_0 =>
                      if (S(1) = '1' \text{ or } S(2) = '1' \text{ or }
                           S(3) = '1') then
                          state <= next_0;
                      elsif S(0) = '1' then
                          state <= next_3;
                      end if;
                 when next_3 =>
                      if (S(0) = '1' \text{ or } S(1) = '1' \text{ or }
                           S(2) = '1') then
                          state <= next_0;
                      elsif S(3) = '1' then
                          state <= next_2;
```


```
end if;
                  when next_2 =>
                      if (S(0) = '1' \text{ or } S(1) = '1' \text{ or }
                           S(3) = '1') then
                          state <= next_0;
                      elsif S(2) = '1' then
                           state <= unlocked;</pre>
                      end if;
                  when unlocked =>
                      if S(0) = '1' or S(1) = '1' or
                          S(2) = '1' \text{ or } S(3) = '1' \text{ ) then}
                          state <= next_0;
                      end if;
             end case;
        end if;
    end process;
    unlock <= '1' when state = unlocked else
               ,0,;
end moore;
```


Simulation


5. Die folgenden Schaubilder zeigen die Stimuli einer Testbench für die UUT. Ein Clock-Zyklus (High und Low) dauert 100ns. Listing 1 zeigt die Testbench, Listing 2 die Archtiektur der Unit-Under-Test. Die Signallaufzeiten sind idealisiert nicht vorhanden.











Listing 1: Die Testbench

```
entity testbench is
end testbench;
architecture arch_0 of testbench is
    component SOME_ENTITY is
        port( A, B, CLK: in STD_LOGIC;
                P, Q: out STD_LOGIC );
    end component;
    signal CLK, A, B, P, Q : STD_LOGIC := '0';
begin
    uut : SOME_ENTITY
        port map( A => A, B => B, CLK => CLK, P => P, Q => Q);
    clocking : process
    begin
        wait for 50ns;
        CLK <= not(CLK);</pre>
    end process clocking;
    stimulus_a : process
    begin
        -- hier Aufgabenteil a)
    end process stimulus_a;
    stimulus_b : process
    begin
        -- hier Aufgabenteil b)
    end process stimulus_b;
end arch_0;
```

Listing 2: Architecture der Unit-under-test

```
architecture arch_uut of SOME_ENTITY is
   P <= A AND CLK;

process( CLK )
begin
   if rising_edge(CLK) then
        Q <= P OR B;
   end if;
end process;
end arch_uut;</pre>
```

(5)

(4)

(a) Programmieren Sie den Stimuli-Prozess für A. Sie müssen den umgebenden Prozess nicht nocheinmal abschreiben. Ersetzten Sie einfach das Kommentar " - - hier Aufgabenteil a)"

```
Solution:

A <= '1';
wait for 300ns;
A <= '0';
wait for 200ns;
A <= '1';
wait for 200ns;
A <= '0';
wait for 150ns;
A <= '1';
wait for 50ns;
A <= '0';</pre>
```

(b) Zeichnen Sie nun den Verlauf der Ausgänge P und Q in das Diagramm ein.

(5)

Fehlersuche

- 6. Beim Programmieren des Hardware-Multiplizierers meldet die Entwicklungsumgebung Syntax-Fehler in Zeile 5, 8, 11, 24 und 32.
 - (a) Korrigiere die Fehler. Trage dazu die Zeile, in welcher der Fehler ist und die gesamte, korrigierte Zeile in die Tabelle ein. (Librarys wurden eingebunden und verursachen keine Fehler)
 Besteht der Fehler darin, dass eine gesamte Zeile fehlt, kann diese durch das Nennen der vorherigen Zeile mit einem "+" eingefügt werden (Beispiel: 1+: das hier fehlt zwischen Zeile 1 und 2).

```
entity hw_mul is
2
        Generic(
3
                N : integer := 4;
4
                M : integer := 4)
5
       Port (f1:in
                          STD_LOGIC_VECTOR (N-1 downto 0);
6
                f2 : in
                          STD_LOGIC_VECTOR (M-1 downto 0);
7
                clk : in STD_LOGIC;
8
                q : out
                          STD_LOGIC (M+N-1 downto 0));
9
   end hw_mul;
10
11
   architecture Behavioral is
12
        signal sum : unsigned( M+N-1 downto 0);
13
   begin
14
15
        process( clk )
16
            variable temp : unsigned( M+N-1 downto 0);
17
        begin
18
            if ( risind_edge(clk) then
19
                sum <= to_unsigned(0, M+N);</pre>
20
21
                for I in 0 to N-1 loop
22
23
                     temp := (others => '0');
24
                     if(f1(I) = 1) then
25
                         temp(I+M-1 downto I) := unsigned(f2);
26
                     end if;
27
28
                     sum <= sum + temp;</pre>
29
30
                end loop;
31
32
                q \le sum;
33
            end if;
34
35
        end process;
36
37
   end Behavioral;
```

(2)

Tabelle 1: Verbesserungen eintragen

Fehler	Zeile	Korrektur
1	4	M : integer := 4);
2	8	q : out STD_LOGIC_VECTOR(N+M-1 downto 0));
3	11	architecture Behavioral of hw_mul is
4	24	if($f1(I) = '1'$) then
5	32	q <= std_logic_vector(sum);

(b) Nachdem die Syntax-Fehler korrigiert sind, lässt sich der Code auf der Hardware ausführen. Doch anstatt dem richtigen Ergebnis kommt bei der ersten Berechnung nur 0 oder das 8-Fache des Eingangsvektors £2 heraus. Danach ist kein Muster mehr zu erkennen.

Worin liegt der Fehler? Erkläre, warum dieser vorliegt.

Solution: Sum sollte eine Variable sein. (1)

Der Fehler entsteht durch die Eigenschaft eines Signals nur am Ende eines Prozesses geschrieben zu werden. Dadurch wird immer nur der letzte Schleifendurchlauf in Sum geschrieben. (1)

Sum wie temp als Variable anlegen.