

Matrikelnummer: _

Programmentwurf Entwurf digitaler Systeme

TEL18 14.12.2020 Torben Mehner

Erlaubte	Hilfsmittel:							
• Nurau	sgeteilte Formelsam	ımlung						
Wichtige	e Hinweise zur Du	rchfüh	rung d	er Klau	sur:			
• Tragen	Sie Ihre Matrikelnı	ımmer	in das C	Deckblat	t ein.			
• Wenn S	Sie die Heftung löse	n, müs	sen Sie	jedes Bl	att mit l	hrer Ma	trikeln	ummer kennzeichner
• Verwer	den Sie keinen Rot	stift.						
• Ergebn	isse werden nur gev	vertet, '	wenn de	r Lösun	gsweg er	sichtlich	n ist!	
• Bei Tä	uschungsversuch wi	rd die §	gesamte	Klausu	r mit der	Note 5	,0 bew	ertet.
	Aufgabe Nr.:	1	2	3	4	5	6	Summe
	Punktzahl:	8	5	5	18	8	6	50
	Davon erreicht:							
Note:								
Untersc Korrekto								

Viel Erfolg!

Verständnis und Wissen

	folgenden Fragen befassen sich mit dem in der Vorlesung übermittelten Wissen und dessen ständnis. Eine Antwort in Stichpunkten genügt.
(a)	Beschreibe den Aufbau eines Configurable Logic Blocks (CLB). Erkläre dabei wie eine Logik-funktion abgebildet wird und wie es realisiert wird, den CLB entweder taktflankengesteuert oder asynchron zu verwenden.
(L)	Nenne einen Vorteil von FPGAs gegenüber Full Custom ICs.
(0)	Neille eilleit voiteit voil i FGA's gegenüber Full Custom ICs.
()	
(c)	Nenne zwei Möglichkeiten den Quellcode in VHDL zu strukturieren.
(d)	Erkläre wann in VHDL Variabeln verwendet werden und wie sie sich von Signalen unterscheiden.
+1	uzen Sie an, ob die folgenden Aussagen wahr oder falsch sind. Für ein richtiges Kreuz gibt es Punkte. Ein falsches Kreuz bringt -1 Punkte. Wird bei einer Aussage nichts angekreuzt, gibt es en Abzug.
(a)	Bei einem aktuellen Mehrkern-Prozessor handelt es sich um einen MISD-Prozessor. Wahr Falsch
(b)	Beim Standardzellenentwurf gibt es für die meisten Standardzellen mehrere Varianten. Wahr Falsch
(c)	Die Cortex-M-Serie von ARM Mikroprozessoren hat die höchste Leistung. Wahr Falsch

(d) Sieben Segment Anzeige ist ein zulässiger VHDL-Identifier.

○ Wahr ○ Falsch

(e) Bei einem $STD_LOGIC_VECTOR(7 downto 0)$ ist das 7. Bit (Index = 7) das Least-Significant-Bit

○ Wahr ○ Falsch


3. Der folgende Code zeigt eine Darstellung der Abläufe in einer einfachen CPU. Nach Durchlauf der drei Abschnitte ist ein Befehl und somit ein Takt ausgeführt.

Ausführung eines Befehls




(a) Was ist die maximale Taktfrequenz dieser CPU?

(1)



(b) Nenne eine Möglichkeit die Taktfrequenz in diesem Fall zu erhöhen und beschreibe, wie das umgesetzt wird. Erkläre anhand eines Beispielbefehls, wo es zu Problemen kommen kann.

(3)




(c) Angenommen das Beheben des Problems ändert nichts am Timing der Ausführung, wie schnell kann der Takt nach der Änderung maximal sein?

(1)

VHDL Programmieren

4. Der weltweit größte Lichterkettenhersteller möchte eine blinkende Lichterkette mit einem Absatz von ca. 10 Millionen jährlich herstellen. Dabei sollen die Lampen durch einen zentralen IC gesteuert werden. Die Länge soll beliebig sein. Der Hersteller möchte jedoch maximal 8000 Lampen verbauen.

14.12.2020



(a) Welche Realisierungsvariante sollte der Hersteller wählen? Begründe die Wahl

(1)

(b) Schreibe eine Entity für das VHDL-Modul LICHTERKETTE.

(5)

An diesem Modul liegt eine Clock (CLK) und ein Reset (RST) vom Typ STD_LOGIC als Eingang an. Der Hersteller möchte die Lichterkette in verschiedenen Größen herstellen, weshalb der Ausgang LICHTER vom TypSTD_LOGIC_VECTOR eine variable Breite benötigt, die in diesem Beispiel durch $\mathbb{N}=16$ angegeben wird.



(10)

(c) Als CLK-Eingang wird ein Oszillator mit 32768 Hz benutzt. Die Lichterkette soll aber nur jede Sekunde blinken. Verwende die bereits angelegt Komponente clk_div um die Frequenz von 1 Hz zu erzeugen. Ergänze den Inhalt der Architektur, um die Blink-Funktion für eine beliebige Größe von N zu realisieren. Es ist egal, ob zuerst die geraden oder ungeraden Lampen leuchten.


```
architecture BEHAVIORAL of LICHTERKETTE is

component counter
    Generic (
        FREQ_IN : INTEGER;
        FREQ_OUT : INTEGER );


Port (
        CLK_IN : in STD_LOGIC;
        RST : in STD_LOGIC;
        CLK_OUT : out STD_LOGIC );

end component;

-- Beginne mit der Signal-Deklaration
```



(2)



,	umsetzen?	warum	dieser	Ansatz	in a	er Praxis	nicht	SINNVOII	ist.	vvie	певе	Sich	uas	sinnvoller

(5)

Fehlersuche

- 5. Beim Programmieren des Hardware-Multiplizierers meldet die Entwicklungsumgebung Syntax-Fehler in Zeile 5, 8, 11, 24 und 32.
 - (a) Korrigiere die Fehler. Trage dazu die Zeile, in welcher der Fehler ist und die gesamte, korrigierte Zeile in die Tabelle ein. (Librarys wurden eingebunden und verursachen keine Fehler)
 Besteht der Fehler darin, dass eine gesamte Zeile fehlt, kann diese durch das Nennen der vorherigen Zeile mit einem "+" eingefügt werden (Beispiel: 1+: das hier fehlt zwischen Zeile 1 und 2).

```
entity hw_mul is
2
        Generic (
3
            N : integer := 4;
4
            M : integer := 4)
5
        Port (
               f1 : in STD_LOGIC_VECTOR (N-1 downto 0);
6
                f2 : in STD_LOGIC_VECTOR (M-1 downto 0);
7
                clk : in STD_LOGIC;
8
                q : out STD_LOGIC (M+N-1 downto 0));
9
   end hw_mul;
10
11
   architecture Behavioral is
12
        signal sum : unsigned( M+N-1 downto 0);
13
   begin
14
15
        process (clk)
16
            variable temp : unsigned( M+N-1 downto 0);
17
        begin
18
            if ( risind_edge(clk) then
19
                sum <= to_unsigned(0, M+N);</pre>
20
21
                for I in O to N-1 loop
22
23
                     temp := (others => '0');
24
                     if(f1(I) = 1) then
25
                         temp(I+M-1 downto I) := unsigned(f2);
26
                     end if;
27
28
                     sum <= sum + temp;</pre>
29
30
                end loop;
31
32
                q \le sum;
33
            end if;
34
35
        end process;
36
37
   end Behavioral;
```

(3)

Tabelle 1: Verbesserungen eintragen

Fehler	Zeile	Korrektur
1		
2		
3		
4		
5		

(b)	Nachdem die Syntax-Fehler korrigiert sind, lässt sich der Code auf der Hardware ausführen. Doch anstatt dem richtigen Ergebnis kommt bei der ersten Berechnung nur 0 oder das 8-Fache des Eingangsvektors £2 heraus. Danach ist kein Muster mehr zu erkennen. Worin liegt der Fehler? Erkläre, warum dieser vorliegt und wie man diesen ausbessern kann.

Testbench

6. Die Komponente SOME_ENTITY soll mittels der Testbench testbench getestet werden.

Listing 1: Die Testbench

```
entity testbench is
end testbench;
architecture arch_0 of testbench is
component SOME_ENTITY is
    port( A, B, CLK: in STD_LOGIC;
            P, Q: out STD_LOGIC );
end component;
signal CLK, A, B, P, Q : STD_LOGIC := '0';
begin
    uut : SOME_ENTITY
        port map( A=>A, B=>B, CLK=>CLK, P=>P, Q=>Q);
    clocking : process
    begin
        wait for 5ns;
        CLK <= not(CLK);</pre>
    end process clocking;
    stimulus : process
    begin
        wait for 10 ns;
        A \leq not(A);
        B \ll not(B);
        wait for 20 ns;
        A <= '0';
        wait for 20 ns;
        B <= '1';
        wait for 5 ns;
        B <= '0';
        wait for 5 ns;
        B <= '1';
    end process stimulus;
end arch_0;
```

(2)

(4)

Listing 2: Architecture der Unit-under-test

- (a) Zeichnen Sie den Verlauf von A und B in das unten stehende Diagramm ein.
- (b) Zeichnen Sie nun den Verlauf der Ausgänge P und Q in das unten stehende Diagramm ein.



