2.- Descripción General del PIC16F877

2.1.- La Familia del PIC16F877

El microcontrolador PIC16F877 de Microchip pertenece a una gran familia de microcontroladores de 8 bits (bus de datos) que tienen las siguientes características generales que los distinguen de otras familias:

- Arquitectura Harvard
- Tecnología RISC
- Tecnología CMOS

Estas características se conjugan para lograr un dispositivo altamente eficiente en el uso de la memoria de datos y programa y por lo tanto en la velocidad de ejecución.

Microchip ha dividido sus microcontroladores en tres grandes subfamilias de acuerdo al número de bits de su bus de instrucciones:

Subfamilia	instrucciones	nomenclatura
Base - Line	33 instrucciones de12 bits	PIC12XXX y PIC14XXX
Mid – Range	35 instrucciones de 14 bits	PIC16XXX
High - End	58 instrucciones de 16 bits	PIC17XXX y PIC18XXX

- Existen algunas excepciones, como el PIC16C5X que maneja 33 instrucciones de 12 bits (posee empaquetados de 18 y 28 pines y se energiza con 2.5 volts)
- Algunos autores manejan una "gama enana" consistente en los PIC12C508 y PIC12C509 en empaque de 8 patitas y con un bus de instrucciones de 12 o de 14 bits.

Variantes principales


Los microcontroladores que produce Microchip cubren una amplio rango de dispositivos cuyas características pueden variar como sigue:


- Empaquetado (desde 8 patitas hasta 68 patitas)
- Tecnología de la memoria incluída (EPROM, ROM, Flash)
- Voltajes de operación (desde 2.5 v. Hasta 6v)
- Frecuencia de operación (Hasta 20 Mhz)

Empaquetados

Aunque cada empaquetado tiene variantes, especialmente en lo relativo a las dimensiones del espesor del paquete, en general se pueden encontrar paquetes tipo PDIP (Plastic Dual In Line Package), PLCC (Plastic Leaded Chip Carrier),

QFP (Quad Flat Package) y SOIC (Small Outline I.C.) los cuales se muestran en las figuras siguientes :





Algunos Empaquetados de Circuito Integrado:



DIP (Dual In-Line Package) = DIL (Dual In-Line)



PLCC (Plastic Leaded Chip Carrier) LCC (Leaded Chip Carrier)




QFP (Quad Flat Pack) PQFP (Plastic Quad Flat Pack Lidded) TQFP (Thin Quad Flat Pack)




SOIC (Small Outline IC "Gull Wing Style") SSOP (Shrunk Small Outline Package) TSSOP (Thin Shrunk Small Outline Package)

Numeración de patitas en diferentes empaquetados:




DIL package

This numbering method is used for these packages:
DIL (Dual In-Line)
DIP (Dual In-line Package)
SDIP (Shrink Dual In-line Package)
SO (Small Outline)
SOIC (Small Outline Integrated Circuit)
SOJ (Small Outline J-leaded)
SOP (Small Outline Package)
SSOP (Shrink Small Outline Package)
TSOP (Thin Small Outline Package)



This numbering method is used for these packages: PLCC (Plasic Leaded Chip Carrier)

QFP (Quad Flat Package) used by Motorola PQFP (Plasic Quad Flat Package) used by Motorola




This numbering method is used for these packages:

QFP (Quad Flat Package)

PQFP (Plasic Quad Flat Package)

PLCC (Plasic Leaded Chip Carrier) used by Intel



PGA package

This numbering method is used for these packages:

BGA (Ball Grid Array) PGA (Pin Grid Array)

Nomenclatura

Además de lo mostrado en la tabla anterior, en el nombre específico del microcontrolador pueden aparecer algunas siglas que dependen del rango de voltaje manejado y del tipo de memoria ROM incluida, como se muestra en la siguiente tabla:

Tipo de memoria	Rango de voltaje			
ripo de memoria	Estándar (4.5 a 6 volts)	Extendido (2.5 a 6 volts)		
EPROM, OTP	PIC16 C XXX	PIC16 LC XXX		
ROM	PIC16 CR XXX	PIC16 LCR XXX		
Flash	PIC16 F XXX	PIC16 LF XXX		

Oscilador

Los PIC de rango medio permiten hasta 8 diferentes modos para el oscilador. El usuario puede seleccionar alguno de estos 8 modos programando 2 bits de configuración del dispositivo denominados: FOSC1 y FOSC0, ubicados en un registro especial de configuración en la localidad 2007H de la memoria de programa:

Configuration word (2007H):

13	12	11	10	9	8	7	6	5	4	3	2	1	0	
CP1	CP0	DEBUG	-	WRT	CPD	LVP	BODEN	CP1	CP0	PWRTE	WDTE	FOSC1	FOSC0	l

En algunos de estos modos el usuario puede indicar que se genere o no una salida del oscilador (CLKOUT) a través de una patita de Entrada/Salida. Los modos de operación se muestran en la siguiente lista:


FOSC1	FOSC0		Modo de operación del oscilador
0	0	LP	Baja frecuencia (y bajo consumo de potencia)
0	1	XT	Cristal / Resonador cerámico externos, (Media frecuencia)
1	0	HS	Alta velocidad (y alta potencia) Cristal/resonador
1	1	RC	Resistencia / capacitor externos

 Obs: Algunos PIC's poseen un modo de oscilación que les permite usar una resistencia y un capacitor interno calibrados para 4 Mhz.


Los tres modos LP, XT y HS usan un cristal o resonador externo, la diferencia sin embargo es la ganancia de los drivers internos, lo cual se ve reflejado en el rango de frecuencia admitido y la potencia consumida. En la siguiente tabla se muestran los rangos de frecuencia así como los capacitores recomendados para un oscilador en base a cristal.

Modo	Frecuencia típica	Capacitores recomendados			
		C1	C2		
LP	32 khz	68 a 100 pf	68 a 100 pf		
	200 khz	15 a 30 pf	15 a 30 pf		
XT	100 khz	68 a 150 pf	150 a 200 pf		
	2 Mhz	15 a 30 pf	15 a 30 pf		
	4 Mhz	15 a 30 pf	15 a 30 pf		
HS	8 Mhz	15 a 30 pf	15 a 30 pf		
	10 Mhz	15 a 30 pf	15 a 30 pf		
	20 Mhz	15 a 30 pf	15 a 30 pf		

Cristal externo: En los tres modos mostrados en la tabla anterior se puede usar un cristal o resonador cerámico externo. En la siguiente figura se muestra la conexión de un cristal a las patitas OSC1 y OS2 del PIC.



Circuito RC externo: En los modos RC y EXTRC el PIC puede generar su señal oscilatoria basado en un arreglo RC externo conectado a la patita OSC1 como se muestra en la siguiente figura:




Este modo sólo se recomienda cuando la aplicación no requiera una gran precisión en la medición de tiempos.

Rangos.- La frecuencia de oscilación depende no sólo de los valores de Rext y Cext, sino también del voltaje de la fuente Vdd. Los rangos admisibles para resistencia y capacitor son:

Rext: de 3 a 100 Kohms **Cext**: mayor de 20 pf

Oscilador externo.- También es posible conectar una señal de reloj generada mediante un oscilador externo a la patita OSC1 del PIC. Para ello el PIC deberá

estar en uno de los tres modos que admiten cristal (LP, XT o HS). La conexión se muestra en la siguiente figura:



Oscilador interno de 4Mhz.- En los PIC's que poseen este modo de oscilación, (modo INTRC) el PIC usa un arreglo RC interno que genera una frecuencia de 4 Mhz con un rango de error calibrable de \pm 1.5%. Para calibrar el error de oscilación se usan los bits CAL3, CAL2, CAL1 Y CAL0 del registro OSCCAL.

Calibración del oscilador interno.- El fabricante ha colocado un valor de calibración para estos bits en la última dirección de la memoria de programa. Este dato ha sido guardado en la forma de una instrucción RETLW XX. Si no se quiere perder este valor al borrar el PIC (en versiones EPROM con ventana) primero se deberá leer y copiar. Es una buena idea escribirlo en el empaquetado antes de borrar la memoria).

2.2.- Características generales del PIC16F877

La siguiente es una lista de las características que comparte el PIC16F877 con los dispositivos más cercanos de su familia:

PIC16F873	PIC16F874	PIC16F876	PIC16F877
1 10 101 07 0	1 10 101 07 1	1 10 101 07 0	1 10 101 011

CPU:

- Tecnología RISC
- Sólo 35 instrucciones que aprender
- Todas las instrucciones se ejecutan en un ciclo de reloj, excepto los saltos que requieren dos
- Frecuencia de operación de 0 a 20 MHz (200 nseg de ciclo de instrucción)
- Opciones de selección del oscilador

Memoria:

- Hasta 8k x 14 bits de memoria Flash de programa
- Hasta 368 bytes de memoria de datos (RAM)
- Hasta 256 bytes de memoria de datos EEPROM

- Lectura/escritura de la CPU a la memoria flash de programa
- Protección programable de código
- Stack de hardware de 8 niveles

Reset e interrupciones:

- Hasta 14 fuentes de interrupción
- Reset de encendido (POR)
- Timer de encendido (PWRT)
- Timer de arranque del oscilador (OST)
- Sistema de vigilancia Watchdog timer.

Otros:


- Modo SLEEP de bajo consumo de energía
- Programación y depuración serie "In-Circuit" (ICSP) a través de dos patitas
- Rango de voltaje de operación de 2.0 a 5.5 volts
- Alta disipación de corriente de la fuente: 25mA
- Rangos de temperatura: Comercial, Industrial y Extendido
- Bajo consumo de potencia:
 - o Menos de 0.6mA a 3V, 4 Mhz
 - 20 μA a 3V, 32 Khz
 - o menos de 1µA corriente de standby (modo SLEEP).

Periféricos:

remencos.			
Periférico	PIC16F873	PIC16F874	Características
	PIC16F876	PIC16F877	
3 a 5 Puertos	PortA,B,C	PortA,	con líneas digitales programables individualmente
paralelos	FOILA,D,C	B,C,D,E	
	Timer0	Timer0	Contador/Temporizador de 8 bits con pre-escalador de 8 bits
3 Timers	Timer1	Timer1	Contador/Temporizador de 16 bits con pre-escalador
	Timer2	Timer2	Contador/Temporizador de 8 bits con pre-escalador y post- escalador de 8 bits y registro de periodo
	Captura	Captura	16 bits, 1.5 nseg de resolución máxima
2 módulos CCP	Comparación	Comparación	16 bits, 200 nseg de resolución máxima
	PWM	PWM	10 bits
1 Convertidor A/D	AN0,,AN4	AN0,,AN7	de 10 bits, hasta 8 canales
	SSP	SSP	Puerto Serie Síncrono
Puertos Serie	USART/SCI	USART/SCI	Puerto Serie Universal
	ICSP	ICSP	Puerto serie para programación y depuración "in circuit"
Puerto Paralelo PSP PSP		PSP	Puerto de 8 bits con líneas de protocolo
Esclavo	FSF	FOF	

2.3.- Diagrama de Bloques del PIC16F877

En la siguiente figura se muestra a manera de bloques la organización interna del PIC16F877, Se muestra también junto a este diagrama su diagrama de patitas, para tener una visión conjunta del interior y exterior del Chip.




2.4.- Descripción de la CPU

La CPU es la responsable de la interpretación y ejecución de la información (instrucciones) guardada en la memoria de programa. Muchas de estas instrucciones operan sobre la memoria de datos. Para operar sobre la memoria de datos además, si se van a realizar operaciones lógicas o aritméticas, requieren usar la Unidad de Lógica y Aritmética (ALU). La ALU controla los bits de estado (Registro STATUS), los bits de este registro se alteran dependiendo del resultado de algunas instrucciones.

Ciclo de instrucción

El registro Program Counter (PC) es gobernado por el ciclo de instrucción como se muestra en la siguiente figura. Cada ciclo de instrucción la CPU lee (ciclo Fetch) la instrucción guardada en la memoria de programa apuntada por PC y al mismo tiempo ejecuta la instrucción anterior, esto debido a una *cola de instrucciones* que le permite ejecutar una instrucción mientras lee la próxima:



Como puede verse, cada ciclo de instrucción ($T_{cy} = 4T_{osc}$) se compone a su vez de cuatro ciclos del oscilador ($T_{osc} = 1/F_{osc}$)). Cada ciclo Q provee la sincronización para los siguientes eventos:

Q1: Decodificación de la instrucción

Q2: Lectura del dato (si lo hay)

Q3: Procesa el dato Q4: Escribe el dato

Debido a esto cada ciclo de instrucción consume 4 ciclos de reloj, de manera que si la frecuencia de oscilación es Fosc, Tcy será 4/Fosc.

Registros de la CPU.

Registro PC.- Registro de 13 bits que siempre apunta a la siguiente instrucción a ejecutarse. En la siguiente sección se dan mayores detalles en el manejo de este registro.

Registro de Instrucción.- Registro de 14 bits. Todas las instrucciones se colocan en él para ser decodificadas por la CPU antes de ejecutarlas.

Registro W.- Registro de 8 bits que guarda resultados temporales de las operaciones realizadas por la ALU

Registro STATUS.- Registro de 8 bits, cada uno de sus bits (denominados *Banderas*) es un indicador de estado de la CPU o del resultado de la última operación como se indica en la siguiente figura:

	R/W-0	R/W-0	R/W-0	R-1	R-1	R/W-x	R/W-x	R/W-x
	IRP	RP1	RP0	TO	PD	Z	DC	С
•	Bit 7	6	5	4	3	2	1	Bit 0

* Notación:

R= Bit leíble W= Bit Escribible U= No implementado (se lee como 0)

-n= Valor después del Reset de encendido

- **Z**.- Este bit se **pone** (=1) para indicar que el resultado de la última operación fue cero, de lo contrario se **limpia** (=0)
- C.- Bit de acarreo/préstamo' de la última operación aritmética (en el caso de préstamo (resta), el bit se invierte antes de guardarse)

DC.- Acarreo/ prestamo proveniente del cuarto bit menos significativo. Funciona igual que el bit C, pero para operaciones de 4 bits.

Las restas se realizan sumando el complemento a dos del segundo operando, por ejemplo, para los datos 4FH y 25H:

	Suma:		Resta:			
	4FH 、	0100 1111	4FH 、	0100 1111	\	0100 1111
	+25H [→]	+ 0100 0101	-25H →	- 0100 0101	7	+ 1101 1011
Resultado:	74 H	0 0111 0100	2AH			1 0010 1010
Bits C,DC:		C=0, DC=1				C=0, DC=0

2.5.- Conjunto de Instrucciones de Rango Medio

En la siguiente tabla se resumen las 35 instrucciones que reconoce la CPU de los PIC de medio rango, incluyendo su mnemónico, tiempo de ejecución, código de máquina y afectación de banderas:

Mnemónico	Descripción	Ciclos	Código de Máquina	Banderas afectadas				
Operaciones con el archivo de registros orientadas a bytes								
ADDWF f,d	Suma f + W	1	00 0111 dfff ffff	C,DC,Z				
ANDWF f,d	W AND f	1	00 0101 dfff ffff	Z				
CLRF f	Limpia f	1	00 0001 1fff ffff	Z				
CLRW	Limpia W	1	00 0001 0xxx xxxx	Z				
COMF f,d	Complementa los bits de f	1	00 1001 dfff ffff	Z				
DECF f,d	Decrementa f en 1	1	00 0011 dfff ffff	Z				
DECFSZ f,d	Decrementa f, escapa si 0	1(2)	00 1011 dfff ffff					
INCF f,d	Incrementa f en 1	1	00 1010 dfff ffff	Z				
INCFSZ f,d	Incrementa f, escapa si 0	1(2)	00 1111 dfff ffff					
IORWF f,d	W OR f	1	00 0100 dfff ffff	Z				
MOVF f,d	Copia el contenido de f	1	00 1000 dfff ffff	Z				
MOVWF f	Copia contenido de W en f	1	00 0000 1fff ffff					
NOP	No operación	1	00 0000 0xx0 0000					
RLF f,d	Rota f a la izquierda	1	00 1101 dfff ffff	С				
RRF f,d	Rota f a la derecha	1	00 1100 dfff ffff	С				
SUBWF f,d	Resta f – W	1	00 0010 dfff ffff	C,DC,Z				
SWAPF f,d	Intercambia nibbles de f	1	00 1110 dfff ffff					
XORWF f,d	- ,-							
	Operaciones con el archivo de	registros or						
BCF f,b	Limpia bit b en f	1	01 00bb bfff ffff					
BSF f,b	Pone bit b en f	1	01 01bb bfff ffff					
BTFSC f,b	Prueba bit b en f, escapa si 0	1(2)	01 10bb bfff ffff					
BTFSS f,b	Prueba bit b en f, escapa si 1	1(2)	01 11bb bfff ffff					
ADDIMI	Operaciones con literales y o		el programa 11 111x kkkk kkkk	0.00.7				
ADDLW k	Suma literal k + W → W	1		C,DC,Z				
ANDLW k	k AND W → W	1	11 1001 kkkk kkkk	Z				
CALL k	Llamado a subrutina	2	10 0kkk kkkk kkkk					
CLRWDT	Limpia timer del watchdog	1	00 0000 0110 0100	TO, PD				
GOTO k	Salto a la dirección k	2	10 1kkk kkkk kkkk					
IORLW k	$k OR W \rightarrow W$	1	11 0000 kkkk kkkk	Z				
MOVLW k	Copia literal a W	1	11 00xx kkkk kkkk					
RETFIE	Retorna de interrupción	2	00 0000 0000 1001					
RETLW k	Retorna con literal k en W	2	11 01xx kkkk kkkk					
RETURN	Retorna de subrutina	2	00 0000 0000 1000					
SLEEP	Activa Modo standby	1	00 0000 0110 0011	TO, PD				
SUBLW k	Resta k – W → W	1	11 110x kkkk kkkk	C,CD,Z				
XORLW k	$k EXOR W \rightarrow W$	1	11 1010 kkkk kkkk	Z				
Notación: d= destino del resultado $\begin{cases} d=0 & destino \ W \\ d=1 & destino \ registro \end{cases}$ f =dirección del registro (memoria RAM), b= número de bit (0 a 7), k= dato de 8 bits								

Descripción de algunas instrucciones.

Para obtener la descripción detallada de cada instrucción de la tabla anterior se deberá consultar la sección 29 del manual del fabricante (PICmicro Mid-Range MCU Reference Manual). A continuación sólo se ejemplificarán algunas instrucciones con el propósito de clarificar la operación que realizan.

```
Ejemplo 1.- Para realizar la suma y la resta mencionadas en la sección anterior (4Fh+25h y 4Fh-25h) se pueden usar las siguientes instrucciones:

Suma MOVLW 0x4F ; carga el primer sumando en W
ADDLW 0x25 ; suma W+25h y guarda el resultado en W
...

Resta MOVLW 0x25 ; carga el sustraendo en W
SUBLW 0x4F ; Resta 4Fh-W y guarda el resultado en W
```

En el siguiente ejemplo se ejemplifica el efecto de algunas instrucciones sobre el registro W, sobre el registro de propósito general 20h de memoria RAM.


```
Ejemplo 2.- Se anota como comentario a un lado de cada instrucción como queda el contenido de
         W, del registro 20h y de las banderas C, DC y Z:
inicio
            MOVLW 0xF4
                              ;W=F4h, 0x20= ??, C=?, DC=?, Z=?
                              ;W=FFh, 0x20= ??, C=0, DC=0, Z=0
            ADDLW 0x0B
                              ;W=FFh, 0x20=FFh, C=0, DC=0, Z=0
            MOVWF 0X20
                              ;W=FFh, 0X20=00h, C=0, DC=0, Z=1
            INCF 0x20,1
            INCF 0X20,0
                              ;W=01h, 0x20=00h, C=0, DC=0, Z=0
                              ;W=01h, 0x20=FFh, C=0, DC=0, Z=0
            COMF 0X20,1
            XORWF 0x20,1
                              ;W=01h, 0x20=FEh, C=0, DC=0, Z=0
            MOVF 0x20,0
                              ;W=FEh, 0x20=FEh, C=0, DC=0, Z=0
; (El ensamblador permite escribir esta última como MOVFW 0x20)
            DECF 0x20,1 ;W=FEh, 0x20=FDh, C=0, DC=0, Z=0
            ANDWF 0x20,1
                              ;W=FEh, 0x20=FCh, C=0, DC=0, Z=0
            RLF 0x20,1
                              ;W=FEh, 0x20=F8h, C=1, DC=0, Z=0
            SWAPF 0x20,1
BCF 0x20,3
                              ;W=FEh, 0x20=8Fh, C=1, DC=0, Z=0
                              ;W=FEh, 0x20=87h, C=1, DC=0, Z=0
            BSF 0x20,5
                              ;W=FEh, 0x20=A7h, C=1, DC=0, Z=0
```

Formato General de las Instrucciones.

Cada instrucción en lenguaje de máquina (binario) del PIC contiene un código de operación (**opcode**) el cual puede ser de 3 a 4 o 6 bits, dependiendo del tipo de instrucción.

A continuación se describe el formato para cada tipo de instrucción de los PIC de rango medio:

Operaciones con el archivo de registros orientadas a bytes



El bit **d** especifica el destino del resultado de la operación:

d = 0: destino Wd = 1: destino ff = dirección de 7 bits del archivo de registros.


Operaciones con el archivo de registros orientadas a bits

13	10	9	7	6	0
Ор	code	b	(bit #)		f (dirección del registro)

b : Especificación en tres bits del bit sobre el que se va a operar f = dirección de 7 bits del archivo de registros.


Operaciones con literales y de control

Formato general:



k : Literal = Valor de un operando de 8 bits

Formato para CALL y GOTO:



k : Literal = Valor de un operando de 8 bits

2.6.- Organización de la memoria del PIC

Los PIC tienen dos tipos de memoria: Memoria de Datos y Memoria de programa, cada bloque con su propio bus: Bus de datos y Bus de programa; por lo cual cada bloque puede ser accesado durante un mismo ciclo de oscilación.

La Memoria de datos a su vez se divide en

- Memoria RAM de propósito general
- Archivo de Registros (Special Function Registers (SFR))

2.6.1.- La Memoria de Programa

Los PIC de rango medio poseen un registro Contador del Programa (PC) de 13 bits, capaz de direccionar un espacio de 8K x 14, como todas la instrucciones son de 14 bits, esto significa un bloque de 8k instrucciones. El bloque total de 8K x 14 de memoria de programa está subdividido en 4 páginas de 2K x 14. En la siguiente figura se muestra esta organización.

Dirección	
0000h	Vector de Reset
0004h 0005h 07FFh	Vector de interrupción Página 0
0800h 0FFFh	Página 1
1000h 17FFh	Página 2
1800h 1FFFh	Página 3

Observación1: No todos los PIC tienen implementado todo el espacio de 8K de memoria de programa (Consultar las hojas de datos del PIC específico).

Observación2: El fabricante puede grabar datos de calibración en localidades de memoria de programa por lo que se deberán anotar en papel antes de borrar los dispositivos con ventana transparente.

Vector de Reset.- Cuando ocurre un reset el contenido del PC es forzado a cero, ésta es la dirección donde la ejecución del programa continuará después del reset, por ello se le llama "dirección del vector de reset".


Vector de interrupción.- Cuando la CPU acepta una solicitud de interrupción ejecuta un salto a la dirección 0004h, por lo cual a ésta se le conoce como "dirección del vector de interrupción". El programador deberá colocar en esta dirección la **Rutina de Atención a la Interrupción** (Interrupt Service Routine (ISR))., o bien un salto al inicio de ella.

El registro PCLATH no es modificado en esta circunstancia, por lo cual habrá que tener cuidado al manipular el registro PC (saltos y llamadas a subrutina) dentro de la Rutina de Atención a la Interrupción

Manejo del Contador del Programa (PC)


El registro contador del programa (PC) especifica la dirección de la instrucción que la CPU buscará (fetch) para ejecutarla.

El PC consta de 13 bits, separados en dos partes: como se muestra en la figura siguiente



El byte de orden bajo es llamado el registro PCL, mientras que el byte de orden alto es llamado registro PCH. Este último contiene los bits PC<12:8> y **no se puede leer o escribir directamente** Todas las actualizaciones al registro PCH deben ser hechas a través del registro PCLATH.

En la siguiente figura se ilustran las cuatro situaciones y las maneras correspondientes en que el PC puede ser actualizado.



Nota: PCLATH nunca es actualizado con el contenido de PCH

Paginación

Para saltar entre una página y otra, los bits más significativos del PC deberán ser modificados. Debido a que las instrucciones GOTO y CALL sólo pueden direccionar un bloque de 2K (pues usan una dirección de 11 bits) deben existir otros dos bits que acompleten los 13 bits del PC para moverse sobre los 8K de memoria de programa.

Estos dos bits extra se encuentran en un SFR denominado PCLATH (Program Counter Latch High) en sus bits PCLATH<4:3>. Por esto antes de un GOTO o un CALL el usuario deberá asegurarse que estos bits apunten a la página deseada.

Si las instrucciones se ejecutan secuencialmente el PC cruza libremente los límites de página sin necesidad de que el usuario escriba en el PCLATH

Memoria de Stack

La memoria de stack es una area de memoria completamente separada de la memoria de datos y la memoria de programa. El stack consta de 8 niveles de 13 bits cada uno. Esta memoria es usada por la CPU para almacenar las direcciones de retorno de subrutinas. El apuntador de stack no es ni leíble ni escribible.

Cuando se ejecuta una instrucción CALL o es reconocida una interrupción el PC es guardado en el stack y el apuntador de stack es incrementado en 1 para apuntar a la siguiente posición vacía. A la inversa, cuando se ejecuta una instrucción RETURN, RETLW o RETFIE el contenido de la posición actual del stack es colocado en el PC y el apuntador de stack es decrementado en 1.

- > Nota 1: PCLATH no se modifica en ninguna de estas operaciones
- Nota 2: Cuando el apuntador de stack ya está en la posición 8 y se ejecuta otro CALL se reinicia a la posición 1 sobrescribiendo en dicha posición. No existe ningún indicador que avise de esta situación. Así que el usuario deberá llevar el control para que esto no ocurra.

2.6.2.- La Memoria de Datos

La memoria de datos consta de dos áreas mezcladas y destinadas a funciones distintas:

- Registros de Propósito Especial (SFR)
- Registro de Propósito General (GPR)

Los SFR son localidades asociadas específicamente a los diferentes periféricos y funciones de configuración del PIC y tienen un nombre específico asociado con su función. Mientras que los GPR son memoria RAM de uso general.

Bancos de memoria

Toda la memoria de datos está organizada en 4 **bancos** numerados 0, 1, 2 y 3. Para seleccionar un banco se debe hacer uso de los bits del registro STATUS<7:5> denominados IRP, RP1 y RP0.


Hay dos maneras de acceder a la memoria de datos: *Direccionamiento directo* e *indirecto*. La selección de bancos se basa en la siguiente tabla

Direcc. Indirecto (IRP)	RP1:RP0	Banco
0	0 0	0
0	0 1	1
4	1 0	2
'	11	3

Cada banco consta de 128 bytes (de 00h a 7Fh). En las posiciones más bajas de cada banco se encuentran los SFR, y arriba de éstos se encuentran los GPR. Toda la memoria de datos está implementada en Ram estática.

Direccionamiento Directo

Para acceder una posición de memoria mediante direccionamiento directo, la CPU simplemente usa la dirección indicada en los 7 bits menos significativos del código de operación y la selección de banco de los bits RP1:RP0 como se ilustra en la siguiente figura.



Direccionamiento indirecto

Este modo de direccionamiento permite acceder una localidad de memoria de datos usando una dirección de memoria *variable* a diferencia del direccionamiento directo, en que la dirección es fija. Esto puede ser útil para el manejo de tablas de datos.

El registro INDF.- En la figura anterior se muestra la manera en que esto se realiza. Para hacer posible el direccionamiento indirecto se debe usar el registro INDF. Cualquier instrucción que haga un acceso al registro INDF en realidad accesa a la dirección apuntada por el registro FSR (File Select Register).

La selección de banco en el caso de direccionamiento indirecto se realiza mediante los bits IRP (STATUS<7>) y el bit 7 del registro FSR, como se muestra en la figura.

El registro INDF mismo al leerse de manera indirecta (con FSR=0) producirá un cero. Y al escribirse de manera indirecta no es afectado.

A continuación se muestra un ejemplo del uso de este direccionamiento para limpiar las localidades RAM 20h a 2Fh.

```
Ejemplo 3.- Blanqueo de un bloque de memoria de datos desde la localidad 20h a la localidad 2Fh

CLRF STATUS ;Selecciona Banco cero

MOVLW 0X20 ;carga valor de apuntador a RAM

MOVWF FSR ;inicializa apuntador

Sigue CLRF INDF ;limpia localidad apuntada por FSR

INCF FSR,F ;incrementa apuntador

BTFSS FSR,4 ;si ya terminó escapa a continuar

GOTO sigue ;si no repite

Continúa ...
```

En el siguiente ejemplo se muestra la manera como se switchea mediante instrucciones dentro del programa de un banco a otro

```
Ejemplo 4.- Switcheo entre bancos de memoria RAM

CLRF STATUS ; Limpia registro STATUS (Banco 0)

...

BSF STATUS,5 ;RP0=1, (Banco 1)

...

BSF STATUS,6 ;RP1=1, (Banco 3)

...

BCF STATUS,5 ;RP0=0, (Banco 2)

...
```

El Archivo de Registros

Aunque el archivo de registros en RAM puede variar de un PIC a otro, la familia del PIC16F87x coincide casi en su totalidad. En la siguiente figura se muestra a

detalle el mapa de este archivo de registros y su organización en los cuatro bancos que ya se describieron.

Dirección	registro	Dirección	registro	Dirección	registro	Dirección	registro
00h	INDF(*)	80h	INDF(*)	100h	INDF(*)	180h	INDF(*)
01h	TMR0	81h	OPTION_REG	101h	TMR0	181h	OPTION_REG
02h	PCL	82h	PCL	102h	PCL	182h	PCL
03h	STATUS	83h	STATUS	103h	STATUS	183h	STATUS
04h	FSR	84h	FSR	104h	FSR	184h	FSR
05h	PORTA	85h	TRISA	105h		185h	
06h	PORTB	86h	TRISB	106h	PORTB	186h	TRISB
07h	PORTC	87h	TRISC	107h		187h	
08h	PORTD(1)	88h	TRISD(1)	108h		188h	
09h	PORTE(1)	89h	TRISE(1)	109h		189h	
0Ah	PCLATH	8Ah	PCLATH	10Ah	PCLATH	18Ah	PCLATH
0Bh	INTCON	8Bh	INTCON	10Bh	INTCON	18Bh	INTCON
0Ch	PIR1	8Ch	PIE1	10Ch	EEDATA	18Ch	EECON1
0Dh	PIR2	8Dh	PIE2	10Dh	EEADR	18Dh	EECON2
0Eh	TMR1L	8Eh	PCON	10Eh	EEDATH	18Eh	RESERVADO(2)
0Fh	TMR1H	8Fh		10Fh	EEADRH	18Fh	RESERVADO(2)
10h	T1CON	90h		110h		190h	
11h	TMR2	91h	SSPCON2	111h		191h	
12h	T2CON	92h	PR2	112h		192h	
13h	SSPBUF	93h	SSPADD	113h		193h	
14h	SSPCON	94h	SSPSTAT	114h		194h	
15h	CCPR1L	95h		115h	Registros	195h	
16h	CCPR1H	96h		116h	de	196h	Registros de
17h	CCP1CON	97h		117h	propósito	197h	propósito
18h	RCSTA	98h	TXSTA	118h	general (16	198h	general (16
19h	TXREG	99h	SPBRG	119h	bytes)	199h	bytes)
1Ah	RCREG	9Ah		11Ah	, , ,	19Ah	
1Bh	CCPR2L	9Bh		11Bh		19Bh	
1Ch	CCPR2H	9Ch		11Ch		19Ch	
1Dh	CCP2CON	9Dh		11Dh		19Dh	
1Eh	ADRESH	9Eh	ADRESL	11Eh		19Eh	
1Fh	ADCON0	9Fh	ADCON1	11Fh		19Fh	
20h		A0h		120h		1A0h	
			Registros de		Registros		Registros de
	Registros de		propósito		de		propósito
	propósito		General		propósito		General
	General		(80 bytes)		General		(80 bytes)
	(96 bytes)	EFh	, , ,	16Fh	(80 bytes)	1FFb	, ,
	- ,	EFN		16Fh	A 00000 0	1EFh	
		F0h	Acceso a regs	170h	Acceso a regs 70h–	1F0h	Acceso a regs
7Fh		FFh	70h–7Fh	17011 17Fh	7Fh	1F611	70h–7Fh
,,,,,	Banco 0		Banco 1		Banco 2		Banco 3

Notas: (1): Estos registros no están implementados en el PIC16F876

Localidades de memoria de datos no implementadas, se leen como '0'

Cada uno de los registros de propósito especial, está asociado a un dispositivo interno del μ cc. En el siguiente capítulo se tratará con detalle el uso de cada uno de estos dispositivos y de los registros asociados a él.

^{(2):} Estos registros están reservados, manténgalos limpios

^(*) no es un registro físico