
Výstupní zpráva

Jméno: Tadeáš Novotný

Login: xnovott00

Architektura navrženého obvodu (na úrovni RTL)

Schéma obvodu



Popis funkce.


Moje RTL schéma je na bázi prvku FSM, dvou sčítačů CNT, CNT2, DMX (demultiplexor), REGISTER. Obvod by se dalo říci, že začíná, kdy FSM příjmá vstup DIN a díky němu odevzdá signal a reguluje sčítače a výstup. CNT náhle když **příj**me od FSM signál ENABLE – CNT_EN. Výstupem je 5-bitová hodnota MID_CNT, ta se porovná s 24, když je rovna, posílá signal, zda se nachází v midbitu. Signál s ENABLE z FSM je přesunut do CNT2 mého druhého sčítač**e, kd**e výstupem je 4 bitová hodnota, která určuje kolik se načetlo bitů. Dále DMX sesbírá spracované signály a p**odle** signálu D_OUT bity projdou registrem a přejd

Návrh automatu (Finite State Machine)

Schéma automatu

Legenda:

- - Stavy automatu: START_BIT, MID_BIT, END, STOP_BIT, VALID
- - Vstupni signály: DIN, MID_CNT, BIT_CNT
- Moorovy výstupy: MID_CNT_EN, DATA_RCV_EN, DATA_VLD



Popis funkce

Automat FSM probíhá v cyklu o 5ti stádiích. Prvním stavem funkce je **START_BIT**, pokud tato funkce dostane na vstupu logickou 0 (DIN), tak přejde do stavu M**ID_BIT** a v něm bude 23 hodinových cyklů. Poté, když MID_CNT == 24, tak se přejde do stavu END. V**e s**tavu END zůstává dokud počítadlo **BIT_COUNT** nenapočítá 8. v pořadí a tím se přesouvá na konečný bit. STOP_BIT stav zkontro**luje, zda** se na vstupu objevil signal DIN 1, poté se přejde do stavu VALID, kde se následně **potvr**dí validita přijatého signálu. Signál je přijat a vypsán, cyklus se může zopakovat.

Snímek obrazovky ze simulací

