

LAB 2 · Moore 상태 머신

VS Code에서 직접 작성·검증한 다음 장비로 확인한다.

작성일 2026. 09. 10. · 이해리

Vivado 실습

목차

프로젝트 시작

RTL·TB·XDC 직접 작성

VS Code 시뮬레이션과 수정

구현과 장치 기록


레포트 공통 예습 전체 목차

v2.0.1 템플릿을 새 이름으로 clone


Windows PowerShell에서 한 줄씩 실행한다.

```
git clone --branch v2.0.1 `
https://github.com/Glaysia/fpga-lab-template.git `
lab2_06_moore
cd lab2_06_moore
git switch -c main
code LAB1.code-workspace
```

File → New Window



Ctrl+Shift+N 또는 File → New Window. 새 창을 연다.



File → Open Workspace from File...을 누른다.

workspace와 추천 확장

1. lab2_06_moore 폴더에서 LAB1.code-workspace 선택 → Open.
2. Explorer에 PROJECT 하나와 src.sim.constraints.tools가 보이는지 확인.
3. Extensions → @recommended를 검색.
4. slang.VaporView.vscode-pdf의 Install을 누른다.
5. Python과 Icarus 실행 파일은 별도로 설치되어 있어야 한다.

v2.0.1 편집기와 시뮬레이터

1. slang 확장·서버는 0.3.0을 기준으로 확인한다. 추천 목록은 버전을 고정하지 않는다.
2. 템플릿의 .slang/server.json은 src·sim 탐색용이다. 새 RTL은 simulation.json에도 직접 등록한다.
3. Ctrl+Shift+P → slang: Show Output. 서버 오류가 있으면 README의 버전 확인·재시작 절차를 따른다.
4. slang.path에 다른 사람의 설치 경로를 복사하지 않는다. 직접 지정할 때는 User 설정에 자신의 경로를 쓴다.
5. VS Code 02 Simulate는 Icarus, Vivado Run Behavioral Simulation은 XSim이다.

템플릿 도구 설치·오류 해결 안내

시뮬레이션 도구 확인

1. Terminal → Run Task... → 01 Check tools.
2. Git·Python·iverilog·vvp의 버전이 출력되는지 확인한다.
3. 도구를 찾지 못하면 설치 경로를 PATH에 추가하고 VS Code를 다시 연다.

```
git --version  
python --version  
iverilog -V  
vvp -V
```

빈 파일에서 시작

1. src/design.v를 우클릭 → Rename. 첫 RTL 파일명으로 바꾼다.
2. 추가 RTL은 src를 우클릭 → New File로 만든다.
3. sim/tb_design.v를 이번 TB 파일명으로 바꾼다.
4. constraints/pins.xdc를 이번 XDC 파일명으로 바꾼다.
5. 뒤의 코드 화면을 보며 작성하고 File → Save All.

이번 프로젝트에 작성할 파일

역할	경로
src	src/moore_cycle.v
src	src/input_frontend.v
src	src/lab2_moore.v
sim	sim/tb_moore_cycle.sv
constraints	constraints/lab2_moore.xdc

simulation.json의 세 항목

`sources`: 앞 표의 `src/` 파일 경로를 배열로 넣는다.

`testbench`: `sim/tb_moore_cycle.sv`

`simulation_top`: `tb_moore_cycle`

큰따옴표·대괄호·심표를 확인한다. `module` 이름에는 파일 확장자를 붙이지 않는다.

simulation.json · 1-9행

simulation.json를 열고 해당 구간을 직접 입력한다.

```
1  {  
2    "sources": [  
3      "src/moore_cycle.v",  
4      "src/input_frontend.v",  
5      "src/lab2_moore.v"  
6    ],  
7    "testbench": "sim/tb_moore_cycle.sv",  
8    "simulation_top": "tb_moore_cycle"  
9  }
```

이번 회로의 관찰 방법

SW1(sw[7]): advance. 1에서 버튼을 누르면 00→01→10→00. SW1만 바꾸면 상태 출력은 유지. LED[1:0]=상태.

입력 스위치를 먼저 정한 다음 버튼을 누른다.

Moore: 상태 자체가 출력이다

value는 2비트 상태 레지스터이면서 출력이다. $S0=00$, $S1=01$, $S2=10$ 으로 이름을 붙인다.

rst가 0일 때 enable과 advance가 모두 1인 상승 에지에서만 다음 상태로 간다.

advance만 바꾸고 유효한 상승 에지를 주지 않으면 출력은 그대로다.
다음 상태가 입력에 의존하더라도 출력이 상태에만 의존하면 Moore다.

세 상태의 순환과 유지

현재 상태	enable AND advance = 1	그 외
S0 / 00	S1 / 01	S0
S1 / 01	S2 / 10	S1
S2 / 10	S0 / 00	S2

rst=1이면 다른 조건보다 먼저 00으로 초기화한다. case의 default는 10 뿐 아니라 11도 처리하지만, 그 분기는 enable AND advance가 1일 때만 실행된다.

상태 비트 수와 회로 동작

2비트로 네 값을 표현할 수 있지만 이 회로의 정상 순환은 세 상태다.
단순 2비트 증가 카운터와 같지 않다.

case는 이전 상태를 읽고 $\leq$ 로 다음 상태를 예약한다. $00 \rightarrow 01 \rightarrow 10 \rightarrow 00$
의 각 화살표에 유효한 클록 에지가 하나씩 필요하다.

보드의 N8 버튼은 clk가 아니라 enable 펄스를 만든다. SW1은 advance
이며 두 제어를 구분한다.

moore_cycle.v · 1-16행

src/moore_cycle.v를 열고 해당 구간을 직접 입력한다.

```
1 `timescale 1ns/1ps
2 module moore_cycle (
3     input wire clk, rst, enable, advance,
4     output reg [1:0] value
5 );
6     always @(posedge clk) begin
7         if (rst) value <= 2'b00;
8         else if (enable && advance) begin
9             case (value)
10                2'b00: value <= 2'b01;
11                2'b01: value <= 2'b10;
12                default: value <= 2'b00;
13            endcase
14        end
15    end
16 endmodule
```

input_frontend.v · 1-16행

src/input_frontend.v를 열고 해당 구간을 직접 입력한다.

```
1  timescale 1ns/1ps
2  // Main clock is 1 kHz: STABLE_CYCLES=20 means 20 ms.
3  // Set switches first, then press the button; the bus is not an atomic CDC.
4  module input_frontend #(parameter integer STABLE_CYCLES = 20) (
5      input wire clk, rst, button,
6      input wire [7:0] sw,
7      output wire reset,
8      output reg press,
9      output wire [7:0] switches
10 );
11     (* ASYNC_REG = "TRUE" *) reg [1:0] reset_pipe;
12     (* ASYNC_REG = "TRUE" *) reg button_meta, button_sync;
13     (* ASYNC_REG = "TRUE" *) reg [7:0] sw_meta, sw_sync;
14     localparam integer WIDTH = (STABLE_CYCLES < 2) ? 1 : $clog2(STABLE_CYCLES);
15     reg [WIDTH-1:0] count;
16     reg accepted;
```

input_frontend.v · 17-32행

src/input_frontend.v를 열고 해당 구간을 직접 입력한다.

```
17  assign reset = reset_pipe[1];
18  assign switches = sw_sync;
19  // Asynchronous assertion; release follows two main-clock edges.
20  always @(posedge clk or posedge rst) begin
21      if (rst) reset_pipe <= 2'b11;
22      else reset_pipe <= {reset_pipe[0], 1'b0};
23  end
24  always @(posedge clk or posedge reset) begin
25      if (reset) begin
26          button_meta <= 0; button_sync <= 0;
27          sw_meta <= 0; sw_sync <= 0;
28      end else begin
29          button_meta <= button; button_sync <= button_meta;
30          sw_meta <= sw; sw_sync <= sw_meta;
31      end
32  end
```

input_frontend.v · 33–46행

src/input_frontend.v를 열고 해당 구간을 직접 입력한다.

```
33     always @(posedge clk or posedge reset) begin
34         if (reset) begin
35             count <= 0; accepted <= 0; press <= 0;
36         end else begin
37             press <= 0;
38             if (button_sync == accepted) count <= 0;
39             else if (count == STABLE_CYCLES - 1) begin
40                 accepted <= button_sync;
41                 count <= 0;
42                 press <= button_sync;
43             end else count <= count + 1'b1;
44         end
45     end
46 endmodule
```

lab2_moore.v · 1-16행

src/lab2_moore.v를 열고 해당 구간을 직접 입력한다.

```
1 | timescale 1ns/1ps
2 | // Combo II-DLD S75. Main clock B6 MUST be set to 1 kHz.
3 | // K4: reset. N8: step button. DIPSW1..8 = sw[7]..sw[0].
4 | module lab2_moore #(parameter integer STABLE_CYCLES = 20) (
5 |     input wire clk, rst, button,
6 |     input wire [7:0] sw,
7 |     output wire [7:0] led
8 | );
9 |     wire reset, press;
10 |    wire [7:0] switches;
11 |    input_frontend #(.STABLE_CYCLES(STABLE_CYCLES)) inputs(
12 |        clk, rst, button, sw, reset, press, switches);
13 |    wire [1:0] value;
14 |    moore_cycle core(clk, reset, press, switches[7], value);
15 |    assign led = {6'b000000, value};
16 | endmodule
```

TB 첫 순환의 검사 시각

검사 시각	자극	value
6 ns	reset	00
7 ns	advance만 1로 변경	00 유지
16 ns	유효 에지	01
26 ns	advance=0	01 유지
36 ns	enable=0	01 유지
46 ns	두 제어 모두 1	10
56 ns	다음 유효 에지	00

네 번 반복하고 비영 상태에서 리셋

첫 순환의 다섯 에지 검사를 총 네 번 반복한다. 마지막 순환의 00 복귀 검사는 206 ns다.

215 ns 에지에서 다시 01로 간 뒤 rst=1을 설정한다. 226 ns에 00 초기화를 검사한다.

처음 2개 + 순환 5개 $\times$ 4회 + 마지막 리셋 1개 = 23개 검사다. 7 ns 검사는 클럭 사이 입력 변화가 출력을 바꾸지 않는지 확인한다.

tb_moore_cycle.sv · 1-16행

sim/tb_moore_cycle.sv를 열고 해당 구간을 직접 입력한다.

```
1 timescale 1ns/1ps
2 module tb_moore_cycle;
3 reg clk=0, rst=1;
4 integer checks=0;
5 always #5 clk=~clk;
6 task step; begin @(posedge clk); #1; end endtask
7 task check(input condition, input [8*100-1:0] description);
8 begin
9     checks=checks+1;
10    if (condition !== 1'b1) begin
11        $display("LAB2_FAIL %0s time=%0t",description,$time);
12        $fatal(1,"check failed");
13    end
14 end
15 endtask
16 task finish;
```

tb_moore_cycle.sv · 17-32행

sim/tb_moore_cycle.sv를 열고 해당 구간을 직접 입력한다.

```
17 begin
18     $display("LAB2_PASS moore_cycle checks=%0d",checks);
19     $finish;
20 end
21 endtask
22 initial begin $dumpfile("wave.vcd"); $dumpvars(0,tb_moore_cycle); end
23 initial begin #100000; $fatal(1,"watchdog timeout"); end
24 reg enable=0, advance=0;
25 wire [1:0] value;
26 moore_cycle dut(clk,rst,enable,advance,value);
27 integer round;
28 initial begin
29     step; check(value===0,"reset"); rst=0; enable=1;
30     advance=1; #1; check(value===0,"input alone cannot change output");
31     for(round=0;round<4;round=round+1) begin
32         step; check(value===1,"S0 to S1");
```

tb_moore_cycle.sv · 33-40행

sim/tb_moore_cycle.sv를 열고 해당 구간을 직접 입력한다.

```
33     advance=0; step; check(value===1,"advance zero holds");
34     advance=1; enable=0; step; check(value===1,"disabled holds");
35     enable=1; step; check(value===2,"S1 to S2");
36     step; check(value===0,"S2 to S0");
37     end
38     step; rst=1; step; check(value===0,"reset from nonzero"); finish;
39 end
40 endmodule
```

XDC를 직접 작성한다

1. constraints 폴더의 XDC를 열고 전체 내용을 입력한다.
2. get_ports의 이름과 비트 번호를 board top 선언과 대조한다.
3. 같은 핀을 서로 다른 포트에 중복 지정하지 않는다.
4. File → Save All. Icarus 기능 시뮬레이션은 XDC를 사용하지 않는다.

lab2_moore.xdc · 1-16행

constraints/lab2_moore.xdc를 열고 해당 구간을 직접 입력한다.

```
1  # Combo II-DLD S75 / xc7s75fgga484-1 / main clock 1 kHz.
2  # Pin source and array polarity: evidence/board-pin-provenance.json.
3  set_property PACKAGE_PIN B6 [get_ports {clk}]
4  set_property IOSTANDARD LVCMOS33 [get_ports {clk}]
5  set_property PACKAGE_PIN K4 [get_ports {rst}]
6  set_property IOSTANDARD LVCMOS33 [get_ports {rst}]
7  set_property PACKAGE_PIN N8 [get_ports {button}]
8  set_property IOSTANDARD LVCMOS33 [get_ports {button}]
9  set_property PACKAGE_PIN U4 [get_ports {sw[0]}]
10 set_property IOSTANDARD LVCMOS33 [get_ports {sw[0]}]
11 set_property PACKAGE_PIN V4 [get_ports {sw[1]}]
12 set_property IOSTANDARD LVCMOS33 [get_ports {sw[1]}]
13 set_property PACKAGE_PIN W1 [get_ports {sw[2]}]
14 set_property IOSTANDARD LVCMOS33 [get_ports {sw[2]}]
15 set_property PACKAGE_PIN W4 [get_ports {sw[3]}]
16 set_property IOSTANDARD LVCMOS33 [get_ports {sw[3]}]
```

lab2_moore.xdc · 17-32행

constraints/lab2_moore.xdc를 열고 해당 구간을 직접 입력한다.

```
17 set_property PACKAGE_PIN T1 [get_ports {sw[4]}]
18 set_property IOSTANDARD LVCMOS33 [get_ports {sw[4]}]
19 set_property PACKAGE_PIN U2 [get_ports {sw[5]}]
20 set_property IOSTANDARD LVCMOS33 [get_ports {sw[5]}]
21 set_property PACKAGE_PIN W3 [get_ports {sw[6]}]
22 set_property IOSTANDARD LVCMOS33 [get_ports {sw[6]}]
23 set_property PACKAGE_PIN Y1 [get_ports {sw[7]}]
24 set_property IOSTANDARD LVCMOS33 [get_ports {sw[7]}]
25 set_property PACKAGE_PIN N5 [get_ports {led[0]}]
26 set_property IOSTANDARD LVCMOS33 [get_ports {led[0]}]
27 set_property PACKAGE_PIN M1 [get_ports {led[1]}]
28 set_property IOSTANDARD LVCMOS33 [get_ports {led[1]}]
29 set_property PACKAGE_PIN M3 [get_ports {led[2]}]
30 set_property IOSTANDARD LVCMOS33 [get_ports {led[2]}]
31 set_property PACKAGE_PIN M7 [get_ports {led[3]}]
32 set_property IOSTANDARD LVCMOS33 [get_ports {led[3]}]
```

lab2_moore.xdc • 33-42행

constraints/lab2_moore.xdc를 열고 해당 구간을 직접 입력한다.

```
33 set_property PACKAGE_PIN N7 [get_ports {led[4]]}
34 set_property IOSTANDARD LVCMOS33 [get_ports {led[4]]}
35 set_property PACKAGE_PIN M2 [get_ports {led[5]]}
36 set_property IOSTANDARD LVCMOS33 [get_ports {led[5]]}
37 set_property PACKAGE_PIN M4 [get_ports {led[6]]}
38 set_property IOSTANDARD LVCMOS33 [get_ports {led[6]]}
39 set_property PACKAGE_PIN L4 [get_ports {led[7]]}
40 set_property IOSTANDARD LVCMOS33 [get_ports {led[7]]}
41 create_clock -name trainer_1khz -period 1000000.000 [get_ports clk]
42 set_false_path -from [get_ports {rst button sw[*]]}]
```

VS Code에서 먼저 시뮬레이션

1. File → Save All.
2. Terminal → Run Task... → 02 Simulate.
3. 첫 오류가 있으면 파일 경로·행 번호와 이전 행의 세미콜론부터 확인.
4. LAB2_PASS 또는 LAB2_INTEGRATED_PASS와 검사 수·종료 시각 확인.
5. Terminal → Run Task... → 03 Open waveform.

파형에서 확인할 신호

1. clk·rst·제어 입력·저장값·출력을 파형에 추가한다.
2. 상승 에지 직전 입력과 에지 뒤 상태를 비교한다.
3. 리셋 우선·enable=0 유지·마지막 검사 시각을 확인한다.
4. 출력만 본 화면과 전체 파형을 각각 저장한다.
5. 새 실행 로그와 파형인지 확인한다. 이전 PASS를 재사용하지 않는다.

정상 실행의 기준

```
LAB2_PASS moore_cycle checks=23
```

Icarus 종료 시각: 226ns. 로그가 ps로 표시되면 1,000으로 나눠 ns와 비교한다.

이 수치는 교안의 입력 순서·TB·파라미터에 대한 기준이다.


검사 수만 보지 말고 예상 상태와 실제 파형이 일치하는 이유를 설명한다.

Moore 자기검사 통과

```
LAB2_PASS moore_cycle checks=23
```


Ctrl+Shift+B 또는 Terminal → Run Task... → 02 Simulate. LAB2_PASS moore_cycle checks=23을 확인한다. 종료 시각 226000 ps는 226 ns다.

파형 확장 활성화




Extensions에서 @installed vaporview를 검색한다. 꺼져 있으면 Enable 옆 화살표 → Enable (Workspace). 미설치 상태라면 앞의 추천 확장 절차를 따른다.

파일 뷰어 선택




build/sim/wave.vcd를 연다. 텍스트로 열리면 탭 우클릭 → Reopen Editor With... → VaporView.

테스트벤치 신호 추가



Netlist View에서 tb_moore_cycle을 펼친다. 이름을 우클릭 → Add All Variables in Scope (Shallow). 하위 task의 내부 변수까지 넣는 Recursive와 구분한다.

네 번의 상태 순환 확인



Zoom Fit을 누르고 신호 이름 열을 넓힌다. 화면 단위는 ps다. 50000 ps = 50 ns이며 전체 실행은 226 ns다. value의 0 → 1 → 2 → 0 순환과 중간 유지 구간을 비교한다.

첫 순환을 에지별로 읽기

5 ns에 리셋되어 value=0이다. 6 ns에 advance가 1이 되어도 7 ns 검사 시점에는 value=0을 유지한다. 15 ns 상승 에지에서 value=1이 된다.

25 ns에는 advance=0, 35 ns에는 enable=0이므로 각각 value=1을 유지한다. 45 ns에 value=2, 55 ns에 value=0으로 돌아온다.

TB의 step은 에지 뒤 1 ns를 기다려 비교한다. 파형의 변화 시각과 검사 로그 시각을 구분하여 실험 전 레포트에 설명한다.

수정 실험 · 실패와 복구

1. 정상 로그와 파형을 먼저 보관한다.
2. S1 다음 상태를 S0로 바꾸기 TB 기대값은 유지한다.
3. Save All → 02 Simulate. LAB2_FAIL의 검사 이름·시각을 읽는다.
4. 어떤 입력과 이전 상태에서 불일치가 발생했는지 계산한다.
5. RTL을 복구·저장·재실행하고 전체 PASS를 확인한다.

실험 전 레포트

1. 동작 표·상태 전이·타이밍을 예상한다.
2. RTL·TB·XDC·설정의 역할을 설명한다.
3. 정상/변경/복구 3행 비교표와 실행 로그를 넣는다.
4. VS Code 파형을 확대해 입력·이전 상태·다음 상태를 설명한다.
5. 장비 클록·핀·예상 LED 동작을 정리한 뒤 Vivado로 진행한다.

Moore 파형 · 수정 실험 해설

파형에 `clk·rst·enable·advance·value`를 추가한다. `value`를 2진수로 표시하고 7·16·26·36·46 ns를 비교한다.

2'b01의 다음 상태를 2'b10에서 2'b00으로 바꾸면 46 ns의 S1 to S2 검사가 실패한다. 기대 상태는 10, 변경된 상태는 00이다.

RTL 원복 뒤 23개 PASS와 226 ns 종료를 확인한다. `enable=0`과 `advance=0`이 각각 상태를 유지하는 근거를 설명한다.

Vivado에서 같은 Moore 원본 연결

VS Code 정상·변경·원복 검사와 실험 전 레포트를 마친 뒤 시작한다.

설계 Top은 lab2_moore, 시뮬레이션 Top은 tb_moore_cycle다. 두 모듈의 용도를 구분한다.

프로젝트 이름과 위치

Project name: ×

Project location: × ...

☐ Create project subdirectory

Project will be created at: C:/Users/UOS/Documents/ece2_26_2/tmp/lab2-students-0913/lab2_06_moore/vivado

File → Project → New → Next. 이름은 lab2_moore, 위치는 자신의 lab2_06_moore/vivado. Create project subdirectory 해제 → Next.

RTL 프로젝트 선택

- ☒ RTL Project
You will be able to add sources, create block designs in IP Integrator, generate IP, run RTL ai
- ☒ Do not specify sources at this time
- ☐ Project is an extensible Vitis platform

RTL Project와 Do not specify sources at this time을 선택한다. Next.

정확한 부품 선택

Parts	Boards	Q· xc7s75fgga484-1 (3 matches)			
Part	I/O Pin Count	Available IOBs	LUT Elements	FlipFlops	Block RAMs
xc7s75fgga484-1	484	338	48000	96000	90
xc7s75fgga484-1IL	484	338	48000	96000	90
xc7s75fgga484-1Q	484	338	48000	96000	90

Parts 검색란에 xc7s75fgga484-1을 입력한다. 같은 행 선택 → Next.
-1IL·-1Q와 구분한다.

생성 요약 확인

New Project Summary

- A new RTL project named 'lab2_moore' will be created.
- The default part and product family for the new project:
Default Part: xc7s75fgga484-1
Family: Spartan-7
Package: fgga484
Speed Grade: -1

lab2_moore·Spartan-7·fgga484·-1을 확인하고 Finish. 이전 프로젝트가 열려 있으면 저장 상태 확인 후 닫는다.

빈 프로젝트 확인

Settings [Edit](#)

Project name	lab2_moore
Project location	C:/Users/UOS/Documents/ece2_26_2_2/tmp/lab2-students-0913/lab2_06_moore/vivado
Product family	Spartan-7
Project part	xc7s75fpga484-1
Top module name	Not defined
Target language	Verilog
Simulator language	Mixed
Target Simulator	Vivado Simulator

Project Summary에서 이름·위치·부품을 확인한다. 아직 소스를 넣지 않았으므로 Top module은 Not defined다.

설계 RTL 세 파일 선택

Look in

src

- design.v
- input_frontend.v
- lab2_moore.v
- moore_cycle.v

Add Sources → Add or create design sources → Next → Add Files. src
에서 input_frontend.v·lab2_moore.v·moore_cycle.v를 선택하고 OK.

원본 RTL 참조

	Index	Name	Library	Version	Location
●	1	input_frontend.v	xil_defaultlib	N/A	C:/Users/UOS/Documents/ece2_26_2_2/tmp/lab
●	2	lab2_moore.v	xil_defaultlib	N/A	C:/Users/UOS/Documents/ece2_26_2_2/tmp/lab
●	3	moore_cycle.v	xil_defaultlib	N/A	C:/Users/UOS/Documents/ece2_26_2_2/tmp/lab

☒ Scan and add RTL include files into project

☐ Copy sources into project

세 파일을 확인한다. Copy sources into project 해제 → Finish. VS Code에서 편집한 원본을 계속 참조한다.

테스트벤치 등록

Specify simulation set: sim_1

+	-	↑	↓			
	Index	Name	Library	Version	Location	
●	1	tb_moore_cycle.sv	xil_defaultlib	N/A	C:/Users/UOS/Documents/ece2_26_2_2/tmp/la	

- ☒ Scan and add RTL include files into project
- ☐ Copy sources into project
- ☐ Add sources from subdirectories
- ☒ Include all design sources for simulation

Add Sources → Add or create simulation sources → Next → Add Files → sim/tb_moore_cycle.sv. sim_1과 Include all design sources 유지, Copy sources 해제 → Finish.

XDC 원본 참조

Specify constraint set: Ⓜ constrs_1 (active) ▼

+ - ↑ ↓	
Constraint File	Location
lab2_moore.xdc	C:\Users\UOS\Documents\ece2_26_2_2\mp\lab2-students-0913\lab2_06_moore\constraints

☐ Copy constraints files into project

Add Sources → Add or create constraints → Next → Add Files → constraints/lab2_moore.xdc. Copy constraints files into project 해제 → Finish.

테스트벤치를 Top으로



Set as Top

Simulation Sources → sim_1을 펼친다. tb_moore_cycle 우클릭 → Set as Top. 보드용 lab2_moore와 혼동하지 않는다.


서로 다른 Top 확인

The screenshot displays the IDE's project view and summary. On the left, the 'Simulation Sources (2)' tree shows a hierarchy where 'sim_1 (2) (active)' contains 'tb_moore_cycle (tb_moore_cycle.sv) (1)' and 'lab2_moore (lab2_moore.v) (2)'. The 'tb_moore_cycle' entry is highlighted. Below this, tabs for 'Hierarchy', 'Libraries', and 'Compile Order' are visible. On the right, the 'Project Summary' panel lists the following details:

Project name	lab2_moore
Project location	C:/Users/UOS/Documents/
Product family	Spartan-7
Project part	xc7s75fpga484-1
Top module name	lab2_moore

tb_moore_cycle가 굵게 표시된다. Project Summary의 설계 Top은 lab2_moore다. 이 상태로 시뮬레이션한다.

XSim 실행



왼쪽 Run Simulation → Run Behavioral Simulation. 컴파일과 elaboration이 끝날 때까지 기다린다.


XSim 23개 검사 통과

```
LAB2_PASS moore_cycle checks=23
```

```
$finish called at time : 226 ns : File
```

Tcl Console에서 LAB2_PASS moore_cycle checks=23와 \$finish 226 ns를 확인한다. 1000 ns 실행 요청보다 먼저 TB가 종료되는 것은 정상이다.

전체 파형 확인



파형 탭 더블클릭 → Zoom Fit. value가 0 → 1 → 2 → 0으로 순환한다.
 advance=0과 enable=0에서는 상태를 유지한다. Icarus와 같은 RTL·TB로 얻은 결과다.

LED 핀 확인

Name	Direction	Neg Diff Pair	Package Pin	Fixed	Bank	I/O Std	
v All ports (19)							
led (8)	OUT			✓	35	LVC MOS33*	▼
led[7]	OUT		L4	✓	35	LVC MOS33*	▼
led[6]	OUT		M4	✓	35	LVC MOS33*	▼
led[5]	OUT		M2	✓	35	LVC MOS33*	▼
led[4]	OUT		N7	✓	35	LVC MOS33*	▼
led[3]	OUT		M7	✓	35	LVC MOS33*	▼
led[2]	OUT		M3	✓	35	LVC MOS33*	▼
led[1]	OUT		M1	✓	35	LVC MOS33*	▼
led[0]	OUT		N5	✓	35	LVC MOS33*	▼

Open Elaborated Design → OK. 오른쪽 위 I/O Planning → I/O Ports 탭 더블클릭. led를 펼쳐 Package Pin·LVC MOS33을 XDC와 대조한다.

스위치 핀 확인

 sw (8)	IN				✓	34	LVC MOS33*	▼
 sw[7]	IN		Y1	▼	✓	34	LVC MOS33*	▼
 sw[6]	IN		W3	▼	✓	34	LVC MOS33*	▼
 sw[5]	IN		U2	▼	✓	34	LVC MOS33*	▼
 sw[4]	IN		T1	▼	✓	34	LVC MOS33*	▼
 sw[3]	IN		W4	▼	✓	34	LVC MOS33*	▼
 sw[2]	IN		W1	▼	✓	34	LVC MOS33*	▼
 sw[1]	IN		V4	▼	✓	34	LVC MOS33*	▼
 sw[0]	IN		U4	▼	✓	34	LVC MOS33*	▼

sw를 펼쳐 여덟 핀을 확인한다. DIP SW1은 sw[7] advance다. ON에서 N8 버튼을 누르면 상태가 한 단계 진행한다. 스위치 번호와 비트 번호를 구분한다.

버튼·클록·리셋 핀 확인

Scalar ports (3)							
button	IN		N8	✓	✓	35	LVC MOS33* ✓
clk	IN		B6	✓	✓	36	LVC MOS33* ✓
rst	IN		K4	✓	✓	35	LVC MOS33* ✓

Scalar ports를 펼친다. button=N8, clk=B6, rst=K4다. 19개 포트 모두 LVC MOS33이다. B6 주 클록은 1 kHz로 설정한다.

합성 실행

Launch directory

 <Default Launch Directory>



Options



Launch runs on local host:

Number of jobs:

4



Generate scripts only

왼쪽 Run Synthesis. Launch runs on local host와 jobs를 확인하고 OK.
이 실행은 jobs=4다.

합성 완료

 Synthesis successfully completed.

Next

- ☒ Run Implementation
- ☐ Open Synthesized Design
- ☐ View Reports

Synthesis successfully completed를 확인한다. Run Implementation 선택
→ OK.

구현 실행

Launch directory

 <Default Launch Directory>



Options



Launch runs on local host:

Number of jobs:

4



Generate scripts only

Launch runs on local host와 jobs를 확인하고 OK. 구현 도중에는 RTL·XDC를 수정하지 않는다.

구현 완료

 Implementation successfully completed.

Next

☐ Open Implemented Design

☒ Generate Bitstream

☐ View Reports

Implementation successfully completed를 확인한다. Generate Bitstream 선택 → OK.

비트스트림 생성 실행

Launch directory

 <Default Launch Directory>



Options



Launch runs on local host:

Number of jobs:

4



Generate scripts only

Launch runs on local host와 jobs를 확인하고 OK. write_bitstream 완료까지 기다린다.

비트스트림 생성 완료

 Bitstream Generation successfully completed.

Next

- ☒ Open Implemented Design
- ☐ View Reports
- ☐ Open Hardware Manager
- ☐ Generate Memory Configuration File

Bitstream Generation successfully completed 확인. Open Implemented Design → OK. 이전 Elaborated Design을 닫을지 물으면 Yes.

타이밍 확인

Design Timing Summary

Setup		Hold	
Worst Negative Slack (WNS)	999997.250 ns	Worst Hold Slack (WHS)	0.122 ns
Total Negative Slack (TNS)	0.000 ns	Total Hold Slack (THS)	0.000 ns
Number of Failing Endpoints	0	Number of Failing Endpoints	0
Total Number of Endpoints	26	Total Number of Endpoints	26

Timing → Design Timing Summary. Setup·Hold의 slack과 Number of Failing Endpoints를 확인한다.

검사 결과와 생성 파일

XSim: LAB2_PASS moore_cycle checks=23, 226 ns 종료. Icarus와 같은 TB와 원복한 RTL을 사용했다.

생성 파일: vivado/lab2_moore.runs/impl_1/lab2_moore.bit.

GUI 합성·구현·bit 생성까지 확인했다. 장치 기록과 보드 사진·영상은 학생이 실습 장비에서 수행한다.

타이밍과 경고 해석

WNS=999997.250 ns, WHS=0.122 ns. Setup·Hold 실패 endpoint는 각각 0이다. 주 클럭 제약은 1,000,000 ns다.

TIMING-18: 외부 입출력 지연 관련 경고다. 비동기 입력에는 false path를 적용했고 LED 출력 지연은 지정하지 않았다. 내부 타이밍 통과가 모든 외부 입출력 타이밍을 보장하지는 않는다.

CFGBVS-1: 설정 बैं크 전압 속성이 없다. 보드 회로도와 설정 전압을 확인하여 값을 정한다. 경고만 없애려고 임의의 전압을 입력하지 않는다.

장치에서 동작 확인

1. 보드 전원·JTAG·주 클럭 1 kHz 설정을 확인한다.
2. Open Hardware Manager → Open target → Auto Connect.
3. Program Device에서 방금 생성한 bit 파일을 선택한다.
4. 초기화 뒤 입력·버튼·출력을 관찰하고 예상과 비교한다.
5. 사진·영상과 관찰 결과를 실험 후 레포트에 기록한다.

Moore 보드 조작 순서

1. K4로 초기화한다. LED[1:0]=00.
2. SW1=1로만 바꾼다. N8을 누르지 않으면 00 유지.
3. N8을 누르고 놓는다. 01로 전이.
4. SW1=0에서 N8을 누르고 놓는다. 01 유지.
5. SW1=1로 바꾸고 N8을 두 번 누르고 놓는다. 10 → 00.

실험 후 레포트와 GitHub

1. 도구 버전·source commit·XDC·bit 해시·타이밍과 경고를 적는다.
2. 실제 기록 화면과 보드 전체 사진을 포함한다.
3. 버튼 누름과 출력 변화가 함께 보이는 영상을 찍는다.
4. 통합판은 8개 모드 번호·LCD 이름·회로 출력을 보여 준다.
5. 소스·실험 전후 레포트·사진·영상 링크를 GitHub에서 연결한다.