

LAB 2 · Mealy 상태 머신

VS Code에서 직접 작성·검증한 다음 장비로 확인한다.

작성일 2026. 09. 10. · 이해리

Vivado 실습

목차

프로젝트 시작

RTL·TB·XDC 직접 작성

VS Code 시뮬레이션과 수정

구현과 장치 기록


레포트 공통 예습 전체 목차

v2.0.1 템플릿을 새 이름으로 clone


Windows PowerShell에서 한 줄씩 실행한다.

```
git clone --branch v2.0.1 `
https://github.com/Glaysia/fpga-lab-template.git `
lab2_07_mealy
cd lab2_07_mealy
git switch -c main
code LAB1.code-workspace
```

File → New Window



Ctrl+Shift+N 또는 File → New Window. 새 창을 연다.



File → Open Workspace from File...을 누른다.

workspace와 추천 확장

1. lab2_07_mealy 폴더에서 LAB1.code-workspace 선택 → Open.
2. Explorer에 PROJECT 하나와 src.sim.constraints.tools가 보이는지 확인.
3. Extensions → @recommended를 검색.
4. slang.VaporView.vscode-pdf의 Install을 누른다.
5. Python과 Icarus 실행 파일은 별도로 설치되어 있어야 한다.

v2.0.1 편집기와 시뮬레이터

1. slang 확장·서버는 0.3.0을 기준으로 확인한다. 추천 목록은 버전을 고정하지 않는다.
2. 템플릿의 .slang/server.json은 src.sim 탐색용이다. 새 RTL은 simulation.json에도 직접 등록한다.
3. Ctrl+Shift+P → slang: Show Output. 서버 오류가 있으면 README의 버전 확인·재시작 절차를 따른다.
4. slang.path에 다른 사람의 설치 경로를 복사하지 않는다. 직접 지정할 때는 User 설정에 자신의 경로를 쓴다.
5. VS Code 02 Simulate는 Icarus, Vivado Run Behavioral Simulation은 XSim이다.

템플릿 도구 설치·오류 해결 안내

시뮬레이션 도구 확인

1. Terminal → Run Task... → 01 Check tools.
2. Git·Python·iverilog·vvp의 버전이 출력되는지 확인한다.
3. 도구를 찾지 못하면 설치 경로를 PATH에 추가하고 VS Code를 다시 연다.

```
git --version  
python --version  
iverilog -V  
vvp -V
```

빈 파일에서 시작

1. src/design.v를 우클릭 → Rename. 첫 RTL 파일명으로 바꾼다.
2. 추가 RTL은 src를 우클릭 → New File로 만든다.
3. sim/tb_design.v를 이번 TB 파일명으로 바꾼다.
4. constraints/pins.xdc를 이번 XDC 파일명으로 바꾼다.
5. 뒤의 코드 화면을 보며 작성하고 File → Save All.

이번 프로젝트에 작성할 파일

역할	경로
src	src/mealy_toggle.v
src	src/input_frontend.v
src	src/lab2_mealy.v
sim	sim/tb_mealy_toggle.sv
constraints	constraints/lab2_mealy.xdc

simulation.json의 세 항목

`sources`: 앞 표의 `src/` 파일 경로를 배열로 넣는다.

`testbench`: `sim/tb_mealy_toggle.sv`

`simulation_top`: `tb_mealy_toggle`

큰따옴표·대괄호·심표를 확인한다. `module` 이름에는 파일 확장자를 붙이지 않는다.

simulation.json · 1-9행

simulation.json를 열고 해당 구간을 직접 입력한다.

```
1  {  
2    "sources": [  
3      "src/mealy_toggle.v",  
4      "src/input_frontend.v",  
5      "src/lab2_mealy.v"  
6    ],  
7    "testbench": "sim/tb_mealy_toggle.sv",  
8    "simulation_top": "tb_mealy_toggle"  
9  }
```

이번 회로의 관찰 방법

SW1(sw[7]): 입력. 1에서 버튼을 누르면 상태 전환. 버튼 없이 SW1을 바뀌도 동기화 지연 후 출력 변화. LED[2]=상태, LED[1:0]=출력.

입력 스위치를 먼저 정한 다음 버튼을 누른다.

Mealy: 상태와 입력으로 출력 계산

state는 상승 에지에서 바뀌는 1비트 레지스터다. value는 state와 bit_in을 읽는 조합 출력이다.

enable=1, bit_in=1인 상승 에지마다 state를 반전한다. bit_in=0이면 상태는 유지한다.

enable=0은 상태 전이만 멈춘다. bit_in을 바꾸면 상태가 그대로여도 value는 달라질 수 있다.

상태 전이 표와 출력 표를 구분

현재 state	bit_in	value	enable=1 에지 뒤 state
S0 / 0	0	00	S0
S0 / 0	1	10	S1
S1 / 1	0	00	S1
S1 / 1	1	01	S0

표의 value는 현재 상태 기준이다. 입력 1을 유지하고 에지를 지나면 상태가 바뀌므로 출력도 다시 계산된다. rst=1인 에지는 state=0이 우선이다.

리셋인데 출력이 0이 아닐 수 있다

rst는 state를 초기화한다. assign value에는 rst 조건이 없다.

bit_in=1인 채 리셋 에지를 지나면 state=0, value=10이다.
{state,value}=010이 정상 기대값이다.

bit_in을 0으로 내려야 value=00이 된다. 이 동작을 TB의 마지막 두
검사와 대조한다.

mealy_toggle.v · 1-13행

src/mealy_toggle.v를 열고 해당 구간을 직접 입력한다.

```
1  `timescale 1ns/1ps
2  module mealy_toggle (
3      input wire clk, rst, enable, bit_in,
4      output reg state,
5      output wire [1:0] value
6  );
7      always @(posedge clk) begin
8          if (rst) state <= 1'b0;
9          else if (enable && bit_in) state <= ~state;
10     end
11     // Reset changes state at the rising edge; value is combinational.
12     assign value = !bit_in ? 2'b00 : (state ? 2'b01 : 2'b10);
13 endmodule
```

input_frontend.v · 1-16행

src/input_frontend.v를 열고 해당 구간을 직접 입력한다.

```
1  timescale 1ns/1ps
2  // Main clock is 1 kHz: STABLE_CYCLES=20 means 20 ms.
3  // Set switches first, then press the button; the bus is not an atomic CDC.
4  module input_frontend #(parameter integer STABLE_CYCLES = 20) (
5      input wire clk, rst, button,
6      input wire [7:0] sw,
7      output wire reset,
8      output reg press,
9      output wire [7:0] switches
10 );
11     (* ASYNC_REG = "TRUE" *) reg [1:0] reset_pipe;
12     (* ASYNC_REG = "TRUE" *) reg button_meta, button_sync;
13     (* ASYNC_REG = "TRUE" *) reg [7:0] sw_meta, sw_sync;
14     localparam integer WIDTH = (STABLE_CYCLES < 2) ? 1 : $clog2(STABLE_CYCLES);
15     reg [WIDTH-1:0] count;
16     reg accepted;
```

input_frontend.v · 17-32행

src/input_frontend.v를 열고 해당 구간을 직접 입력한다.

```
17 assign reset = reset_pipe[1];
18 assign switches = sw_sync;
19 // Asynchronous assertion; release follows two main-clock edges.
20 always @(posedge clk or posedge rst) begin
21     if (rst) reset_pipe <= 2'b11;
22     else reset_pipe <= {reset_pipe[0], 1'b0};
23 end
24 always @(posedge clk or posedge reset) begin
25     if (reset) begin
26         button_meta <= 0; button_sync <= 0;
27         sw_meta <= 0; sw_sync <= 0;
28     end else begin
29         button_meta <= button; button_sync <= button_meta;
30         sw_meta <= sw; sw_sync <= sw_meta;
31     end
32 end
```

input_frontend.v · 33–46행

src/input_frontend.v를 열고 해당 구간을 직접 입력한다.

```
33     always @(posedge clk or posedge reset) begin
34         if (reset) begin
35             count <= 0; accepted <= 0; press <= 0;
36         end else begin
37             press <= 0;
38             if (button_sync == accepted) count <= 0;
39             else if (count == STABLE_CYCLES - 1) begin
40                 accepted <= button_sync;
41                 count <= 0;
42                 press <= button_sync;
43             end else count <= count + 1'b1;
44         end
45     end
46 endmodule
```

lab2_mealy.v · 1-16행

src/lab2_mealy.v를 열고 해당 구간을 직접 입력한다.

```
1 | timescale 1ns/1ps
2 | // Combo II-DLD S75. Main clock B6 MUST be set to 1 kHz.
3 | // K4: reset. N8: step button. DIPSW1..8 = sw[7]..sw[0].
4 | module lab2_mealy #(parameter integer STABLE_CYCLES = 20) (
5 |     input wire clk, rst, button,
6 |     input wire [7:0] sw,
7 |     output wire [7:0] led
8 | );
9 |     wire reset, press;
10 |    wire [7:0] switches;
11 |    input_frontend #(.STABLE_CYCLES(STABLE_CYCLES)) inputs(
12 |        clk, rst, button, sw, reset, press, switches);
13 |    wire state;
14 |    wire [1:0] value;
15 |    mealy_toggle core(clk, reset, press, switches[7], state, value);
16 |    assign led = {5'b00000, state, value};
```


lab2_mealy.v · 17-17행

src/lab2_mealy.v를 열고 해당 구간을 직접 입력한다.

```
17  endmodule
```

클록 사이와 에지 뒤를 함께 검사

검사 시각	자극 / 결과	{state,value}
6 ns	reset, 입력 0	000
7 ns	입력만 1	010
16 ns	enable=0 유지	010
26 ns	enable=1 전이	101
27 ns	입력만 0	100
36 ns	입력 0 상태 유지	100

전이·리셋 뒤의 조합 출력

검사 시각	자극 / 결과	{state,value}
37 ns	S1에서 입력만 1	101
46 ns	S0로 전이	010
56 ns	S1로 다시 전이	101
66 ns	입력 1인 채 리셋	010
67 ns	입력만 0	000

총 11개 검사다. 7·27·37·67 ns는 에지 사이 출력 변화를 비교하므로 파형을 상승 에지만 찍어서 설명하지 않는다.

tb_mealy_toggle.sv · 1-16행

sim/tb_mealy_toggle.sv를 열고 해당 구간을 직접 입력한다.

```
1 timescale 1ns/1ps
2 module tb_mealy_toggle;
3 reg clk=0, rst=1;
4 integer checks=0;
5 always #5 clk=~clk;
6 task step; begin @(posedge clk); #1; end endtask
7 task check(input condition, input [8*100-1:0] description);
8 begin
9     checks=checks+1;
10    if (condition !== 1'b1) begin
11        $display("LAB2_FAIL %0s time=%0t",description,$time);
12        $fatal(1,"check failed");
13    end
14 end
15 endtask
16 task finish;
```

tb_mealy_toggle.sv · 17-32행

sim/tb_mealy_toggle.sv를 열고 해당 구간을 직접 입력한다.

```
17 begin
18     $display("LAB2_PASS mealy_toggle checks=%0d",checks);
19     $finish;
20 end
21 endtask
22 initial begin $dumpfile("wave.vcd"); $dumpvars(0,tb_mealy_toggle); end
23 initial begin #100000; $fatal(1,"watchdog timeout"); end
24 reg enable=0, bit_in=0;
25 wire state;
26 wire [1:0] value;
27 mealy_toggle dut(clk,rst,enable,bit_in,state,value);
28 initial begin
29     step; check({state,value}===3'b000,"reset input zero"); rst=0;
30     bit_in=1; #1; check({state,value}===3'b010,"S0 input changes between clocks");
31     step; check({state,value}===3'b010,"disabled state still has Mealy output");
32     enable=1; step; check({state,value}===3'b101,"transition to S1");
```

tb_mealy_toggle.sv · 33–41행

sim/tb_mealy_toggle.sv를 열고 해당 구간을 직접 입력한다.

```
33 bit_in=0; #1; check({state,value}===3'b100,"s1 input zero immediately");
34 step; check(state===1,"input zero holds s1");
35 bit_in=1; #1; check(value===1,"s1 pre-edge value");
36 step; check({state,value}===3'b010,"transition to s0");
37 step; check(state===1,"toggle again");
38 rst=1; step; check({state,value}===3'b010,"reset state with input one");
39 bit_in=0; #1; check(value===0,"clear combinational output"); finish;
40 end
41 endmodule
```

XDC를 직접 작성한다

1. constraints 폴더의 XDC를 열고 전체 내용을 입력한다.
2. get_ports의 이름과 비트 번호를 board top 선언과 대조한다.
3. 같은 핀을 서로 다른 포트에 중복 지정하지 않는다.
4. File → Save All. Icarus 기능 시뮬레이션은 XDC를 사용하지 않는다.

lab2_mealy.xdc · 1-16행

constraints/lab2_mealy.xdc를 열고 해당 구간을 직접 입력한다.

```
1  # Combo II-DLD S75 / xc7s75fgga484-1 / main clock 1 kHz.
2  # Pin source and array polarity: evidence/board-pin-provenance.json.
3  set_property PACKAGE_PIN B6 [get_ports {clk}]
4  set_property IOSTANDARD LVCMOS33 [get_ports {clk}]
5  set_property PACKAGE_PIN K4 [get_ports {rst}]
6  set_property IOSTANDARD LVCMOS33 [get_ports {rst}]
7  set_property PACKAGE_PIN N8 [get_ports {button}]
8  set_property IOSTANDARD LVCMOS33 [get_ports {button}]
9  set_property PACKAGE_PIN U4 [get_ports {sw[0]}]
10 set_property IOSTANDARD LVCMOS33 [get_ports {sw[0]}]
11 set_property PACKAGE_PIN V4 [get_ports {sw[1]}]
12 set_property IOSTANDARD LVCMOS33 [get_ports {sw[1]}]
13 set_property PACKAGE_PIN W1 [get_ports {sw[2]}]
14 set_property IOSTANDARD LVCMOS33 [get_ports {sw[2]}]
15 set_property PACKAGE_PIN W4 [get_ports {sw[3]}]
16 set_property IOSTANDARD LVCMOS33 [get_ports {sw[3]}]
```


lab2_mealy.xdc · 17-32행

constraints/lab2_mealy.xdc를 열고 해당 구간을 직접 입력한다.

```
17 set_property PACKAGE_PIN T1 [get_ports {sw[4]}]
18 set_property IOSTANDARD LVCMOS33 [get_ports {sw[4]}]
19 set_property PACKAGE_PIN U2 [get_ports {sw[5]}]
20 set_property IOSTANDARD LVCMOS33 [get_ports {sw[5]}]
21 set_property PACKAGE_PIN W3 [get_ports {sw[6]}]
22 set_property IOSTANDARD LVCMOS33 [get_ports {sw[6]}]
23 set_property PACKAGE_PIN Y1 [get_ports {sw[7]}]
24 set_property IOSTANDARD LVCMOS33 [get_ports {sw[7]}]
25 set_property PACKAGE_PIN N5 [get_ports {led[0]}]
26 set_property IOSTANDARD LVCMOS33 [get_ports {led[0]}]
27 set_property PACKAGE_PIN M1 [get_ports {led[1]}]
28 set_property IOSTANDARD LVCMOS33 [get_ports {led[1]}]
29 set_property PACKAGE_PIN M3 [get_ports {led[2]}]
30 set_property IOSTANDARD LVCMOS33 [get_ports {led[2]}]
31 set_property PACKAGE_PIN M7 [get_ports {led[3]}]
32 set_property IOSTANDARD LVCMOS33 [get_ports {led[3]}]
```

lab2_mealy.xdc · 33-42행

constraints/lab2_mealy.xdc를 열고 해당 구간을 직접 입력한다.

```
33 set_property PACKAGE_PIN N7 [get_ports {led[4]}]
34 set_property IOSTANDARD LVCMOS33 [get_ports {led[4]}]
35 set_property PACKAGE_PIN M2 [get_ports {led[5]}]
36 set_property IOSTANDARD LVCMOS33 [get_ports {led[5]}]
37 set_property PACKAGE_PIN M4 [get_ports {led[6]}]
38 set_property IOSTANDARD LVCMOS33 [get_ports {led[6]}]
39 set_property PACKAGE_PIN L4 [get_ports {led[7]}]
40 set_property IOSTANDARD LVCMOS33 [get_ports {led[7]}]
41 create_clock -name trainer_1khz -period 1000000.000 [get_ports clk]
42 set_false_path -from [get_ports {rst button sw[*]}]
```

VS Code에서 먼저 시뮬레이션

1. File → Save All.
2. Terminal → Run Task... → 02 Simulate.
3. 첫 오류가 있으면 파일 경로·행 번호와 이전 행의 세미콜론부터 확인.
4. LAB2_PASS 또는 LAB2_INTEGRATED_PASS와 검사 수·종료 시각 확인.
5. Terminal → Run Task... → 03 Open waveform.

파형에서 확인할 신호

1. clk·rst·제어 입력·저장값·출력을 파형에 추가한다.
2. 상승 에지 직전 입력과 에지 뒤 상태를 비교한다.
3. 리셋 우선·enable=0 유지·마지막 검사 시각을 확인한다.
4. 출력만 본 화면과 전체 파형을 각각 저장한다.
5. 새 실행 로그와 파형인지 확인한다. 이전 PASS를 재사용하지 않는다.

정상 실행의 기준

```
LAB2_PASS mealy_toggle checks=11
```

Icarus 종료 시각: 67ns. 로그가 ps로 표시되면 1,000으로 나눠 ns와 비교한다.

이 수치는 교안의 입력 순서·TB·파라미터에 대한 기준이다.


검사 수만 보지 말고 예상 상태와 실제 파형이 일치하는 이유를 설명한다.

Mealy 자기검사 통과

```
LAB2_PASS mealy_toggle checks=11
```


Ctrl+Shift+B 또는 Terminal → Run Task... → 02 Simulate. LAB2_PASS mealy_toggle checks=11을 확인한다. 종료 시각 67000 ps는 67 ns다.

파형 확장 활성화




Extensions에서 @installed vaporview 검색. 꺼져 있으면 Enable 옆 화살표 → Enable (Workspace). 설치되어 있지 않으면 앞의 추천 확장 절차를 따른다.

파형 파일 열기




build/sim/wave.vcd를 연다. 빈 파형 화면에서 Netlist View를 누른다.
텍스트로 열리면 탭 우클릭 → Reopen Editor With... → VaporView.

테스트벤치 신호 추가




tb_mealy_toggle를 펼치고 이름을 우클릭 → Add All Variables in Scope (Shallow). bit_in·checks·clk·enable·rst·state·value가 추가된다.

검사 번호를 십진수로



파형의 checks 이름을 우클릭 → Format Values → Decimal (Unsigned).
검사 번호를 0부터 11까지 읽을 수 있다. 짧은 검사 구간은 확대해서 확인한다.

상태와 조합 출력을 함께 비교



Zoom Fit을 누르고 이름 열을 넓힌다. 단위는 ps다. 12500 ps = 12.5 ns, 전체 실행은 67 ns다. state와 value가 바뀌는 시점을 각각 clk·bit_in과 비교한다.

클록 사이 출력 변화 읽기

5 ns 에지에서 state=0으로 리셋한다. 6 ns에 bit_in=1로 바꾸면 다음 클록을 기다리지 않고 value=2가 된다. TB는 7 ns에 확인한다.

25 ns 에지에서 state=1, value=1이 된다. 26 ns에 bit_in=0으로 바꾸면 state는 1인 채 value=0이 된다. 27 ns 검사가 이 차이를 확인한다.

36 ns에 bit_in=1이면 value=1, 45 ns 에지에서 state=0이면 value=2다. enable은 상태 갱신을 제어하며 조합 출력 자체를 끄지 않는다.

수정 실험 · 실패와 복구

1. 정상 로그와 파형을 먼저 보관한다.
2. 두 상태의 입력 1 출력을 서로 바꾸기 TB 기대값은 유지한다.
3. Save All → 02 Simulate. LAB2_FAIL의 검사 이름·시각을 읽는다.
4. 어떤 입력과 이전 상태에서 불일치가 발생했는지 계산한다.
5. RTL을 복구·저장·재실행하고 전체 PASS를 확인한다.

실험 전 레포트

1. 동작 표·상태 전이·타이밍을 예상한다.
2. RTL·TB·XDC·설정의 역할을 설명한다.
3. 정상/변경/복구 3행 비교표와 실행 로그를 넣는다.
4. VS Code 파형을 확대해 입력·이전 상태·다음 상태를 설명한다.
5. 장비 클록·핀·예상 LED 동작을 정리한 뒤 Vivado로 진행한다.

Mealy 파형 · 수정 실험 해설

파형에 `clk.rst.enable.bit_in.state.value`를 추가한다. 6–16 ns와 26–37 ns를 확대하여 입력 변화와 상태 전이를 분리한다.

입력 1일 때 두 상태의 출력 01과 10을 서로 바꾸면 7 ns의 S0 input changes between clocks 검사가 실패한다. 기대값은 {state,value}=010, 변경값은 001이다.

RTL 원복 뒤 11개 PASS와 67 ns 종료를 확인한다. 입력 1인 채 리셋했을 때 value=10인 이유도 레포트에 적는다.

Vivado에서 같은 Mealy 원본 연결

VS Code 정상·변경·원복 검사와 실험 전 레포트를 마친 뒤 시작한다.

설계 Top은 lab2_mealy, 시뮬레이션 Top은 tb_mealy_toggle다. 두 모듈의 용도를 구분한다.

프로젝트 이름과 위치

Project name:

Project location:

☐ Create project subdirectory

Project will be created at: C:/Users/UOS/Documents/ece2_26_2/tmp/lab2-students-0913/lab2_07_mealy/vivado

File → Project → New → Next. 이름은 lab2_mealy, 위치는 자신의 lab2_07_mealy/vivado. Create project subdirectory 해제 → Next.

RTL 프로젝트 선택

- ☒ RTL Project
You will be able to add sources, create block designs in IP Integrator, generate IP, run RTL
- ☒ Do not specify sources at this time
- ☐ Project is an extensible Vitis platform

RTL Project와 Do not specify sources at this time을 선택한다. Next.

정확한 부품 선택

Parts	Boards				
Q· xc7s75fgga484-1		 	(3 matches)		
Part	I/O Pin Count	Available IOBs	LUT Elements	FlipFlops	Block RAMs
xc7s75fgga484-1	484	338	48000	96000	90
xc7s75fgga484-1IL	484	338	48000	96000	90
xc7s75fgga484-1Q	484	338	48000	96000	90

Parts 검색란에 xc7s75fgga484-1을 입력한다. 같은 행 선택 → Next.
-1IL·-1Q와 구분한다.

생성 요약 확인

New Project Summary

- A new RTL project named 'lab2_mealy' will be created.
- The default part and product family for the new project:
Default Part: xc7s75fgga484-1
Family: Spartan-7
Package: fgga484
Speed Grade: -1

lab2_mealy·Spartan-7·fgga484·-1을 확인하고 Finish. 이전 프로젝트가 열려 있으면 저장 상태 확인 후 닫는다.

원본 RTL 참조

+	-	↑	↓		
	Index	Name	Library	Version	Location
●	1	input_frontend.v	xil_defaultlib	N/A	C:/Users/UOS/Documents/ece2_26_2_2/tmp/lab
●	2	lab2_mealy.v	xil_defaultlib	N/A	C:/Users/UOS/Documents/ece2_26_2_2/tmp/lab
●	3	mealy_toggle.v	xil_defaultlib	N/A	C:/Users/UOS/Documents/ece2_26_2_2/tmp/lab

☒ Scan and add RTL include files into project

☐ Copy sources into project

Add Sources → Add or create design sources → Next → Add Files. src의 input_frontend.v·lab2_mealy.v·mealy_toggle.v를 선택하고 OK. Copy sources into project 해제 → Finish. VS Code에서 편집한 원본을 계속 참조한다.

테스트벤치 등록

Specify simulation set: sim_1

+	-	↑	↓			
	Index	Name	Library	Version	Location	
●	1	tb_mealy_toggle.sv	xil_defaultlib	N/A	C:/Users/UOS/Documents/ece2_26_2_2/tmp/l	

- ☒ Scan and add RTL include files into project
- ☐ Copy sources into project
- ☐ Add sources from subdirectories
- ☒ Include all design sources for simulation

Add Sources → Add or create simulation sources → Next → Add Files → sim/tb_mealy_toggle.sv. sim_1과 Include all design sources 유지, Copy sources 해제 → Finish.

XDC 원본 참조

Specify constraint set: constrs_1 (active)

+ - ↑ ↓	
Constraint File	Location
lab2_mealy.xdc	C:\Users\UOS\Documents\ece2_26_2_2\tmp\lab2-students-0913\lab2_07_mealy\constraints

☐ Copy constraints files into project

Add Sources → Add or create constraints → Next → Add Files → constraints/lab2_mealy.xdc. Copy constraints files into project 해제 → Finish.

테스트벤치를 Top으로



Set as Top

Simulation Sources → sim_1을 펼친다. tb_mealy_toggle 우클릭 → Set as Top. 보드용 lab2_mealy와 혼동하지 않는다.


서로 다른 Top 확인

The screenshot displays the Vivado IDE interface. On the left, the 'Simulation Sources' pane shows a project named 'sim_1' (2) which is active. Underneath, two sources are listed: 'tb_mealy_toggle (tb_mealy_toggle.sv) (1)' and 'lab2_mealy (lab2_mealy.v) (2)'. The 'tb_mealy_toggle' source is highlighted with a blue background. Below the sources, there are three tabs: 'Hierarchy', 'Libraries', and 'Compile Order'. On the right, the 'Project Summary' pane shows the following details: Project name: lab2_mealy, Project location: C:/Users/UOS/Documents, Product family: Spartan-7, Project part: xc7s75fpga484-1, and Top module name: lab2_mealy.

Project name	lab2_mealy
Project location	C:/Users/UOS/Documents
Product family	Spartan-7
Project part	xc7s75fpga484-1
Top module name	lab2_mealy

tb_mealy_toggle가 굵게 표시된다. Project Summary의 설계 Top은 lab2_mealy다. 이 상태로 시뮬레이션한다.

XSim 실행



왼쪽 Run Simulation → Run Behavioral Simulation. 컴파일과 elaboration이 끝날 때까지 기다린다.


XSim 11개 검사 통과

```
LAB2_PASS mealy_toggle checks=11
```

```
$finish called at time : 67 ns : File "C:/Us
```

Tcl Console에서 LAB2_PASS mealy_toggle checks=11와 \$finish 67 ns를 확인한다. 1000 ns 실행 요청보다 먼저 TB가 종료되는 것은 정상이다.

전체 파형 확인



파형 탭 더블클릭 → Zoom Fit. state는 유효한 클록에서 바뀌고 value는 bit_in에도 반응한다. 6 ns와 26 ns의 입력 변경을 클록과 대조한다. enable=0이어도 조합 출력은 입력에 반응한다. Icarus와 같은 RTL·TB로 얻은 결과다.

LED 핀 확인

Name	Direction	Neg Diff Pair	Package Pin	Fixed	Bank	I/O Std	
v All ports (19)							
v led (8)	OUT			✓	35	LVC MOS33*	
led[7]	OUT		L4	✓	35	LVC MOS33*	
led[6]	OUT		M4	✓	35	LVC MOS33*	
led[5]	OUT		M2	✓	35	LVC MOS33*	
led[4]	OUT		N7	✓	35	LVC MOS33*	
led[3]	OUT		M7	✓	35	LVC MOS33*	
led[2]	OUT		M3	✓	35	LVC MOS33*	
led[1]	OUT		M1	✓	35	LVC MOS33*	
led[0]	OUT		N5	✓	35	LVC MOS33*	

Open Elaborated Design → OK. 오른쪽 위 I/O Planning → I/O Ports 탭 더블클릭. led를 펼쳐 Package Pin·LVC MOS33을 XDC와 대조한다.

스위치 핀 확인

 SW (8)	IN			✓	34	LVC MOS33*	▼	
 sw[7]	IN		Y1	▼	✓	34	LVC MOS33*	▼
 sw[6]	IN		W3	▼	✓	34	LVC MOS33*	▼
 sw[5]	IN		U2	▼	✓	34	LVC MOS33*	▼
 sw[4]	IN		T1	▼	✓	34	LVC MOS33*	▼
 sw[3]	IN		W4	▼	✓	34	LVC MOS33*	▼
 sw[2]	IN		W1	▼	✓	34	LVC MOS33*	▼
 sw[1]	IN		V4	▼	✓	34	LVC MOS33*	▼
 sw[0]	IN		U4	▼	✓	34	LVC MOS33*	▼

sw를 펼쳐 여덟 핀을 확인한다. DIP SW1은 sw[7] bit_in이다. ON에서 N8 버튼을 누르면 state가 반전된다. 입력이 바뀌면 동기화·안정화 뒤 조합 출력도 바뀐다. 스위치 번호와 비트 번호를 구분한다.

버튼·클록·리셋 핀 확인

Scalar ports (3)							
button	IN		N8	✓	✓	35	LVC MOS33* ✓
clk	IN		B6	✓	✓	36	LVC MOS33* ✓
rst	IN		K4	✓	✓	35	LVC MOS33* ✓

Scalar ports를 펼친다. button=N8, clk=B6, rst=K4다. 19개 포트 모두 LVC MOS33이다. B6 주 클록은 1 kHz로 설정한다.

합성 실행

Launch directory

 <Default Launch Directory>



Options



Launch runs on local host:

Number of jobs:

4



Generate scripts only

왼쪽 Run Synthesis. Launch runs on local host와 jobs를 확인하고 OK.
이 실행은 jobs=4다.

합성 완료

 Synthesis successfully completed.

Next

- ☒ Run Implementation
- ☐ Open Synthesized Design
- ☐ View Reports

Synthesis successfully completed를 확인한다. Run Implementation 선택
→ OK.

구현 실행

Launch directory

 <Default Launch Directory>



Options



Launch runs on local host:

Number of jobs:

4



Generate scripts only

Launch runs on local host와 jobs를 확인하고 OK. 구현 도중에는 RTL·XDC를 수정하지 않는다.

구현 완료

 Implementation successfully completed.

Next

☐ Open Implemented Design

☒ Generate Bitstream

☐ View Reports

Implementation successfully completed를 확인한다. Generate Bitstream 선택 → OK.

비트스트림 생성 실행

Launch directory

 <Default Launch Directory>



Options



Launch runs on local host:

Number of jobs:

4



Generate scripts only

Launch runs on local host와 jobs를 확인하고 OK. write_bitstream 완료까지 기다린다.

비트스트림 생성 완료

 Bitstream Generation successfully completed.

Next

- ☒ Open Implemented Design
- ☐ View Reports
- ☐ Open Hardware Manager
- ☐ Generate Memory Configuration File

Bitstream Generation successfully completed 확인. Open Implemented Design → OK. 이전 Elaborated Design을 닫을지 물으면 Yes.

타이밍 확인

Design Timing Summary

Setup		Hold	
Worst Negative Slack (WNS)	999997.750 ns	Worst Hold Slack (WHS)	0.122 ns
Total Negative Slack (TNS)	0.000 ns	Total Hold Slack (THS)	0.000 ns
Number of Failing Endpoints	0	Number of Failing Endpoints	0
Total Number of Endpoints	22	Total Number of Endpoints	22

Timing → Design Timing Summary. Setup·Hold의 slack과 Number of Failing Endpoints를 확인한다.

검사 결과와 생성 파일

XSim: LAB2_PASS mealy_toggle checks=11, 67 ns 종료. Icarus와 같은 TB와 원복한 RTL을 사용했다.

생성 파일: vivado/lab2_mealy.runs/impl_1/lab2_mealy.bit.

GUI 합성·구현·bit 생성까지 확인했다. 장치 기록과 보드 사진·영상은 학생이 실습 장비에서 수행한다.

타이밍과 경고 해석

WNS=999997.750 ns, WHS=0.122 ns. Setup·Hold 실패 endpoint는 각각 0이다. 주 클럭 제약은 1,000,000 ns다.

TIMING-18: 외부 입출력 지연 관련 경고다. 비동기 입력에는 false path를 적용했고 LED 출력 지연은 지정하지 않았다. 내부 타이밍 통과가 모든 외부 입출력 타이밍을 보장하지는 않는다.

CFGBVS-1: 설정 बैं크 전압 속성이 없다. 보드 회로도와 설정 전압을 확인하여 값을 정한다. 경고만 없애려고 임의의 전압을 입력하지 않는다.

장치에서 동작 확인

1. 보드 전원·JTAG·주 클럭 1 kHz 설정을 확인한다.
2. Open Hardware Manager → Open target → Auto Connect.
3. Program Device에서 방금 생성한 bit 파일을 선택한다.
4. 초기화 뒤 입력·버튼·출력을 관찰하고 예상과 비교한다.
5. 사진·영상과 관찰 결과를 실험 후 레포트에 기록한다.

버튼 없이 출력이 바뀌는 장면

조작	LED[2:0]
K4 초기화, SW1=0	000
SW1=1, N8 누르지 않음	010
N8 한 번	101
SW1=0, N8 누르지 않음	100
SW1=0에서 N8 한 번	100
SW1=1 후 N8 한 번	010

LED2는 state, LED[1:0]은 value다. 실제 SW1은 동기화 회로를 거친다.
버튼 없이 출력이 바뀌지만 물리 스위치 변화와 지연 없이 즉시 같아지는
것은 아니다.

실험 후 레포트와 GitHub

1. 도구 버전·source commit·XDC·bit 해시·타이밍과 경고를 적는다.
2. 실제 기록 화면과 보드 전체 사진을 포함한다.
3. 버튼 누름과 출력 변화가 함께 보이는 영상을 찍는다.
4. 통합판은 8개 모드 번호·LCD 이름·회로 출력을 보여 준다.
5. 소스·실험 전후 레포트·사진·영상 링크를 GitHub에서 연결한다.