

LAB 3 · FPGA 응용회로 공통 예습

전자전기컴퓨터설계실험II

PWM·구동기·표시장치·직렬통신을 50 MHz 단일 클럭으로 구현한다.

9월 28일 실습을 위한 공통 안내

작성일 2026. 09. 21. · 이해리

목차

- 01 · 7개 실험과 공통 규칙
- 02 · 단일 클럭·clock-enable·비동기 입력
- 03 · Icarus와 XSim 검증
- 04 · Vivado 구현과 보드 안전
- 05 · 실험 전후 레포트와 제출

LAB3 필수 실험

번호	실험	설계 top
19	PWM LED 밝기	lab3_led_pwm
20	RGB LED PWM	lab3_rgb_pwm
21	피에조 단일 음	lab3_piezo
22	스텝모터 위상 제어	lab3_stepper
23	MM:SS 시계	lab3_mmss_clock
24	문자 LCD 제어	lab3_character_lcd
25	PC-FPGA UART 에코	lab3_uart_echo

7개를 개별 프로젝트로 진행한다. 통합판과 명령줄 Vivado 구현은 이번 필수 범위에 포함하지 않는다.

한 실험을 끝내는 순서

1. v2.0.2 빈 템플릿 clone → 자신의 main 브랜치 생성.
2. RTL·TB·XDC·simulation.json 직접 작성.
3. VS Code에서 01 Check tools → 02 Simulate → 03 Open waveform.
4. 실험 전 레포트에 원리·예상값·PASS·파형·수정 실험 정리.
5. Vivado GUI에서 같은 원본으로 XSim → 합성 → 구현 → bit 생성.
6. 보드 기록 → 사진·영상·관찰 → GitHub·실험 후 레포트 제출.

공통 시작 명령

실험마다 마지막 폴더 이름만 바꾼다.

```
1 git clone --branch v2.0.2 https://github.com/Glaysia/fpga-lab-template.git lab3_19_led_pwm
2 cd lab3_19_led_pwm
3 git switch -c main
4 code FPGA.code-workspace
```

완성 예시 저장소를 clone하는 절차가 아니다. 빈 템플릿에 교안의 원본을 직접 작성한다.

50 MHz 단일 클록

최상위 입력 `clk_50mhz`는 MAIN CLOCK F, 50 MHz다. 클록 주기는 20 ns다.

LED PWM, 모터 step, 1초 tick, LCD tick, UART bit timing은 counter가 만드는 clock-enable로 제어한다.

주파수를 parameter로 받는 하위 모듈은 일반 이름 `clk`를 쓸 수 있다.
분주한 일반 신호는 다른 `always` 블록의 `clk`로 사용하지 않는다.

파라미터 계산

기능	기준 계산
PWM 주기	$\text{CLK_HZ} / \text{PWM_HZ}$
피에조 반주기	$\text{CLK_HZ} / (2 \cdot \text{TONE_HZ})$
모터 step 간격	$\text{CLK_HZ} / \text{STEP_HZ}$
1초 tick	CLK_HZ 클록마다 1회
UART bit	반올림한 $\text{CLK_HZ} / \text{BAUD}$

나눗셈 결과와 counter 범위를 계산한 뒤 parameter가 0이 되는 조건을 피한다.

비동기 입력 처리

버튼·UART RX는 FPGA clk와 무관한 시점에 바뀐다. 첫 두 플립플롭으로 동기화한다.

기계식 버튼은 동기화 뒤 안정 시간을 확인하고 눌림당 한 클록 펄스를 만든다.

방향·enable 같은 레벨 입력도 두 단계 동기화를 거친다. 시뮬레이션은 메타안정성 자체가 아니라 동기화 이후의 디지털 순서를 검사한다.

Icarus 기능 시뮬레이션

TB는 실제 시간 상수를 작은 parameter로 덮어서 빠르게 실행한다.

정상 경로만 보지 말고 0PASS 문자열·검사 수·종료 시각과 파형을 함께 보관한다. XDC는 Icarus가 읽지 않으므로 핀 검증과 구분한다.

Vivado XSim 교차 확인

Vivado Simulation Sources에 Icarus에서 사용한 같은 TB를 등록한다.

Run Behavioral Simulation 뒤 같은 PASS marker가 나오는지 확인한다.

파형에서 clk_50mhz·rst_p·입력·내부 counter 또는 state·출력을 함께 보고
유효 에지 전후를 설명한다.

기능 PASS의 한계

기능 시뮬레이션은 RTL의 디지털 동작을 검증한다. 실제 핀 번호·IOSTANDARD·배선·전원·부품 특성은 포함하지 않는다.

합성·구현·DRC·timing·bitstream 성공은 보드 관찰을 대신하지 않는다.

레포트에서 자동검사 결과, 구현 결과, 실제 관찰을 서로 구분한다.

Vivado 구현 체크

1. Part: xc7s75fgga484-1.
2. Design top과 Simulation top을 구분한다.
3. 모든 top port에 PACKAGE_PIN과 LVCMOS33을 적용한다.
4. clk_50mhz에 20.000 ns create_clock이 적용되었는지 확인한다.
5. DRC 오류 0, timing WNS 0 이상, bitstream 완료를 기록한다.

외부 부품을 연결할 때

전원을 끄고 회로와 공통 GND를 먼저 연결한다. 모터는 FPGA 핀에서 직접 구동하지 않고 드라이버와 별도 전원을 사용한다.

LCD 전원·논리 전압·대비 연결을 확인한다. UART는 TX↔RX를 교차하고 전압 레벨과 GND를 확인한다.

피에조·LED·7세그먼트의 극성과 보드 회로도를 확인한다.

실험 전 레포트

회로 목적, 블록 흐름, 파라미터 계산, 상태 또는 타이밍 표를 적는다.

RTL·TB·XDC의 역할을 설명하고 TB 자극과 기대 결과를 표로 만든다.

Icarus PASS와 파형, 한 항목 수정 실험과 복구 결과를 넣는다. 실제 보드에서 확인할 항목을 미리 적는다.

실험 후 레포트와 GitHub

XSim PASS·파형, 핀·DRC·timing·bitstream 결과를 기록한다.

실제 보드 사진과 입력부터 출력까지 보이는 영상, 관찰값과 예상값의 차이를 설명한다.

GitHub URL과 최종 commit hash를 넣는다. 생성된 build·Vivado 파일을 소스처럼 commit하지 않는다.