

LAB3-20 · RGB LED PWM

전자전기컴퓨터설계실험II · FPGA 응용 실습

R·G·B 버튼으로 세 PWM duty를 독립적으로 바꾸고 네 개 RGB LED에 출력한다.

Vivado 2026.1 · FPGA Part xc7s75fgga484-1

작성일 2026. 09. 21. · 이해리

목차

동작과 검증 목표

v2.0.2 프로젝트 시작

RTL·TB·XDC 직접 작성

VS Code·Icarus 시뮬레이션

Vivado XSim·비트스트림

보드 실험과 레포트

이번 회로의 목표

R·G·B 버튼으로 세 PWM duty를 독립적으로 바꾸고 네 개 RGB LED에 출력한다.

핵심 개념: 독립 PWM 채널, 공통 주기, 색 혼합, 입력 원펄스

기능 TB: tb_rgb_pwm

예상 PASS: LAB3_RGB_PWM_PASS checks=2

입출력과 보드 연결

clk_50mhz B6 · rst_p K4 · R/G/B 버튼 N8/N4/N1 · RGB LED 12개 핀

모든 순차 로직은 MAIN CLOCK F의 50 MHz만 사용한다. 느린 동작은 내부 clock-enable로 만든다.

XDC의 포트 이름은 top module 선언과 글자·대소문자까지 같아야 한다.

TB가 자동으로 확인하는 범위

R=20%, G=50%, B=80%의 HIGH 폭과 R 채널만 한 단계 증가하는 조건을 검사한다.

시뮬레이션 파라미터는 실제 동작의 순서와 경계 조건을 유지하면서 시간을 줄인다.

PASS는 디지털 기능 검사 결과다. 핀 배선, 전기 규격, 실제 부품의 물리 동작은 보드 단계에서 확인한다.

v2.0.2 템플릿을 새 이름으로 clone

PowerShell에서 한 줄씩 실행한다.

```
1 git clone --branch v2.0.2 https://github.com/Glaysia/fpga-lab-template.git lab3_20_rgb_pwm
2 cd lab3_20_rgb_pwm
3 git switch -c main
4 code FPGA.code-workspace
```

태그 clone 직후 detached HEAD 안내는 정상이다. git switch -c main으로 자신의 이력을 시작한다.

빈 템플릿에서 만들 파일

경로	파일
src/	button_onepulse.v, lab3_rgb_pwm.v, pwm_channel.v
sim/	tb_rgb_pwm.sv
constraints/	lab3_rgb_pwm.xdc
프로젝트 루트	simulation.json

기존 빈 파일은 이름을 바꾸고, 필요한 추가 RTL은 src에 새로 만든다.

simulation.json 확인

sources에는 모든 RTL 파일을 의존 순서에 맞춰 넣는다.

testbench는 sim/tb_rgb_pwm.sv, simulation_top은 tb_rgb_pwm다.

설계 top lab3_rgb_pwm은 Vivado 합성에서 선택한다. TB module을 합성 top으로 선택하지 않는다.

코드를 읽고 입력하는 기준

다음 코드 화면은 줄 번호와 파일명이 원본 프로젝트와 연결되어 있다.

RTL은 합성 가능한 회로, TB는 입력 자극과 기대값 비교, XDC는 핀과 20 ns 클록 제약을 담당한다.

코드를 붙여 넣는 것으로 끝내지 말고 counter 폭, 파라미터 계산, 리셋 우선순위, 출력 시점을 설명할 수 있어야 한다.

simulation.json · 1-5행

```
1 {  
2   "sources": ["src/button_onepulse.v", "src/pwm_channel.v", "src/lab3_rgb_pwm.v"],  
3   "testbench": "sim/tb_rgb_pwm.sv",  
4   "simulation_top": "tb_rgb_pwm"  
5 }
```

button_onepulse.v · 1-18행

```
1 `timescale 1ns/1ps
2 module button_onepulse #(
3     parameter integer STABLE_CYCLES = 1_000_000
4 ) (
5     input wire clk,
6     input wire rst_p,
7     input wire button,
8     output reg pulse
9 );
10 (* ASYNC_REG = "TRUE" *) reg button_meta;
11 (* ASYNC_REG = "TRUE" *) reg button_sync;
12 localparam integer COUNT_WIDTH = (STABLE_CYCLES < 2) ? 1 : $clog2(STABLE_CYCLES);
13 reg [COUNT_WIDTH-1:0] stable_count;
14 reg accepted;
15
16 always @(posedge clk or posedge rst_p) begin
17     if (rst_p) begin
18         button_meta <= 1'b0;
```

button_onepulse.v · 19-36행

```
19         button_sync <= 1'b0;
20     end else begin
21         button_meta <= button;
22         button_sync <= button_meta;
23     end
24 end
25
26 always @(posedge clk or posedge rst_p) begin
27     if (rst_p) begin
28         stable_count <= {COUNT_WIDTH{1'b0}};
29         accepted <= 1'b0;
30         pulse <= 1'b0;
31     end else begin
32         pulse <= 1'b0;
33         if (button_sync == accepted) begin
34             stable_count <= {COUNT_WIDTH{1'b0}};
35         end else if (stable_count == STABLE_CYCLES - 1) begin
36             stable_count <= {COUNT_WIDTH{1'b0}};
```

button_onepulse.v · 37–44행

```
37         accepted <= button_sync;  
38         pulse <= button_sync;  
39     end else begin  
40         stable_count <= stable_count + 1'b1;  
41     end  
42 end  
43 end  
44 endmodule
```

lab3_rgb_pwm.v · 1-18행

```
1 `timescale 1ns/1ps
2 module lab3_rgb_pwm #(
3     parameter integer CLK_HZ = 50_000_000,
4     parameter integer PWM_HZ = 1_000,
5     parameter integer LEVELS = 10,
6     parameter integer DEBOUNCE_CYCLES = 1_000_000
7 ) (
8     input wire clk_50mhz,
9     input wire rst_p,
10    input wire button_r,
11    input wire button_g,
12    input wire button_b,
13    output wire [3:0] led_r,
14    output wire [3:0] led_g,
15    output wire [3:0] led_b
16 );
17 wire press_r, press_g, press_b;
18 wire pwm_r, pwm_g, pwm_b;
```

lab3_rgb_pwm.v · 19-36행

```
19 reg [3:0] level_r, level_g, level_b;
20
21 button_onepulse #(.STABLE_CYCLES(DEBOUNCE_CYCLES)) u_button_r (
22     .clk(clk_50mhz), .rst_p(rst_p), .button(button_r), .pulse(press_r));
23 button_onepulse #(.STABLE_CYCLES(DEBOUNCE_CYCLES)) u_button_g (
24     .clk(clk_50mhz), .rst_p(rst_p), .button(button_g), .pulse(press_g));
25 button_onepulse #(.STABLE_CYCLES(DEBOUNCE_CYCLES)) u_button_b (
26     .clk(clk_50mhz), .rst_p(rst_p), .button(button_b), .pulse(press_b));
27
28 always @(posedge clk_50mhz or posedge rst_p) begin
29     if (rst_p) begin
30         level_r <= 0; level_g <= 0; level_b <= 0;
31     end else begin
32         if (press_r) level_r <= (level_r == LEVELS) ? 0 : level_r + 1'b1;
33         if (press_g) level_g <= (level_g == LEVELS) ? 0 : level_g + 1'b1;
34         if (press_b) level_b <= (level_b == LEVELS) ? 0 : level_b + 1'b1;
35     end
36 end
```

lab3_rgb_pwm.v · 37-48행

```
37
38 pwm_channel #(.PERIOD_CYCLES(CLK_HZ / PWM_HZ), .LEVELS(LEVELS)) u_pwm_r
39     (.clk(clk_50mhz), .rst_p(rst_p), .level(level_r), .pwm(pwm_r));
40 pwm_channel #(.PERIOD_CYCLES(CLK_HZ / PWM_HZ), .LEVELS(LEVELS)) u_pwm_g
41     (.clk(clk_50mhz), .rst_p(rst_p), .level(level_g), .pwm(pwm_g));
42 pwm_channel #(.PERIOD_CYCLES(CLK_HZ / PWM_HZ), .LEVELS(LEVELS)) u_pwm_b
43     (.clk(clk_50mhz), .rst_p(rst_p), .level(level_b), .pwm(pwm_b));
44
45 assign led_r = {4{pwm_r}};
46 assign led_g = {4{pwm_g}};
47 assign led_b = {4{pwm_b}};
48 endmodule
```


pwm_channel.v · 1-18행

```
1 `timescale 1ns/1ps
2 module pwm_channel #(
3     parameter integer PERIOD_CYCLES = 50_000,
4     parameter integer LEVELS = 10
5 ) (
6     input wire clk,
7     input wire rst_p,
8     input wire [3:0] level,
9     output reg pwm
10 );
11     localparam integer COUNT_WIDTH = (PERIOD_CYCLES < 2) ? 1 : $clog2(PERIOD_CYCLES);
12     reg [COUNT_WIDTH-1:0] count;
13     integer threshold;
14
15     always @* begin
16         if (level >= LEVELS)
17             threshold = PERIOD_CYCLES;
18         else
```

pwm_channel.v · 19–34행

```
19         threshold = (PERIOD_CYCLES * level) / LEVELS;
20     end
21
22     always @(posedge clk or posedge rst_p) begin
23         if (rst_p) begin
24             count <= {COUNT_WIDTH{1'b0}};
25             pwm <= 1'b0;
26         end else begin
27             pwm <= (count < threshold);
28             if (count == PERIOD_CYCLES - 1)
29                 count <= {COUNT_WIDTH{1'b0}};
30             else
31                 count <= count + 1'b1;
32         end
33     end
34 endmodule
```

tb_rgb_pwm.sv · 1-18행

```
1 `timescale 1ns/1ps
2 module tb_rgb_pwm;
3     reg clk_50mhz=0,rst_p=1,button_r=0,button_g=0,button_b=0;
4     wire [3:0] led_r,led_g,led_b;
5     integer checks=0,i,hr,hg,hb;
6     always #10 clk_50mhz=~clk_50mhz;
7     lab3_rgb_pwm #(.CLK_HZ(1000),.PWM_HZ(100),.LEVELS(10),.DEBOUNCE_CYCLES(2)) dut
8         (.clk_50mhz(clk_50mhz),.rst_p(rst_p),.button_r(button_r),.button_g(button_g),.button_b(
9             button_b),
10            .led_r(led_r),.led_g(led_g),.led_b(led_b));
11
12 task press_r; begin button_r=1;repeat(6)@(posedge clk_50mhz);button_r=0;repeat(6)@(posedge
13     clk_50mhz);end endtask
14 task press_g; begin button_g=1;repeat(6)@(posedge clk_50mhz);button_g=0;repeat(6)@(posedge
15     clk_50mhz);end endtask
16 task press_b; begin button_b=1;repeat(6)@(posedge clk_50mhz);button_b=0;repeat(6)@(posedge
17     clk_50mhz);end endtask
18 task measure(input integer er,input integer eg,input integer eb);
19 begin
20     wait(dut.u_pwm_r.count==0);hr=0;hg=0;hb=0;
21     for(i=0;i<10;i=i+1)begin @(posedge clk_50mhz);#1;hr+=led_r[0];hg+=led_g[0];hb+=led_b[0];end
22     if(hr!=er||hg!=eg||hb!=eb)$fatal(1,"rgb high=%0d,%0d,%0d",hr,hg,hb);
```

tb_rgb_pwm.sv · 19-29행

```
19     checks=checks+1;
20 end endtask
21 initial begin
22     $dumpfile("wave.vcd");$dumpvars(0,tb_rgb_pwm);
23     repeat(3)@(posedge clk_50mhz);rst_p=0;
24     repeat(2)press_r();repeat(5)press_g();repeat(8)press_b();measure(2,5,8);
25     press_r();measure(3,5,8);
26     $display("LAB3_RGB_PWM_PASS checks=%0d",checks);$finish;
27 end
28 initial begin #30000;$fatal(1,"timeout");end
29 endmodule
```


lab3_rgb_pwm.xdc • 1-21행

```
1 # Combo II-DLD S75 / MAIN CLOCK F = 50 MHz.
2 set_property PACKAGE_PIN B6 [get_ports clk_50mhz]
3 set_property PACKAGE_PIN K4 [get_ports rst_p]
4 set_property PACKAGE_PIN N8 [get_ports button_r]
5 set_property PACKAGE_PIN N4 [get_ports button_g]
6 set_property PACKAGE_PIN N1 [get_ports button_b]
7 set_property PACKAGE_PIN T2 [get_ports {led_r[3]}]
8 set_property PACKAGE_PIN U1 [get_ports {led_r[2]}]
9 set_property PACKAGE_PIN P2 [get_ports {led_r[1]}]
10 set_property PACKAGE_PIN R3 [get_ports {led_r[0]}]
11 set_property PACKAGE_PIN U5 [get_ports {led_g[3]}]
12 set_property PACKAGE_PIN V1 [get_ports {led_g[2]}]
13 set_property PACKAGE_PIN R7 [get_ports {led_g[1]}]
14 set_property PACKAGE_PIN T6 [get_ports {led_g[0]}]
15 set_property PACKAGE_PIN U3 [get_ports {led_b[3]}]
16 set_property PACKAGE_PIN W2 [get_ports {led_b[2]}]
17 set_property PACKAGE_PIN R5 [get_ports {led_b[1]}]
18 set_property PACKAGE_PIN T3 [get_ports {led_b[0]}]
19 set_property IOSTANDARD LVCMOS33 [get_ports *]
20 create_clock -name clk_50mhz -period 20.000 [get_ports clk_50mhz]
21 set_false_path -from [get_ports {rst_p button_r button_g button_b}]
```

VS Code에서 Icarus 실행


1. File → Save All.
2. Terminal → Run Task... → 01 Check tools.
3. Git·Python·iverilog·vvp 경로와 버전을 확인한다.
4. Terminal → Run Task... → 02 Simulate.
5. LAB3_RGB_PWM_PASS checks=2와 종료 시각을 기록한다.
6. 03 Open waveform으로 build/sim/wave.vcd를 연다.

VS Code · 프로젝트와 파일




02_rgb_pwm-vscode-workspace

VS Code · 시뮬레이션 PASS



02 rgb pwm-vscode-pass

VS Code · 파형



02_rgb_pwm-vscode-wave

파형에서 설명할 내용

R=20%, G=50%, B=80%의 HIGH 폭과 R 채널만 한 단계 증가하는 조건을 검사한다.

입력을 바꾼 시점, 유효 상승 에지, 상태 갱신 직후를 구분한다.

파라미터를 줄인 TB 시간과 실제 50 MHz 보드 시간을 혼동하지 않는다.

수정 실험

한 색의 초기 duty만 바꾸어 혼합색과 세 파형의 차이를 비교한 뒤 복구한다.

정상 PASS와 파형을 먼저 보관한 뒤 한 항목만 수정한다. 예상값, 실제 FAIL 또는 변화, 복구 PASS를 3행 표로 기록한다.

TB의 기대값을 RTL 오류에 맞춰 바꾸지 않는다.

Vivado 2026.1 프로젝트 생성

1. Create Project → RTL Project → Do not specify sources at this time.
2. Part에 xc7s75fgga484-1을 정확히 선택한다.
3. Add Sources에 src의 RTL 전부, Add Simulation Sources에 TB를 추가한다.
4. Add or Create Constraints에 XDC를 추가한다.
5. Design Sources의 top을 lab3_rgb_pwm으로 설정한다.

Vivado · 소스와 top

The screenshot shows the Vivado IDE interface. The left sidebar contains the 'Project Manager' and 'Implementation' tabs. The main window displays the 'Implemented Design' window for the project 'lab3_rgb_pwm.v'. The 'Sources' pane shows the hierarchy of the design, including 'lab3_rgb_pwm.v' and its sub-components. The 'Project Summary' pane shows the device 'xc7s75fsga484-1'. The 'Tcl Console' at the bottom shows a warning message: 'Neither the CFGBVS nor CONFIG_VOLTAGE voltage property is set in the current design. Configuration bank voltage select (CFGBVS) must be set to VCC0 or GND, and CONFIG_VOLTAGE must be set to the correct configuration voltage, in order to determine the I/O voltage support for the pins in bank 0. It is suggested to specify these either using the 'Edit Device Properties' function in the GUI or directly in the XDC file using the following syntax: LAB3_DRC (1 violations)'. The source code for 'lab3_rgb_pwm.v' is visible in the main editor, showing module declarations, parameters, and logic for RGB PWM control.

02_rgb_pwm-vivado-sources


Vivado XSim

Flow Navigator → Simulation → Run Behavioral Simulation.

Tcl Console의 LAB3_RGB_PWM_PASS checks=2를 확인한다. Objects/Wave에서 입력과 출력을 추가하고 Zoom Fit으로 전체 실행을 본다.

Icarus와 XSim은 같은 RTL·TB를 실행해야 한다. 서로 다른 사본을 등록하지 않는다.

Vivado · XSim PASS와 파형



02_rgb_pwm=xsim-pass

핀과 클록 제약 확인

Open Elaborated Design 또는 I/O Planning에서 top port와 PACKAGE_PIN을 대조한다.

Reports → Timing → Report Clocks에서 clk_50mhz 주기 20.000 ns를 확인한다.

XDC를 저장한 뒤 Run Synthesis → Run Implementation → Generate Bitstream 순서로 실행한다.

Vivado · 구현과 bit 생성

The screenshot displays the Vivado IDE interface for a project named 'xc7z75fpga484-1'. The left sidebar shows the Project Manager with various design steps like Settings, Add Sources, Language Templates, IP Catalog, IP Integrator, Simulation, RTL Analysis, Synthesis, and Implementation. The main workspace is divided into several panes. The 'Project Summary' pane shows the project name and device. The 'Synthesis' pane indicates a 'Complete' status with no errors or warnings. The 'Implementation' pane also shows a 'Complete' status with no errors or warnings. The 'Timing' pane displays a 'Setup' tab with a 'Worst Negative Slack (WNS)' of 8.628 ns. The bottom console shows a warning message: 'Neither the CFGBVS nor CONFIG_VOLTAGE voltage property is set in the current design. Configuration bank voltage select (CFGBVS) must be set to VCC0 or GND, and CONFIG_VOLTAGE must be set to the correct configuration voltage, in order to determine the I/O voltage support for the pins in bank 0. It is suggested to specify these either using the 'Edit Device Properties' function in the GUI or directly in the XDC file using the following syntax:'. The warning is categorized as 'LABS_DRC (1 violations)'.

02_rgb_pwm-vivado-bit

보드에서 확인

전원을 끈 상태에서 외부 부품 결선과 공통 GND를 먼저 확인한다.

Hardware Manager → Open Target → Auto Connect → Program Device에서 생성한 bit를 기록한다.

각 버튼이 해당 색만 바꾸는지 확인하고 세 색의 조합 및 밝기 변화를 기록한다.

사진에는 보드 전체와 사용 핀이, 영상에는 입력 조작과 출력 변화가 함께 보이게 한다.

실험 전 레포트

1. 동작 원리와 핵심 파라미터 계산을 자기 말로 설명한다.
2. RTL·TB·XDC 각 파일의 역할과 top module을 적는다.
3. TB 자극과 기대 결과를 표로 정리한다.
4. Icarus PASS·파형과 수정/복구 결과를 넣고 경계 조건을 설명한다.
5. 보드에서 확인해야 할 항목과 예상 결과를 적는다.

실험 후 레포트와 제출

1. XSim PASS·파형, DRC·timing·bitstream 결과를 기록한다.
2. 실제 보드 관찰, 계산값과 실측의 차이, 원인을 설명한다.
3. 결선이 보이는 사진과 동작 영상 링크를 첨부한다.
4. 자신의 GitHub 저장소 URL과 최종 commit hash를 적는다.
5. src·sim·constraints·simulation.json만 최종 원본으로 관리하고 생성물은 제외한다.

완료 체크

- ☐ v2.0.2 태그에서 새 프로젝트를 만들었다.
- ☐ RTL·TB·XDC를 직접 작성하고 설명할 수 있다.
- ☐ Icarus와 XSim에서 같은 PASS를 확인했다.
- ☐ 핀·20 ns 클록·DRC·timing을 확인하고 bit를 만들었다.
- ☐ 보드 동작 사진·영상과 GitHub 링크를 정리했다.
- ☐ 실험 전·후 레포트에 결과와 한계를 구분해 기록했다.