

LAB3-23 · MM:SS 시계

전자전기컴퓨터설계실험II · FPGA 응용 실습

1초 enable로 00:00부터 59:59까지 계수하고 4자리 7세그먼트를 스캔한다.

Vivado 2026.1 · FPGA Part xc7s75fgga484-1

작성일 2026. 09. 21. · 이해리

목차

동작과 검증 목표

v2.0.2 프로젝트 시작

RTL·TB·XDC 직접 작성

VS Code·Icarus 시뮬레이션

Vivado XSim·비트스트림

보드 실험과 레포트

이번 회로의 목표

1초 enable로 00:00부터 59:59까지 계수하고 4자리 7세그먼트를 스캔한다.

핵심 개념: BCD 자리올림, 1초 enable, 4자리 동적 스캔, 세그먼트 디코딩

기능 TB: tb_mmss_counter

예상 PASS: LAB3_MMSS_PASS checks=7

입출력과 보드 연결

clk_50mhz B6 · rst_p K4 · seg_com[7:0] 자리 선택 · seg_data[7:0]
세그먼트 출력

모든 순차 로직은 MAIN CLOCK F의 50 MHz만 사용한다. 느린 동작은 내부 clock-enable로 만든다.

XDC의 포트 이름은 top module 선언과 글자·대소문자까지 같아야 한다.

TB가 자동으로 확인하는 범위

00:09→00:10, 00:59→01:00, 59:59→00:00과 전체 3,600초 순환 및 디코더를 검사한다.

시뮬레이션 파라미터는 실제 동작의 순서와 경계 조건을 유지하면서 시간을 줄인다.

PASS는 디지털 기능 검사 결과다. 핀 배선, 전기 규격, 실제 부품의 물리 동작은 보드 단계에서 확인한다.

v2.0.2 템플릿을 새 이름으로 clone

PowerShell에서 한 줄씩 실행한다.

```
1 git clone --branch v2.0.2 https://github.com/Glaysia/fpga-lab-template.git lab3_23_mmss_clock
2 cd lab3_23_mmss_clock
3 git switch -c main
4 code FPGA.code-workspace
```

태그 clone 직후 detached HEAD 안내는 정상이다. git switch -c main으로 자신의 이력을 시작한다.

빈 템플릿에서 만들 파일

경로	파일
src/	lab3_mmss_clock.v, mmss_counter.v, sevensseg_decode.v
sim/	tb_mmss_counter.sv
constraints/	lab3_mmss_clock.xdc
프로젝트 루트	simulation.json

기존 빈 파일은 이름을 바꾸고, 필요한 추가 RTL은 src에 새로 만든다.

simulation.json 확인

sources에는 모든 RTL 파일을 의존 순서에 맞춰 넣는다.

testbench는 sim/tb_mmss_counter.sv, simulation_top은 tb_mmss_counter다.

설계 top lab3_mmss_clock은 Vivado 합성에서 선택한다. TB module을 합성 top으로 선택하지 않는다.

코드를 읽고 입력하는 기준

다음 코드 화면은 줄 번호와 파일명이 원본 프로젝트와 연결되어 있다.

RTL은 합성 가능한 회로, TB는 입력 자극과 기대값 비교, XDC는 핀과 20 ns 클록 제약을 담당한다.

코드를 붙여 넣는 것으로 끝내지 말고 counter 폭, 파라미터 계산, 리셋 우선순위, 출력 시점을 설명할 수 있어야 한다.

simulation.json · 1-5행

```
1 {  
2   "sources": ["src/mmss_counter.v", "src/sevensseg_decode.v", "src/lab3_mmss_clock.v"],  
3   "testbench": "sim/tb_mmss_counter.sv",  
4   "simulation_top": "tb_mmss_counter"  
5 }
```

lab3_mmss_clock.v · 1-18행

```
1 `timescale 1ns/1ps
2 module lab3_mmss_clock #(
3     parameter integer CLK_HZ = 50_000_000,
4     parameter integer SCAN_HZ = 4_000
5 ) (
6     input wire clk_50mhz,
7     input wire rst_p,
8     output reg [7:0] seg_data,
9     output reg [7:0] seg_com
10 );
11     wire [3:0] mt, mo, st, so;
12     wire [7:0] seg_mt, seg_mo, seg_st, seg_so;
13     localparam integer SCAN_CYCLES = CLK_HZ / SCAN_HZ;
14     localparam integer SCAN_WIDTH = (SCAN_CYCLES < 2) ? 1 : $clog2(SCAN_CYCLES);
15     reg [SCAN_WIDTH-1:0] scan_count;
16     reg [1:0] scan_select;
17
18     mmss_counter #(.CLK_HZ(CLK_HZ)) u_counter (
```

lab3_mmss_clock.v · 19-36행

```
19     .clk(clk_50mhz), .rst_p(rst_p), .minute_tens(mt), .minute_ones(mo),
20     .second_tens(st), .second_ones(so));
21     sevenseg_decode u_mt(.digit(mt), .segments(seg_mt));
22     sevenseg_decode u_mo(.digit(mo), .segments(seg_mo));
23     sevenseg_decode u_st(.digit(st), .segments(seg_st));
24     sevenseg_decode u_so(.digit(so), .segments(seg_so));
25
26     always @(posedge clk_50mhz or posedge rst_p) begin
27         if (rst_p) begin
28             scan_count <= 0;
29             scan_select <= 0;
30         end else if (scan_count == SCAN_CYCLES - 1) begin
31             scan_count <= 0;
32             scan_select <= scan_select + 1'b1;
33         end else begin
34             scan_count <= scan_count + 1'b1;
35         end
36     end
```

lab3_mmss_clock.v · 37-48행

```
37
38  always @* begin
39      seg_com = 8'b1111_1111;
40      seg_data = 8'b0000_0000;
41      case (scan_select)
42          2'd0: begin seg_com = 8'b1111_0111; seg_data = seg_mt; end
43          2'd1: begin seg_com = 8'b1111_1011; seg_data = seg_mo | 8'b0000_0001; end
44          2'd2: begin seg_com = 8'b1111_1101; seg_data = seg_st; end
45          default: begin seg_com = 8'b1111_1110; seg_data = seg_so; end
46      endcase
47  end
48  endmodule
```

mmss_counter.v · 1-18행

```
1 `timescale 1ns/1ps
2 module mmss_counter #(
3     parameter integer CLK_HZ = 50_000_000
4 ) (
5     input wire clk,
6     input wire rst_p,
7     output reg [3:0] minute_tens,
8     output reg [3:0] minute_ones,
9     output reg [3:0] second_tens,
10    output reg [3:0] second_ones
11 );
12    localparam integer COUNT_WIDTH = (CLK_HZ < 2) ? 1 : $clog2(CLK_HZ);
13    reg [COUNT_WIDTH-1:0] subsecond;
14
15    always @(posedge clk or posedge rst_p) begin
16        if (rst_p) begin
17            subsecond <= 0;
18            minute_tens <= 0; minute_ones <= 0;
```

mmss_counter.v · 19-36행

```
19     second_tens <= 0; second_ones <= 0;
20 end else if (subsecond == CLK_HZ - 1) begin
21     subsecond <= 0;
22     if (second_ones != 9)
23         second_ones <= second_ones + 1'b1;
24     else begin
25         second_ones <= 0;
26         if (second_tens != 5)
27             second_tens <= second_tens + 1'b1;
28         else begin
29             second_tens <= 0;
30             if (minute_ones != 9)
31                 minute_ones <= minute_ones + 1'b1;
32             else begin
33                 minute_ones <= 0;
34                 if (minute_tens != 5)
35                     minute_tens <= minute_tens + 1'b1;
36                 else
```

mmss_counter.v · 37–45행

```
37         minute_tens <= 0;
38     end
39 end
40 end
41 end else begin
42     subsecond <= subsecond + 1'b1;
43 end
44 end
45 endmodule
```

sevenseg_decode.v · 1-18행

```
1 `timescale 1ns/1ps
2 module sevenseg_decode(
3     input wire [3:0] digit,
4     output reg [7:0] segments
5 );
6     always @* begin
7         case (digit)
8             4'd0: segments = 8'b1111_1100;
9             4'd1: segments = 8'b0110_0000;
10            4'd2: segments = 8'b1101_1010;
11            4'd3: segments = 8'b1111_0010;
12            4'd4: segments = 8'b0110_0110;
13            4'd5: segments = 8'b1011_0110;
14            4'd6: segments = 8'b1011_1110;
15            4'd7: segments = 8'b1110_0000;
16            4'd8: segments = 8'b1111_1110;
17            4'd9: segments = 8'b1111_0110;
18            default: segments = 8'b0000_0000;
```

sevenseg_decode.v · 19–21행

```
19         endcase  
20     end  
21 endmodule
```

tb_mmss_counter.sv · 1-18행

```
1 `timescale 1ns/1ps
2 module tb_mmss_counter;
3     reg clk_50mhz=0,rst_p=1;
4     wire [3:0] mt,mo,st,so;
5     reg [3:0] decode_digit;
6     wire [7:0] decoded_segments;
7     integer checks=0;
8     always #10 clk_50mhz=~clk_50mhz;
9     mmss_counter #(.CLK_HZ(2)) dut(.clk(clk_50mhz),.rst_p(rst_p),.minute_tens(mt),.minute_ones(mo)
10     ,.second_tens(st),.second_ones(so));
11     sevenseg_decode decoder(.digit(decode_digit),.segments(decoded_segments));
12     task advance(input integer seconds);begin repeat(seconds*2)@(posedge clk_50mhz);#1;end endtask
13     task check_time(input integer emt,input integer emo,input integer est,input integer eso);
14     begin if(mt!=emt||mo!=emo||st!=est||so!=eso)$fatal(1,"time=%0d%0d:%0d%0d",mt,mo,st,so);
15     checks++;end endtask
16     initial begin
17         $dumpfile("wave.vcd");$dumpvars(0,tb_mmss_counter);
18         decode_digit=0;#1;if(decoded_segments!=8'b1111_1100)$fatal(1,"digit 0 decode");checks++;
19         decode_digit=9;#1;if(decoded_segments!=8'b1111_0110)$fatal(1,"digit 9 decode");checks++;
20         repeat(2)@(posedge clk_50mhz);rst_p=0;check_time(0,0,0,0);
```

tb_mmss_counter.sv · 19-26행

```
19     advance(10);check_time(0,0,1,0);
20     advance(50);check_time(0,1,0,0);
21     advance(3539);check_time(5,9,5,9);
22     advance(1);check_time(0,0,0,0);
23     $display("LAB3_MMSS_PASS checks=%0d",checks);$finish;
24 end
25 initial begin #200000;$fatal(1,"timeout");end
26 endmodule
```


lab3_mmss_clock.xdc · 1-22행

```
1 # Combo II-DLD S75 / MAIN CLOCK F = 50 MHz.
2 set_property PACKAGE_PIN B6 [get_ports clk_50mhz]
3 set_property PACKAGE_PIN K4 [get_ports rst_p]
4 set_property PACKAGE_PIN H2 [get_ports {seg_data[0]}]
5 set_property PACKAGE_PIN J7 [get_ports {seg_data[1]}]
6 set_property PACKAGE_PIN J3 [get_ports {seg_data[2]}]
7 set_property PACKAGE_PIN J1 [get_ports {seg_data[3]}]
8 set_property PACKAGE_PIN E4 [get_ports {seg_data[4]}]
9 set_property PACKAGE_PIN E2 [get_ports {seg_data[5]}]
10 set_property PACKAGE_PIN F5 [get_ports {seg_data[6]}]
11 set_property PACKAGE_PIN F1 [get_ports {seg_data[7]}]
12 set_property PACKAGE_PIN K5 [get_ports {seg_com[0]}]
13 set_property PACKAGE_PIN K3 [get_ports {seg_com[1]}]
14 set_property PACKAGE_PIN K1 [get_ports {seg_com[2]}]
15 set_property PACKAGE_PIN L6 [get_ports {seg_com[3]}]
16 set_property PACKAGE_PIN G3 [get_ports {seg_com[4]}]
17 set_property PACKAGE_PIN G1 [get_ports {seg_com[5]}]
18 set_property PACKAGE_PIN H6 [get_ports {seg_com[6]}]
19 set_property PACKAGE_PIN H4 [get_ports {seg_com[7]}]
20 set_property IOSTANDARD LVCMOS33 [get_ports *]
21 create_clock -name clk_50mhz -period 20.000 [get_ports clk_50mhz]
22 set_false_path -from [get_ports rst_p]
```

VS Code에서 Icarus 실행

1. File → Save All.
2. Terminal → Run Task... → 01 Check tools.
3. Git·Python·iverilog·vvp 경로와 버전을 확인한다.
4. Terminal → Run Task... → 02 Simulate.
5. LAB3_MMSS_PASS checks=7와 종료 시각을 기록한다.
6. 03 Open waveform으로 build/sim/wave.vcd를 연다.

VS Code · 프로젝트와 파일




05_mms_clock-vscode-workspace

VS Code · 시뮬레이션 PASS

[illegible]

```
05 mmss clock-vscode-pass
```

VS Code · 파형



05_mmss_clock-vscode-wave

파형에서 설명할 내용

00:09→00:10, 00:59→01:00, 59:59→00:00과 전체 3,600초 순환 및 디코더를 검사한다.

입력을 바꾼 시점, 유효 상승 에지, 상태 갱신 직후를 구분한다.

파라미터를 줄인 TB 시간과 실제 50 MHz 보드 시간을 혼동하지 않는다.

수정 실험

TB의 `mmss_counter` 인스턴스에 전달하는 `CLK_HZ`를 바꾸어 자리올림 간격을 비교한 뒤 복구한다. TB 클록 주기는 20 ns로 유지한다.

정상 PASS와 파형을 먼저 보관한 뒤 한 항목만 수정한다. 예상값, 실제 FAIL 또는 변화, 복구 PASS를 3행 표로 기록한다.

TB의 기대값을 RTL 오류에 맞춰 바꾸지 않는다.

Vivado 2026.1 프로젝트 생성

1. Create Project → RTL Project → Do not specify sources at this time.
2. Part에 xc7s75fgga484-1을 정확히 선택한다.
3. Add Sources에 src의 RTL 전부, Add Simulation Sources에 TB를 추가한다.
4. Add or Create Constraints에 XDC를 추가한다.
5. Design Sources의 top을 lab3_mmss_clock으로 설정한다.

Vivado · 소스와 top

The screenshot shows the Vivado IDE interface for a project named 'lab3_mmss_clock'. The left sidebar contains the 'Project Manager' and 'Implementation' tabs. The main window displays the 'Sources' pane with a file tree for 'lab3_mmss_clock' and the 'RTL' tab showing Verilog code. The 'Tcl Console' at the bottom shows commands for generating reports and compiling the design.

Project Manager:

- Project Manager
 - Settings
 - Add Sources
 - Language Templates
 - IP Catalog
 - IP Integrator
 - Create Block Design
 - Open Block Design
 - Generate Block Design
 - Simulation
 - Run Simulation
 - RTL Analysis
 - Run Linter
 - Open Elaborated Design
 - Synthesis
 - Run Synthesis
 - Open Synthesized Design
 - Implementation
 - Run Implementation
 - Open Implemented Design
 - Constraints Wizard
 - Open Dataflow Design
 - Edit Timing Constraints
 - Report Timing Summary
 - Report Clock Networks
 - Report Clock Interaction
 - Report Methodology

Sources:

- lab3_mmss_clock (lab3_mmss_clock.v) (5)
- Constraints (1)
 - cnstrs_1 (1)
 - lab3_mmss_clock.udc
- Simulation Sources (2)
 - sim_1 (2) (active)
 - tb_mmss_counter (tb_mmss_counter.v) (2)
 - decoder (sevenseg_decode (sevenseg_decode.v))

RTL:

```

1 module lab3_mmss_clock #1
2   parameter integer CLK_RZ = 51_351_000,
3   parameter integer SCAR_RZ = 4_390
4 {
5   input wire clk_50mhz,
6   input wire rst_n,
7   output reg [7:0] seg_data,
8   output reg [7:0] seg_en
9 }
10
11
12 wire [31:0] m0, m1, m2, m3
13
14 localparam integer SCAR_CYCLES = CLK_RZ / SCAR_RZ
15
16 reg [SCAR_RZ/1023-1:0] count_enact;
17 reg [1:0] SCAR_select;
18
19 mmss_counter #1(CLK_RZ(CLK_RZ)) u_counter (
20   .clk(clk_50mhz), .rst_n(rst_n), .minuse_ten(m0), .minuse_one(m1),
21   .second_ten(m2), .second_one(m3))
22
23   sevenseg_decode_u_m0(digit(m0)), .segmenta(seg_m0));
24   sevenseg_decode_u_m1(digit(m1), .segmenta(seg_m1));
25   sevenseg_decode_u_m2(digit(m2), .segmenta(seg_m2));
26   sevenseg_decode_u_m3(digit(m3), .segmenta(seg_m3));
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
    
```

Tcl Console:

```

# report_dto -name LAB3_DRC
Command: report_drc -name LAB3_DRC
INFO: [Tcl_Flow 19-1039] IF Catalog is up to date.
INFO: [DRC 23-27] Running DRC with 2 threads
report_drc completed successfully
#
update_compile_order -fileset sources_1
    
```

05_mmss_clock-vivado-sources


Vivado XSim

Flow Navigator → Simulation → Run Behavioral Simulation.

Tcl Console의 LAB3_MMSS_PASS checks=7를 확인한다. Objects/Wave에서 입력과 출력을 추가하고 Zoom Fit으로 전체 실행을 본다.

Icarus와 XSim은 같은 RTL·TB를 실행해야 한다. 서로 다른 사본을 등록하지 않는다.

Vivado · XSim PASS와 파형



05_mmss_clock-xsim-pass

핀과 클록 제약 확인

Open Elaborated Design 또는 I/O Planning에서 top port와 PACKAGE_PIN을 대조한다.

Reports → Timing → Report Clocks에서 clk_50mhz 주기 20.000 ns를 확인한다.

XDC를 저장한 뒤 Run Synthesis → Run Implementation → Generate Bitstream 순서로 실행한다.

Vivado · 구현과 bit 생성

The screenshot displays the Vivado IDE interface for a project named 'lab3_batch'. The main window shows the 'Implemented Design' for the device 'xc7z75fpga484-1'. The left sidebar contains the 'Project Manager' and 'Implementation' sections. The right-hand pane is divided into three main sections: 'Synthesis', 'Implementation', and 'DRC Violations'. The 'Synthesis' section shows a status of 'Complete' with a warning icon. The 'Implementation' section also shows a status of 'Complete' with a warning icon. The 'DRC Violations' section shows a summary of 1 warning, 'Implemented DRC Report'. The bottom console shows the command 'report_drc -name LAB3_DRC' and its output, which includes information about the DRC report and the number of failing endpoints.

05_mms_clock-vivado-bit

보드에서 확인

전원을 끈 상태에서 외부 부품 결선과 공통 GND를 먼저 확인한다.

Hardware Manager → Open Target → Auto Connect → Program Device에서
생성한 bit를 기록한다.

자리 순서와 극성, 분·초 구분점, 1초 간격과 59:59 순환을 확인한다.

사진에는 보드 전체와 사용 핀이, 영상에는 입력 조작과 출력 변화가 함께
보이게 한다.

실험 전 레포트

1. 동작 원리와 핵심 파라미터 계산을 자기 말로 설명한다.
2. RTL·TB·XDC 각 파일의 역할과 top module을 적는다.
3. TB 자극과 기대 결과를 표로 정리한다.
4. Icarus PASS·파형과 수정/복구 결과를 넣고 경계 조건을 설명한다.
5. 보드에서 확인해야 할 항목과 예상 결과를 적는다.

실험 후 레포트와 제출

1. XSim PASS·파형, DRC·timing·bitstream 결과를 기록한다.
2. 실제 보드 관찰, 계산값과 실측의 차이, 원인을 설명한다.
3. 결선이 보이는 사진과 동작 영상 링크를 첨부한다.
4. 자신의 GitHub 저장소 URL과 최종 commit hash를 적는다.
5. src·sim·constraints·simulation.json만 최종 원본으로 관리하고 생성물은 제외한다.

완료 체크

- ☐ v2.0.2 태그에서 새 프로젝트를 만들었다.
- ☐ RTL·TB·XDC를 직접 작성하고 설명할 수 있다.
- ☐ Icarus와 XSim에서 같은 PASS를 확인했다.
- ☐ 핀·20 ns 클록·DRC·timing을 확인하고 bit를 만들었다.
- ☐ 보드 동작 사진·영상과 GitHub 링크를 정리했다.
- ☐ 실험 전·후 레포트에 결과와 한계를 구분해 기록했다.