

RI-0505S 출력 노이즈 저감 및 3.0V 저노이즈 전원 설계

RECOM RI-0505S (5V/400mA 절연형 DC/DC) + Microchip MCP1825 가변형 LDO · 작성일 2026-09-30

DC/DC 출력 5V / 400mA RI-0505S, 비안정화	최종 출력 3.0V MCP1825 (ADJ)	부하 전류 약 350mA DC/DC 정격의 약 88%	목표 리플 ≤ 10mVp-p 20MHz 대역 측정 기준
--	--------------------------------	-------------------------------------	--------------------------------------

결론. RI-0505S 뒤에 LC 전치 필터(4.7μF → 10μH → 22μF + 47μF 전해)를 두고, MCP1825(ADJ)를 R1 63.4kΩ / R2 10kΩ로 3.0V에 설정하면 스위칭 리플은 약 0.1~0.5mVp-p로 예상되어 목표 10mVp-p를 넉넉히 만족합니다. 단, MCP1825의 입력 최대 전압 6.0V 때문에 무부하·최대 입력 조건에서 DC/DC 출력 전압을 먼저 실측해야 합니다.

주의. 이 문서의 부품 사양(스위칭 주파수, 원래 리플, 최대 용량성 부하, MCP1825의 PSRR·기준 전압·θJA 등)은 일반적인 값이나 기억에 의존한 값을 가정한 것입니다. 최종 설계 전에 반드시 최신 데이터시트로 확인하고 실측으로 검증하십시오.

1. 출력 노이즈의 구성

성분	주파수 대역	원인과 대책
차동 모드(DM) 리플	스위칭 주파수 (수십~수백 kHz)	출력 정류·평활 리플. LC 필터와 LDO의 PSRR로 제거
고주파 스파이크	수 MHz~수십 MHz	스위칭 엣지. 페라이트 비드 + 소용량 MLCC, 짧은 루프 레이아웃으로 제거. LDO는 이 대역 PSRR이 낮아 효과가 작음
공통 모드(CM) 노이즈	수 MHz 이상	절연 트랜스의 1차·2차 결합 용량(수십 pF)을 통해 전달. Y 커패시터 또는 공통 모드 초크로 대책

2. 최종 회로




그림 1. RI-0505S → LC 전치 필터 → MCP1825(ADJ, 3.0V) → 고주파 필터

부품 목록

부품	값	선정 기준 / 비고
C1	4.7μF MLCC, X7R, 16V	컨버터 출력 핀 바로 옆에 배치
L1	10μH 차폐형 파워 인덕터	Isat ≥ 0.6A, DCR ≤ 0.2Ω (350mA에서 강하 70mV 이하)
C2	22μF MLCC, X7R, 16~25V, 1206	LC 필터 주 커패시터. DC 바이어스 감소를 고려해 5V에서 실효 15μF 이상 확보
C3	47μF 알루미늄 전해 또는 폴리머	ESR 약 0.3~1Ω (최적 약 0.6Ω). LC 공진 댐핑용. ESR이 매우 낮은 부품이면 0.56Ω 직렬 저항 추가
C6	1μF MLCC	MCP1825 VIN 핀 바로 옆
U1	MCP1825 가변형(ADJ)	500mA, 드롭아웃 약 210mV@500mA. SHDN은 사용하지 않으면 VIN에 연결(플로팅 금지)
R1 / R2	63.4kΩ / 10kΩ, 1% 이하	출력 3.0V 설정. ADJ 핀 가까이 배치, R2의 GND는 LDO GND 핀에 직접 연결
C4	10μF MLCC	LDO 출력 커패시터 (MCP1825는 세라믹 1μF 이상에서 안정)
FB1	페라이트 비드, 약 600Ω@100MHz	정격전류 ≥ 0.5A, DCR ≤ 0.1Ω. 고주파 스파이크가 남을 때 추가(선택)
C5	0.1μF MLCC, 0402/0603	부하 측 고주파 바이패스

3. LC 전치 필터 설계 계산

3.1 요구 감쇠량

컨버터 원래 리플을 약 100mVp-p, 스위칭 주파수를 50~100kHz로 가정하고(데이터시트 확인 필요), LDO 없이도 5mVp-p 수준(목표의 1/2)을 목표로 필터를 잡으면 50kHz에서 약 26dB, 100kHz에서 약 40dB의 감쇠가 필요합니다.

3.2 차단 주파수와 감쇠

$$f_c = 1 / (2\pi\sqrt{LC}) = 1 / (2\pi\sqrt{(10\mu H \times 22\mu F)}) \approx 10.7\text{kHz}$$

주파수	감쇠 (2차, 40dB/dec)	100mVp-p 입력 시 LC 출력
50kHz	약 27dB	약 4.5mVp-p
100kHz	약 39dB	약 1.1mVp-p

차단 주파수는 스위칭 주파수의 1/5~1/10 이하로 잡는 것이 좋습니다. C1과 컨버터 출력 임피던스에 의한 추가 감쇠가 있어 실제로는 조금 더 유리합니다.

3.3 공진 댐핑

MLCC만으로 LC를 구성하면 ESR이 거의 없어 공진점에서 Q가 높아지고, 노이즈 증폭이나 부하 변동 시 링잉이 생깁니다. Middlebrook 병렬 RC 댐핑 기준으로 계산하면 다음과 같습니다.

$$Z_0 = \sqrt{L/C} = \sqrt{(10\mu H / 22\mu F)} \approx 0.67\Omega$$
$$n = C_d/C \approx 47\mu F / 22\mu F \approx 2 \rightarrow R_{d,opt} \approx 0.91 \times Z_0 \approx 0.6\Omega$$

ESR이 0.5Ω 안팎인 47μF 전해 커패시터를 쓰면 별도 저항 없이 댐핑이 됩니다. 이때 공진점의 출력 임피던스 피크는 약 1.3Ω 수준입니다.

3.4 기타 확인

- 전압 강하: $350\text{mA} \times \text{DCR } 0.2\Omega = 70\text{mV}$ 이하. LDO 헤드룸(약 2V)에 비해 무시할 수 있는 수준
- 최대 용량성 부하: 컨버터 출력 측 $C1+C2+C3+C6 \approx 75\mu\text{F}$, 여기에 LDO 출력 측 $C4$ 도 기동 시 돌입 전류로 보임. 데이터시트의 Max Capacitive Load 이내인지 확인
- 추가 감쇠가 필요할 때: $L1$ 을 22μH로 올리면 50kHz에서 약 34dB. 이 경우 Z_0 가 약 1Ω으로 오르므로 댐핑 저항을 약 0.9~1Ω, C_d 를 47μF 이상으로 조정. 또는 LC 2단(예: 4.7μH + 10μF × 2) 구성

4. MCP1825(ADJ) 적합성 검토

항목	MCP1825	이 설계 조건	판정
출력 전류	500mA	350mA	가능
입력 전압 범위	2.1~6.0V	약 5V (비안정화)	주의
드롭아웃	약 210mV @ 500mA	헤드룸 약 2V	충분
기준 전압 (ADJ)	약 0.41V	—	—
출력 커패시터	세라믹 1μF 이상에서 안정	10μF	가능
PSRR	저주파(100Hz) 약 60dB, 50~100kHz에서는 약 20~30dB로 추정	—	LC 전치 필터 필수

4.1 입력 최대 전압 6.0V

RI-0505S는 비안정화 컨버터라 경부하·무부하(기동 중, SHDN으로 LDO 차단, 부하 분리)일 때와 컨버터 입력이 높을 때(출력이 입력에 거의 비례) 출력이 5V보다 올라갑니다. 두 조건이 겹치면 6V 근처나 그 이상이 될 수 있습니다.

1. 최대 입력 전압·무부하 조건에서 컨버터 출력을 먼저 실측합니다.
2. 6V에 가깝다면 5V 레일에 최소 부하 저항을 추가합니다. 정격의 약 10%(40mA) 기준 약 120Ω, 0.5W급 (손실 약 0.2W 증가).
3. 여유가 계속 부족하면 입력 최대 전압이 높은 LDO로 교체합니다 (예: LT3045 20V/500mA, ADM7150 16V/800mA, TPS7A4700 36V/1A).

4.2 출력 전압 설정 (3.0V)

$$V_{OUT} = V_{ADJ} \times (1 + R1/R2), \quad V_{ADJ} \approx 0.41\text{V}$$

R1 (VOUT-ADJ)	R2 (ADJ-GND)	계산 출력
63.4kΩ	10kΩ	약 3.01V
127kΩ	20kΩ	약 3.01V

기준 전압 편차(약 ±2%)와 저항 오차를 합치면 출력은 대략 3.0V ± 0.08V입니다. 데이터시트의 R2 권장 범위와 패키지별 핀 배치(가변형은 PWRGD 자리가 ADJ)를 확인하십시오.

5. 리플 예산

단계	예상 리플	비고
컨버터 원래 리플	약 100mVp-p	가정값
LC 전치 필터 통과 후	약 1~5mVp-p	50kHz 27dB / 100kHz 39dB
MCP1825 통과 후	약 0.1~0.5mVp-p	PSRR 약 20~30dB 가정
목표	$\leq 10\text{mVp-p}$	10배 이상 여유

MCP1825는 50~100kHz 대역 PSRR이 낮으므로 LC 전치 필터를 생략하면 안 됩니다. 필터 없이 LDO만 쓰면 목표 10mVp-p에 근접하거나 넘을 수 있습니다. 실제로 남는 노이즈는 대부분 고주파 스파이크와 공통 모드 성분이며, FB1·C5-레이아웃·Y 커패시터로 대응합니다.

6. 발열

LDO 손실은 $(5 - 3)\text{V} \times 0.35\text{A} \approx 0.7\text{W}$ 이며, 전체 효율은 약 50% 수준입니다. DC/DC 입력은 약 2.2W(효율 약 80% 가정)입니다.

패키지	θ_{JA} (대략)	온도 상승	판단
SOT-223-5	약 60°C/W	약 +42°C	주위 50°C에서 접합 약 92°C. 가능하나 탭 동박을 넓게 확보
DDPAK-5	약 30°C/W	약 +21°C	여유 충분

- 열 여유가 부족하면 LDO 앞에 직렬 저항(예: 2Ω, 1W)을 넣어 약 0.7V를 먼저 떨어뜨려 발열을 분산할 수 있습니다. 5V 레일 과전압 완화에도 도움이 되지만, 부하 전류가 크게 변하면 헤드룸도 변하므로 확인이 필요합니다.
- DC/DC와 LDO가 서로 열을 주고받지 않도록 간격을 두고 배치합니다.

7. 공통 모드 노이즈와 입력 측 필터

7.1 공통 모드 노이즈

- Y 커패시터: 입력 GND와 출력 GND 사이에 1~2.2nF. 절연 전압 이상 정격(예: 1kVDC 이상), 절연 요구사항·누설 전류 제한 확인
- 공통 모드 초크: 출력 라인(+Vout, -Vout)에 추가

7.2 입력 측 필터 (권장)

입력으로 되돌아가는 반사 리플이 다른 회로에 영향을 주고 출력 측정에도 섞일 수 있습니다. 입력에 LC(4.7~10μH + 4.7~10μF MLCC)를 두는 것을 권장하며, RECOM 데이터시트의 EMC 필터 권장 회로(EN55032 Class A/B)를 우선 참고합니다. 또한 비안정화 컨버터는 출력이 입력에 비례하므로 입력 전압 자체가 안정적이어야 합니다.

8. 레이아웃과 측정

8.1 레이아웃

- C1은 컨버터 핀에, C6는 LDO VIN 핀에 최대한 가깝게 두고 전류 루프 면적을 최소화
- 입력 GND와 출력 GND 플레인을 분리해 절연 거리 유지

- 인덕터는 차폐형 사용, 분압 저항(R1/R2)은 ADJ 핀 근처에 두고 스위칭 노드에서 멀리 배치
- LDO 방열 탭에 충분한 동박과 비아 확보

8.2 측정 방법

- 오실로스코프 20MHz 대역폭 제한 사용, 수직 감도 약 5mV/div (가능하면 1:1 프로브)
- 긴 GND 클립 대신 스프링 GND(tip-and-barrel)로 C4 또는 C5 양단에서 직접 측정 — 긴 GND 리드는 실제로 없는 스파이크까지 측정함
- 무부하(또는 최소 부하), 중간 부하, 350mA 조건에서 각각 측정

9. 대안 비교

구성	장점	단점
5V 출력 + LC + LDO (본 설계)	드롭아웃 여유 2V로 안정적, 노이즈 최저	LDO 손실 0.7W, 전체 효율 약 50%
3.3V 출력 컨버터 + LDO	LDO 손실 약 0.1W	비안정화 3.3V가 부하 시 약 3.2V로 떨어져 드롭아웃 여유 부족 위험
3.3V 안정화 출력 컨버터 + LC	구성 단순	출력이 3.0V가 아닌 3.3V
고PSRR LDO로 교체 (LT3045, ADM7150 등)	입력 최대 전압이 높아 6V 문제 해소, 고주파 PSRR 우수	부품 가격 상승

10. 설계 확인 체크리스트

- ☐
RI-0505S 데이터시트: 스위칭 주파수, 출력 리플 사양, 최대 용량성 부하, 최소 부하, 부하·입력 레귤레이션
- ☐
무부하·최대 입력 조건에서 DC/DC 출력 $\leq 6.0\text{V}$ (MCP1825 입력 한계) — 실측
- ☐
C2의 DC 바이어스 후 실효 용량 $\geq 15\mu\text{F}$ (5V 기준)
- ☐
L1 $I_{\text{sat}} \geq 0.6\text{A}$, $\text{DCR} \leq 0.2\Omega$
- ☐
C3 ESR 0.3~1Ω 범위 (아니면 직렬 댐핑 저항 추가)
- ☐
MCP1825: V_{ADJ} , R2 권장 범위, 핀 배치, 패키지 θ_{JA}
- ☐
LDO 접합 온도 여유 (0.7W 손실 기준)
- ☐
출력 리플 실측 $\leq 10\text{mVp-p}$ (20MHz 대역, 스프링 GND, 부하 조건별)
- ☐
스파이크 잔존 시: FB1·C5 추가, Y 커패시터 또는 CM 초크 검토

본 문서는 RI-0505S 출력 노이즈 저감에 관한 질의응답 내용을 최종 조건(DC/DC 5V/400mA, 부하 약 350mA, MCP1825 가변형 LDO로 3.0V 출력, 리플 $\leq 10\text{mVp-p}$) 기준으로 정리한 것입니다. 부품 사양 수치는 가정값이므로 각 제조사의 최신 데이터시트로 확인하십시오.