



دانشگاه تهران دانشکده ی مهندسی برق و کامپیوتر معماری کامپیوتر، پاییز 1390 تمرین شماره ی3 – موعد تحویل: روز امتحان نهایی

1 - پردازنده ای با مشخصات زیر در نظر بگیرید. فرض کنید miss penalty برای خواندن و نوشتن در حافظه یکی باشد.

Clock cycle = 2 ns

Miss penalty = 20 clock cycle

Miss rate = 0.05 instruction

Cache hit time = 1 clock cycle

الف) متوسط زمان دسترسى به حافظه را بيابيد.

ب) فرض کنید می توانیم با دو برابر کردن سایز miss rate ،cache را به 0.03 بهبود دهیم. اما این کار باعث میشود که hit time آن به 1.2 سیکل افزایش یابد. تعیین کنید که آیا این کار به صرفه است؟

2 - سیستمی را در نظر بگیرید که یک حافظه 1GB و یک 4Kbyte Cache دارد. فرض کنید که این cache به صورت 4 - سیستمی ا 4 بلاک در ست و 64 بایت در هر بلاک باشد.

الف) تعداد بيت ها در Tag, Set Index و byte offset را بيابيد.

ب) فرض كنيد كه cache در ابتدا خالى باشد. اگر پردازنده 4352 بايت پشت سرهم را از آدرس صفر ممورى Fetch كند و اين كار در مجموع با بار اول 10 بار تكرار شود، در صورت استفاده از الگوريتم hit rate ،LRU چقدر ميشود؟


- load برابر یک و سیستم، hit cycle برابر یک و miss penalty برابر 50 است. برای یک برنامه که 20 درصد دستورات شنجه miss برابر یک و hit cycle برای داده ها 80 درصد است. اگر store و store با بیاه دستورات 95٪ و برای داده ها 80 درصد است. اگر miss دستورات و داده ها مستقل باشند، CPl با توجه به miss ها چقدر است؟
- 4 یک حافظه cache دستور 256 بایتی را در نظر بگیرید که هر بلوک آن حاوی یک کلمه ی 32 بیتی است. فرض کنید یک حلقه حاوی 65 دستور متوالی برای 3 بار اجرا می شود .با فرض اینکه cache در شروع خالی باشد، hit rate در حالت زیر چقدر است؟
 - الف) direct mapping
 - fully associative (LRU) (ب
- 5 دو cache مشابه را در نظر بگیرید که هریک دارای 4 بلاک بوده که هر بلاک شامل یک کلمه 32 بیتی میباشد. یکی از fully associative و دیگری direct mapped با الگوریتم LRU میباشد.
 - الف) مقدار کلی miss ratio را برای کد زیر بر روی direct mapped cache بدست آورید.

read 0x00

read 0x04 write 0x08 read 0x10 read 0x08 write 0x00

ب) یک مثال مشابه کد بالا تنها با استفاده از read بیاورید که miss ratio کمتری در fully associative دارد.

6 - راهی در نظر بگیرید که در cache زیر گیت AND حذف شود.



7 - فرض کنید یک cache دارای سایز 512 هزار کلمه در قسمت داده است. در آدرس دهی cache، آدرس فیزیکی به صورت زیر تفسیر میشود. ساختار این cache چگونه است؟

Bits 0-1: Byte Offset Bits 2-4: Word Offset Bits 19-31: Tag 8 - یک حافظه اصلی 256kb و یک 4 Cache بلوکی 4 کلمه ای داریم. با فرض خالی بودن hit rate ،cache را در انتهای صدور آدرس ها را از راست به چپ در نظر بگیرید.) نظر بگیرید.)

 $-169-170-172-173-174-175-176-177-176-175-178-177-176-175-246-168-257-170\\170-164-165-167-168-169-168$

9 - حافظهی اصلی دارای حجم 220 است. حافظه cache از نوع نگاشت مستقیم دارای 2¹⁴ بایت میباشد. بلوکهای حافظه 16 بایت است. خواندن از حافظه نهان یک نانوثانیه طول میکشد و خواندن هر بلوک از حافظه اصلی به چهل نانو ثانیه نیاز دارد. رشته آدرسهای زیر توسط پردازنده خوانده میشود و ابتدا حافظه نهان تهی است. متوسط زمان دستیابی به رشته آدرسهای فوق چند نانوثانیه است؟

 $01000_{H,}\\ 01001_{H,}\\ 01002_{H,}\\ 59000_{H,}\\ 5900F_{H,}\\ 01003_{H,}\\ 56780_{H,}\\ 56778F_{H,}\\ 56790_{H,}\\ 56791_{H}$

a Leis I w N block No byte by byte ing to hit

27 (14) Ollot 4 (1) 10 (4) 17 · niss miss

data
$$\frac{1}{100} \times \frac{1}{100} \times \frac{1}{100} \times \frac{1}{100} = 2$$
 } stall cycles = 4.5

$$\frac{256B}{\frac{32}{8}4B} = 2^{6} = 64$$

$$= \frac{65}{(46+1)+(1+1)}$$
miss


$$\frac{69}{3\times65} = mis \cdot S$$

direct =
$$\frac{7}{10}$$

dirty bit cuis lid "uh 1/10 es valid cie uh cieles alecien - 6


Comparator le vier , tag n Oi Oux nist L

_6



$$2^{14} \times 2^{3} = 2^{17}$$

$$\frac{2^{19}}{2^{17}} = 2^{2}$$



	৩	oi ,	10	H
00	256	257 \TI	258 178	259 179
ci	244	245	246	247
16	168	₩9	176	171
11	172	173	174	175

$$\frac{2^{14}}{16} = 2^{10} \rightarrow 600$$

$\longrightarrow \rangle$	01000	01004	80010	0 100C		0 1000 0 100 1 0 100 2	SII
	59000	59004	59008	5900 E		59000 -5900F	M
	56780	58784	56788	5678C		01003	H
	567-90					5678F 56790	H
,						56791	H
cache							
					1		

Uord offsetal to byte offset. Winder Unions

€ 0.6 × 1+ 0.4 × 40 = 16.6 ns