
پرسش ۱:شکل زیر یک جمع کنندهی یک رقمی BCD را نشان میدهد. با فرض این که تاخیر گیتهای AND و OR به ترتیب برابر ۷ و ۹ نانوثانیه باشد، تاخیر یک جمع کنندهی چهار رقمی BCD را بدست آورید (از تاخیر گیت NOT صرفنظر کنید).



یرسش ۲:

الف - دو عدد 123.75- و 52.125 را به صورت مميز شناور با دقت ساده (Single Precision) نمايش دهيد. ب - حاصل جمع دو عدد مميز شناور به دست آمده از قسمت (الف) را با ذكر مراحل به دست آوريد.

پرسش ۳: شکل زیر مسیر داده و کنترلر پردازندهی MIPS را در حالت تک مرحلهای نشان میدهد. حداقل تغییرات لازم را در مسیر داده و کنترلر اعمال کنید تا پردازنده توانایی اجرای دستور \$ stack_size را داشته باشد. این دستور میزان فضای باقیمانده از Stack را در رجیستر \$ قرار میدهد.

پرسش ۴: شکل زیر مسیر داده و کنترلر پردازنده ی MIPS را در حالت تک مرحلهای نشان می دهد. حداقل تغییرات لازم را در مسیر داده و کنترلر اعمال کنید تا پردازنده توانایی اجرای دستورات si push \$i و i pop را داشته باشد. در صورتی که اجرای این دستورات امکان پذیر نیست دلیل آن را شرح دهید.

پرسش ۵: عملیات ضرب دو عدد 19+ و 13- را به روش Booth انجام دهید.

پرسش ۶: نمایش ممیز شناور زیر را در نظر بگیرید. بزرگترین و کوچکترین عدد مثبت قابل نمایش در این سیستم را مشخص کنید. فرض کنید که از روش Implicit One برای نمایش مانتیس و روش Biased Exponent-64 (جمع توانها با ۶۴) برای نمایش توان استفاده شده است.

S	Exponent	Mantissa	
1-Bit	7-Bit	12-Bit	

پرسش ۷: پردازندهای با مجموعهی دستورات زیر را در نظر بگیرید.

Operation	Frequency	Clock Cycle
ALU	40%	1
Load Word	25%	2
Store Word	15%	2
Branch	20%	2

اضافه کردن یک دستور با مود آدرسدهی register-memory به یک ماشین load-store ممکن است مفید باشد. برای مثال میتوان دو دستور

lw R1, 4(R3) add R2, R2, R1

را با دستور (R3) addm جایگزین نمود.

فرض کنید اضافه کردن این دستور –که اجرای آن ۳ سیکل ساعت طول می کشد- سبب شده است که تعداد سیکلهای لازم برای اجرای دستور Branch از ۲ به ۳ افزایش یابد. اگر ۱۵ درصد از تعداد دستورات load-word را بتوان با این دستور جدید جایگزین نمود، آیا تغییر در ساختار پردازنده مفید هست یا خیر؟

پرسش ۸: شکل زیر مسیر داده و کنترلر پردازنده ی MIPS را در حالت تک مرحلهای نشان می دهد. حداقل تغییرات لازم را در مسیر داده و کنترلر اعمال کنید تا پردازنده توانایی اجرای دستورات skip-next \$i, \$j و کنترلر اعمال کنید تا پردازنده توانایی اجرای دستورات و skip-next \$i, \$j و کنترلر اعمال کنید تا پردازنده توانایی اجرای دستور دوم یک نوع خاص فراخوانی تابع است که آدرس برگشت تابع را در اولین آدرس تابع می نویسد.

یک ایراد این روش فراخوانی تابع را بنویسید. به نظر شما برای برگشت از این تابع به چه نوع دستوری نیاز داریم؟ (همیشه اولین آدرس تابع را برای ذخیرهسازی آدرس برگشت خالی میگذاریم)

پرسش **۹:** عدد ۵۹ را بر عدد ۱۳ تقسیم کنید.

پرسش ۱۰: دقت سیستم نمایش ممیزشناور زیر را چیست؟ فرض کنید در این سیستم از نمایش ضمنی ۱ استفاده شده است.

1	4	4
S	E	M

پرسش ۱۱: در یک پردازنده طول دستورات ۱۱ بیت است و فیلدهای آدرس ۴ بیتی است. اگر تعداد دستورات ۱ اپرندی برابر ۴۰ و تعـداد دستورات ۰ اپرندی برابر ۱۲۸ باشد، تعداد دستورات ۲ اپرندی چقدر است.

پرسش ۱۲: دو عدد A و B به صورت ممیزشناور با دقت ساده در استاندارد IEEE نمایش داده شده اند. حاصل A+B را به صورت ممیزشناور و در همان استاندارد محاسبه کرده نمایش دهید. مقدار عددی معادل حاصل را نیز به دست آورید.

A = CCAA4358 B = 4432AB46

پرسش ۱۳: دو ماشین M1 و M2 را در نظر بگیرید. ماشین M1 دارای یک واحد ممیز شناور سختافزاری است که مستقیما دستورات ممیزشناور را اجرا می کند. تعداد سیکلهای لازم برای اجرای دستورات کلاسهای مختلف در ماشین M1 به قرار زیر است:

Floating-point multiply 6
Floating-point add 4
Floating-point divide 20
Integer instructions 2

ماشین M2 فاقد واحد ممیز شناور سختافزاری است و در نتیجه دستورات ممیزشناور را با استفاده از دستورات صحیح تقلیـد (Emulate) می کند. تمام دستورات صحیح برای اجرا به ۲ سیکل نیاز دارند. تعداد دستورات صحیح مورد نیاز برای اجرای کلاسهای مختلف دستورات به صورت زیر است:

Floating-point multiply 30 Floating-point add 20 Floating-point divide 50

اگر این دو ماشین برنامهی P را اجرا کنند و فرکانس کاری هر دو پردازنده برابر ۱۰۰۰ مگاهرتز باشد، کارایی ماشین M1 چند برابر کـارایی ماشین M2 است. فرض کنید که نرخ کلاسهای مختلف دستورات در برنامهی P بهصورت زیر است:

Floating-point multiply	10%
Floating-point add	15%
Floating-point divide	5%
Integer instructions	70%

پرسش ۱۴: در یک ضرب کننده ی آرایه ای برای ضرب دو عدد ۸ بیتی، اگر تاخیر FA برای تولید حاصل جمع و بیت نقلی (s و cout) به ترتیب برابر ۱۰ و ۷ نانوثانیه باشد، تاخیر ضرب کننده چقدر است.

پرسش 16: قانون آمدال (Amdahl's Law) برای نمایش تسریع بهدست آمده در یک سیستم به صورت زیر ارائه شده است.

 $Speedup = \frac{Execution \ time \ before \ improvement}{Execution \ time \ after \ improvement}$

 $\textit{Execution time after improvement} = \frac{\textit{Execution time affected by improvement}}{\textit{Amount of improvement}} + \textit{Execution time unaffected}$

فرض کنید برای بهبود یک ماشین با دو انتخاب مواجه هستیم: اجرای ۴ بار سریعتر دستور ضرب و اجرای ۲ بار سریعتر دستور خواندن از حافظه. فرض کنید یک برنامه با زمان اجرای ۱۰۰ ثانیه به صورت متوالی روی این ماشین اجرا می شود. از این زمان %20 بـرای دسـتورات ضرب، %50 برای دستورات خواندن حافظه و بقیه برای سایر دستورات مصرف می شود. میزان تسریع به دست آمده را در سـه حالـت زیـر بهدست آورید.

لف- فقط دستورات ضرب بهبود پیدا کند.

ب- فقط دستورات خواندن از حافظه بهبود پیدا کند.

ج- دستورات ضرب و خواندن از حافظه هر دو بهبود پیدا کند.