

| آزمون پایان ترم معماری کامپیوتر نی _م سال اول ۱ ۴۰۲–۱۴۰۱ |
|--|
| تاریخ آزمون: روز چهارشنبه ۵ بهمن ۱۴۰۱ |
| نام و نام خانوادگی: |
| شمارهی دانشجویی: |

پیش از شروع آزمون به نکات زیر توجه کنید:

- مدت زمان آزمون ۱۲۰ دقیقه است. این زمان تمدید نمیشود.
- پاسخها را به صورت مرتب و خوانا بنویسید و از دادن پاسخهای غیرمرتبط بپرهیزید.
- آزمون به صورت کتاب/جزوه بسته برگزار میشود و استفاده از یک برگ آ ۶ تقلب مجاز است.
 - برگهی سوالات را به همراه پاسخنامه تحویل دهید.
 - در زمان آزمون به هیچ پرسشی پاسخ داده نمیشود.

پرسش ۱[پیادهسازی چندمرحلهای، ٤ نمره، مدت زمان تقریبی پاسخ گویی ۳۰ دقیقه]:

پردازندهای با مشخصات زیر در نظر بگیرید:

- پردازنده Stack-Based است. یعنی پردازنده رجیستر همه منظوره ندارد و برای این منظور از استک استفاده می کند.
 - ۱. گنجایش Stack ، ۳۲ کلمه ی ۸ بیتی است.
- ۲. استک دارای ۳ ورودی کنترلی push, pop, tos می باشد. ورودی push داده ی ورودی را روی استک push کرده و ورودی pop داده ی بالای استک را pop می کند. این دو ورودی اشاره گر استک را تغییر می دهند. ورودی tos محتویات بالای استک را برمی گرداند بدون این که اشاره گر استک را تغییر دهد.
 - ۳. خواندن از Stack به صورت Synchronous انجام می شود.
 - ۴. دادهی روی خروجی DataOut تا خواندن بعدی (POP, TOS) باقی میماند.
 - توانایی آدرسدهی حافظهای به ظرفیت ۸bit × ۲۵۶
 - دارای دو نوع دستور با قالبهای زیر:

| | | 7 | | 0 |
|---------|---------|---|-----|---|
| Type A: | adr | | Op | |
| | adr + 1 | | Adr | |
| | | | | |
| | | 7 | | 0 |
| Type B: | adr | | Op | |

- دستورات نوع A دستورات Y بایتی و دستورات نوع Y دستورات Y دستورات نوع Y دستورات نو
- برای دستورات نوع B که به دو اپرند نیاز دارند (ADD, SUB, AND, OR) محتویات دو خانهی بالای استک Pop شده و نتیجهی عملیات روی استک Push می شود.
- برای دستورات نوع B که به یک اپرند نیاز دارند (NOT) محتویات یک خانهی بالای استک Pop شده و نتیجهی عملیات روی استک Push می شود.


• جدول زیر دستورات این پردازنده را نشان میدهد (TOS = Top Of Stack).

| Mnemo | nic | Description | Opcode | Туре |
|-------|-------|-------------------------------------|----------|------|
| PUSH | adr-8 | Push M[adr-8] on top of stack | 0000001 | Α |
| POP | adr-8 | Pop from top of stack into M[adr-8] | 00000010 | Α |
| JMP | adr-8 | PC ← adr-8 | 00000100 | Α |
| BZ | adr-8 | If (TOS = 0) PC ← adr-8 | 00001000 | Α |
| ADD | - | | 10000000 | В |
| SUB | - | | 10000001 | В |
| AND | - | | 10000010 | В |
| OR | = | | 10000011 | В |
| NOT | - | | 10000100 | В |
| Nop | - | No Operation | 10000101 | В |

• جدول صحت ALU به صورت زیر است.

| Operation | У |
|-----------|-----------|
| 000 | ln1 + ln2 |
| 001 | ln1 - ln2 |
| 010 | In1 & In2 |
| 011 | In1 In2 |
| 100 | Not In1 |
| 101 | In2 + 1 |
| 110 | ln1 |
| 111 | In2 |

شکل زیر یک پیادهسازی چند مرحلهای پیشنهادی برای این پردازنده را نشان میدهد.



با توجه به این طراحی به پرسشهای زیر پاسخ دهید:

الف – مراحل لازم برای واکشی یک دستور را نشان دهید. پاسخ شما باید شامل تعداد سیکلهای لازم و عملیات انجام شده در هر سیکل باشد. ب – مراحل لازم برای اجرای دستور BZ adr را بنویسید. پاسخ شما باید شامل تعداد سیکلهای لازم و عملیات انجام شده در هر سیکل باشد. فرض کنید واکشی دستور انجام شده است.

ج – مراحل لازم برای اجرای دستور ADD را بنویسید. پاسخ شما باید شامل تعداد سیکلهای لازم و عملیات انجام شده در هر سیکل باشد. فرض کنید واکشی دستور انجام شده است.

پرسش ۲ [واحد کنترل ریزبرنامهسازی ، ۳ نمره، مدت زمان تقریبی پاسخ گویی ۱۰ دقیقه]:

در یک پردازنده، ۴۰ سیگنال کنترلی داریم. فرض کنید در پیاده سازی این سیستم ۵۰۰ ریز دستور (Micro-Instruction) وجود دارد. در این پردازنده ۲۰۰ ترکیب مختلف از این سیگنالهای کنترلی پیش می آید. اگر واحد کنترل را به دو روش Micro-Memory و Micro-Memory پیاده سازی کنیم، میزان حافظه صرفه جویی شده چقدر است؟

الف - فرض کنید از تراشهی ROM برای پیادهسازی حافظهها استفاده شده است.

ب- فرض کنید از تراشهی PLA برای پیادهسازی حافظهها استفاده شده است.

پرسش ٣ [پایپلاین ، ٤ نمره، مدت زمان تقریبی پاسخ گویی ۲۰ دقیقه]:

یک پردازنده پایپلاین را با ۵ مرحله IF, ID, EX, MEM, WB در نظر بگیرید. برای پیادهسازی پایپلاین فرضهای زیر را در نظر بگیرید.

- اگر دستور بعد از دستور lw به آن وابستگی داده داشته باشد، پایپلاین را به اندازه ۲ سیکل ساعت متوقف (Stall) می کند.
- اگر دستور بعد از دستور محاسباتی (add, addi) به آن وابستگی دادهای داشته باشد، پایپلاین را به اندازه ۱ سیکل متوقف می کند.
 - دستور بعد از دستور پرش شرطی (beq) پایپلاین را به اندازه ۱ سیکل ساعت متوقف می کند.
 - مقدار رجیستر R1 به گونهای است که این حلقه ۱۰۰ بار تکرار میشود.

```
L1: lw R2, 1000(R1)
lw R3, 2000(R1)
add R4, R2, R3
sw R4, 200(R1)
addi R1, R1, -4
bne R1, R0, L1
```

الف - زمان اجرای این برنامه بر روی پردازندهی پیادهسازی تک مرحلهای چقدر است؟

 \mathbf{v} – زمان اجرای این برنامه بر روی پردازنده ی پیاده سازی چند مرحله این برنامه بر روی پردازنده ی


ج - زمان اجرای این برنامه بر روی پردازندهی پیادهسازی پایپلاین چقدر است؟

د- میزان تسریع اجرای این برنامه بر روی پردازندهی پایپلاین در مقایسه با پیادهسازی نک مرحلهای چقدر است؟

پرسش ٤ [پایپلاین ، ۳ نمره، مدت زمان تقریبی پاسخگویی ۱۵ دقیقه]:

یک پردازنده ی پایپلاین با ۵ مرحله مطابق با شکل زیر در نظر بگیرید. فرض کنید برنامهای با ۳۰۰ دستور به شکل زیر بر روی این پردازنده اجرا میشود. فرض کنید هر دستور lw قبلی خود و ابسته باشد (دقت کنید دستور lw قبلی خود وابسته باشد (دقت کنید دستور lw به دستور lw قبلی خود وابسته نیست). میزان تسریع در اجرای این برنامه بر روی پردازنده ی پایپلاین با استفاده از Forwarding چقدر است؟ فرض کنید در رجیستر فایل در نیمه ی اول CLK عملیات نوشتن و در نیمه در نیمه در اجرای این برنامه میشود.

lw, lw, add, lw, lw, add, ...



پرسش ۵[سلسلهمراتب حافظه ، ۳ نمره، مدت زمان تقریبی پاسخ گویی ۱۵ دقیقه]:

یک Miss Rate = ۱٪ با Miss Rate = ۱٪ و بدون Miss Rate = ۱٪ با است با Miss Rate و یک Data Cache و بدون Miss Rate و بدون است با مستلزم هزینه ای برابر ۴۰ دستورات به حافظه ی داده دسترسی به حافظه ی اصلی مستلزم هزینه ای برابر ۴۰ دستورات به حافظه ی داده دسترسی بیدا کنند، CPI جدید این بردازنده چقدر است؟

پرسش ۶ [سلسلهمراتب حافظه ، ۳ نمره، مدت زمان تقریبی پاسخ گویی ۱۵ دقیقه]:

در این پرسش از شما خواسته شده است که گنجایش یک سیستم حافظهی دو سطحی را تعیین کنید. سطح اول که M۱ نامیده می شود، یک Cache با یکی از سـه گنجایش انتخابی ۱۲۸KBytes ،۶۴KBytes و ۲۵۶۲ اسـت. سـطح دوم، M۲ ، حافظهی اصـلی با گنجایش (Cache با یکی از سـه گنجایش انتخابی ۲۵۶۴ و ۲۱ به ترتیب زمان دسـترسـی M۱ و M۱ هسـتند. فرض کنید که ۴MBytes اسـت. فرض کنید که Hit Rate برای سه گنجایش به ترتیب برابر ۰.۹ ، و ۰۹ و ۰۹ است. با فرض این که دسترسی به حافظهی و حافظهی اصلی به صورت سریال انجام می شود، به پرسشهای زیر پاسخ دهید.

الف- زمان متوسط دسترسی به حافظه برحسب ۲۰ ns برای هر سه گنجایش Cache چقدر است؟

ب- هزینهی متوسط هر بایت برحسب cr-۰.۲ \$/KByte برای هر سه گنجایش Cache چقدر است؟

ج- سه طراحی مختلف حافظه را بر حسب متوسط هزینه و متوسط زمان دسترسی با هم مقایسه کنید. طرح اپتیمال را برحسب حاصل ضرب متوسط هزینه و متوسط زمان دسترسی انتخاب کنید.

پیروز باشید صفری