
1 برای محاسبهی عبارت (۴-۲*۳+۱)/(۵*۲+۸) با استفاده از یک کامپیوتر مبتنی بر Stack ، تعداد دستورات Push و حداقل تعداد کلمات لازم در Stack برابر است با:

 \square ۷ مرتبه Push و حداقل ۵ کلمه Push و حداقل ۳ کلمه Push و حداقل ۴ کلمه \square ۷ مرتبه Push و حداقل ۴ کلمه \square ۷ مرتبه Push و حداقل ۴ کلمه

2 با در نظر گرفتن ساختار زیر، سیگنالهای کنترلی لازم برای Increment کردن یک کلمه از حافظه را به ترتیب ذکرکنید. فرض کنید که واکشی دستور (Instruction Fetch) قبلا انجام شده است.



□ Clk1: C9, C10, C1, C4 Clk2: C7, C2, C5, C4 Clk3: C3, C9, C8

□ Clk1: C9, C10, C1, C4 □ Clk1: C7, C5, C2, C4 Clk2: C5, C6, C2, C4 Clk2: C3, C8, C9 Clk3: C3, C9, C8 Clk3: C1, C4, C9, C8

3 کامپیوتری دارای دستورات ۱۶ بیتی است و آدرسهای اپرند با استفاده از فیلدهای ۶ بیتی مشخص میشود. این کامپیوتر دارای K دستور دو اپرنـدی است و به L دستور صفر اپرندی نیاز دارد. حداکثر تعداد دستورات یک اپرندی این کاپمیوتر برابر است با:

 $\frac{2^{12} - K \times 2^{12} - L}{64} \square$ $2^{16} - K \times 2^{12} - L \times 2^{6} \square$ $2^{16} - K \times 2^{12} - L \times 2^{6} \square$ $2^{16} - K \times 2^{12} - L \square$


4 پردازندهای دارای ۴ گروه دستور و فرکانس کاری ۶۰ مگاهرتز است. تعداد پالسهای لازم برای اجرای هر دستور در جدول زیر آمده است. میخواهیم MIPS (Million کارایی این پردازنده را برای یک برنامه که درصد دستورات هر گروه آن در جدول زیر داده شده است، اندازه بگیریم. مقدار Instruction Per Second)

گروه دستورات	تعداد پائس لازم برای اجرا	درصد دستورات در برنامه
A	١	4.
В	٣	۲۰
С	١	٣٠
D	۲	1.

	۴۰ 🗆	٣٠ 🗆
	٩٠ 🗆	9. □
دی شده (Hardwired) در ست است؟	، نامەسازى شدە (Micro-Programmed) و سىھىن	5 کدام یک از عبارات زیر در مورد ساختارها <i>ی</i> ریزب
در آینده دارند و معمولا دستورات پیچیده تر و سرعت		
3 33 " " " 33 3 3 3 3 3 3		کمتری نسبت به نوع Hardwired دارند.
ورتی که نـوع Hardwired ایـن امکـان را دارد و علـت	ی توانند از امکان Pipelining استفاده کنند. در ص	<u>-</u>
	, , , , , , , , , , , , , , , , , , , ,	سرعت بیشتر آن نیز همین است.
ع Hardwired دارند.	رعت بیشتری از دید اجرای دستورات نسبت به نو	
ستند که علت عمدهی آن استفاده از Pipelining در		
		ساختار اینگونه پردازندهها است.
ست. اگر از ثباتهایی با تاخیر ۱ نانوثانیه بین Stage	با زمان اجرای ۳۶، ۳۹، ۲۳، ۲۸ و ۶۴ نانوثانیه اس	و یک واحد محاسباتی پایپلاین دارای پنج Stage
	ریع این واحد محاسباتی نسبت به تاخیر غیرپایپ	
	Υ/Δ □	T/97 □
	Y/97 □	۵□
) برابر ۱۰ نانوثانیه و درصد مراجعه و پیدا کردن	نظهی ثانویه است. اگر زمان دسـتیابی بــه Cache	7 یک سیستم شامل Cache، حافظهی اصلی و حاف
انوثانیه و Hit Ratio مربوط بـه آن ۰/۹ باشـد و زمـان		
	مد، در این صورت زمان موثر دستیابی به اطلاعات	
	□ ۲ میکروثانیه	🗖 ۱ میلی ثانیه
	🗖 ۱۰۰ میکروثانیه	🗖 ۱۲ نانوثانیه

- 8 در پردازندهای با ساختار پایپلاین دستورات در ۸ مرحله (Stage) اجرا میشوند. چنانچه دستوری از نوع پرش باشد به دستورات بعدی اجازهی ورود به پایپلاین داده نمیشود تا این که اجرای دستور پرش به پایان برسد. برنامهای در حال اجرا است که ۱۰۰ دستور دارد و بعد از هر ۱۹ دستور معمولی یک دستور پرش در آن ظاهر میشود. اگر تاخیر هر مرحله و ثباتهای مربوط به آن جمعا ۱۰ نانوثانیه باشد، اجزای این برنامه چقدر طول میکشد.
- 9 یک DMA Controller از روش Cycle Stealing استفاده کرده و و در هر سیکل یک کلمه ی ۱۶ بیتی را انتقال می دهد. دستگاه جانبی کارکتر را با سرعت ۲۴۰۰ کارکتر بر ثانیه آماده می کند. CPU عملیات واکشی و اجرای دستور را با سرعت ۱ میلیون دستور در ثانیه انجام می دهد. با استفاده از این DMA سرعت کار CPU چند برابر می شود.

10 شکل زیر پیادهسازی چندمرحلهای مسیر دادهی پردازندهی MIPS را نشان می دهد. می خواهیم دستور (wai (where am I) را به این پردازنده اضافه کنیم. این دستور آدرس دستور واکشی شده را در رجیستر rt ذخیره می کند. تغییرات لازم در مسیر داده و واحد کنترل این پردازنده را مشخص کنید.



- 11 یک سیستم شامل Cache، حافظهی اصلی و حافظهی ثانویه است. اگر زمان دستیابی به Cache برابر ۸ نانوثانیه و درصد مراجعه و پیدا کردن اطلاعـات مورد نظر (Hit Ratio) برابر ۰/۹۷ باشد . نیز اگر زمان دستیابی به حافظهی اصلی ۱۱۰ نانوثانیه و Hit Ratio مربوط به آن ۰/۹۲ باشد و زمان دسـتیابی به حافظهی ثانویه برابر ۱ میلی ثانیه باشد، زمان موثر دستیابی به اطلاعات چقدر است؟
- 12 در یک کامپیوتر که واحد کنترل آن به روش ریزبرنامه سازی (Microprogramming) طراحی شده است، احتیاج به ۲۰۴۰ حافظه کنترل داریم. برای کاستن حجم حافظه از Nanomemory استفاده می کنیم. اگر حجم برای کاستن حجم حافظه از Nanomemory استفاده می کنیم. اگر حجم بود؟
- 13 اگر یک Pipeline سه مرحلهای را به چهار مرحلهای تبدیل کنیم پریود از T به 0.9T کاهش مییابد. فرض کنید ۳۰٪ دستورات پرش هستند و دستور بعد از پرش وارد Pipeline نمی شود تا این که دستور پرش به اتمام برسد. نسبت زمان اجرای n دستور در ساختار سه مرحلهای به ساختار چهار مرحلهای چقدر است.
- 14 در یک سیستم حافظه، سرعت دسترسی به Cache برابر ۱۰۰ نانوثانیه و سرعت دسترسی به حافظهی اصلی برابر ۱۲۰۰ نانوثانیه است. اگر بخواهیم سرعت موثر دسترسی به حافظه بیشتر از ۲۰٪ دسترسی به Cache نباشد، حداقل Hit Rate برای Cache چقدر است.

problem #7 825*+132*+4-/ push (8) - push (2) - push (5) - mult - Add - push (1)
 8
 2

 8
 10

 8
 18
 - > push (3) - push (2) - mult - Add - push (4) - sub - div 3 1 1 18 2 3 1 1 18 18 18 6 E 4 Stack vols relies is

التوجر بالا 7 دستور المعام مي طاهيم و Stack ، معامل الد ظرف 4 دانست باسد.


$$CPL = 0.4 \times 1 + 0.2 \times 3 + 0.3 \times 1 + 0.1 \times 1 = 1.5 CC$$

$$= > M1PS = \frac{60 M}{1.5} = 40$$

problem #4

5200,000 = 10x8 + 19x10 = 270 ns => do4 = 5x270 ms


CIR deb = 10 ms



- 1- IF: pc_2_write=1
- 2- ID: مانند قبل
- 3- wai: RegDst=0; MemToReg=2;

problem # 11

12 CL; = 8x 0.97 + 110 x 0.03 x 0.92 + 10 x 0.03 x 0.08



problem #13

exe time for 4 stage =
$$\frac{4 \times 0.9 \text{ T} \times 0.3 \text{ n} + 0.7 \text{ n} \times 0.9 \text{ T}}{3 \times \text{T} \times 0.3 \text{ n} + 0.7 \text{ n} \times \text{T}} = \frac{1.71}{1.6}$$

problem #14

deb-con : is up = 0.2 * 100 = 20mg

20 = 1200*(1-H) => H = 0.983 => Hit Rate = 98.3%