

ازمون پایان ترم معماری کامپیوتر نیمسال اول ۱۴۰۲–۱۴۰۱			
تاریخ آزمون: روز چهارشنبه ۵ بهمن ۱۴۰۱			
نام و نام خانوادگی:			
شمارهی دانشجویی:			

### پیش از شروع آزمون به نکات زیر توجه کنید:

- مدت زمان آزمون <u>۱۲۰ دقیقه</u> است. این زمان تمدید نمیشود.
- پاسخها را به صورت مرتب و خوانا بنویسید و از دادن پاسخهای غیرمرتبط بپرهیزید.
- آزمون به صورت کتاب/جزوه بسته برگزار میشود و استفاده از یک برگ ٤٦ تقلب مجاز است.
  - برگهی سوالات را به همراه پاسخنامه تحویل دهید.
  - در زمان آزمون به هیچ پرسشی پاسخ داده نمیشود.

## پرسش ۱ [پیادهسازی چندمرحلهای، ٤ نمره، مدت زمان تقریبی پاسخ گویی ۳۰ دقیقه]:

پردازندهای با مشخصات زیر در نظر بگیرید:

- پردازنده Stack-Based است. یعنی پردازنده رجیستر همه منظوره ندارد و برای این منظور از استک استفاده می کند.
  - ۱. گنجایش ۳۲، Stack کلمهی ۸ بیتی است.
- استک دارای ۳ ورودی کنترلی push, pop, tos می باشد. ورودی push دادهی ورودی را روی استک push کرده و ورودی pop دادهی بالای استک را pop می کند. این دو ورودی اشاره گر استک را تغییر می دهند. ورودی tos محتویات بالای استک را برمی گرداند بدون این که اشاره گر استک را تغییر دهد.
  - . خواندن از Stack به صورت Synchronous انجام می شود.
  - ۴. دادهی روی خروجی DataOut تا خواندن بعدی (POP, TOS) باقی میماند.
    - توانایی آدرسدهی حافظهای به ظرفیت ۸bit × ۲۵۶
      - دارای دو نوع دستور با قالبهای زیر:


- دستورات نوع A دستورات ۲ بایتی و دستورات نوع B دستورات ۱ بایتی هستند (دقت کنید دستورات نوع A دو خانه ی حافظه و دستورات نوع B یک خانه ی حافظه را اشغال می کنند).
- برای دستورات نوع کارکه به دو اپرند نیاز دارند (ADD, SUB, AND, QR) محتویات دو خانه ی بالای استک Pop شده و نتیجه ی عملیات روی استک Push می شود.
- برای دستورات نوع B که به یک اپرند نیاز دارند (NOT) محتویات یک خانه ی بالای استک Pop شده و نتیجه ی عملیات روی استک Push می شود.

• جدول زیر دستورات این پردازنده را نشان میدهد (TOS = Top Of Stack).

Mnemo	nic	Description	Opcode	Туре
PUSH	adr-8	Push M[adr-8] on top of stack	0000001	Α
POP	adr-8	Pop from top of stack into M[adr-8]	00000010	Α
JMP	adr-8	PC ← adr-8	00000100	Α
BZ	adr-8	If (TOS = 0) PC ← adr-8	00001000	A
ADD	-		10000000	В
SUB	-		10000001	В
AND	-		10000010	В
OR	-		10000011	В
NOT	-		10000100	В
Nop	-	No Operation	10000101	В

• جدول صحت ALU به صورت زیر است.

شکل زیر یک پیادهسازی چند مرحلهای پیشنهادی برای این پردازنده را نشان میدهد.



با توجه به این طراحی به پرسشهای زیر پاسخ دهید:

الفن مراحل لازم برای واکشی یک دستور را نشان دهید. پاسخ شما باید شامل تعداد سیکلهای لازم و عملیات انجام شده در هر سیکل باشد. بر مراحل لازم برای اجرای دستور BZ adr را بنویسید. پاسخ شما باید شامل تعداد سیکلهای لازم و عملیات انجام شده در هر سیکل باشد. فرض کنید واکشی دستور انجام شده است.

را بنویسید. پاسخ شما باید شامل تعداد سیکلهای لازم و عملیات انجام شده در هر سیکل باشد. فرض کنید واکشی دستور انجام شده است.

# پرسپش ۲ [واحد کنترل ریزبرنامهسازی ، ۳ نمره، مدت زمان تقریبی پاسخ گویی ۱۰ دقیقه]:

این پردازنده، ۴۰ سیگنال کنترلی داریم. فرض کنید در پیادهسازی این سیستم ۵۰۰ ریز دستور (Micro-Instruction) وجود دارد. در این Nano-Memory و Micro-Memory و Micro-Memory و Micro-Memory و Micro-Memory پردازنده ۲۰۰ ترکیب مختلف از این سیگنال های کنترلی پیش می آید. اگر واحد کنترل را به دو روش Micro-Memory و پیادهسازی کنیم، میزان حافظه صرفه جویی شده چقدر است؟

الف - فرض کنید از تراشهی ROM برای پیادهسازی حافظهها استفاده شده است.

مرح فرض کنید از تراشهی PLA برای پیادهسازی حافظه ها استفاده شده است.

### پرسش ٣ [پایپلاین ، ٤ نمره، مدت زمان تقریبی پاسخگویی ۲۰ دقیقه]:

یک پردازنده پایپلاین را با ۵ مرحله IF, ID, EX, MEM, WB در نظر بگیرید. برای پیادهسازی پایپلاین فرضهای زیر را در نظر بگیرید.

- اگر دستور بعد از دستور ۱w به آن وابستگی داده داشته باشد، پایپلاین را به اندازه ۲ سیکل ساعت متوقف (Stall) می کند.
- اگر دستور بعد از دستور محاسباتی (add, addi) به آن وابستگی دادهای داشته باشد، پایپلاین را به اندازه ۱ سیکل متوقف می کند.
  - دستور بعد از دستور پرش شرطی (beq) پایپلاین را به اندازه ۱ سیکل ساعت متوقف می کند.
    - مقدار رجیستر R1 به گونهای است که این حلقه ۱۰۰ بار تکرار میشود.

L1: lw R2, 1000(R1) lw R3, 2000(R1) add R4, R2, R3 sw R4, 200(R1) addi R1, R1, -4 bne R1, R0, L1

الف - زمان اجرای این برنامه بر روی پردازنده ی پیاده سازی تک مرحله ای چقدر است؟

ب- زمان اجرای این برنامه بر روی پردازندهی پیادهسازی چند مرحلهای چقدر است؟


ج- زمان اجرای این برنامه بر روی پردازنده ی پیاده سازی پایپلاین چقدر است؟

د- میزان تسریع اجرای این برنامه بر روی پردازنده ی پایپلاین در مقایسه با پیاده سازی نک مرحله ای چقدر است؟

## پرسش ٤ [پایپلاین ، ۳ نمره، مدت زمان تقریبی پاسخ گویی ۱۵ دقیقه]:

یک پردازنده ی پایپلاین با ۵ مرحله مطابق با شکل زیر در نظر بگیرید. فرض کنید برنامهای با ۳۰۰ دستور به شکل زیر بر روی این پردازنده اجرا میشود. فرض کنید هر دستور lw قبلی خود وابسته باشد (دقت کنید دستور lw قبلی خود وابسته باشد (دقت کنید دستور lw به دستور lw قبلی خود وابسته نیست). میزان تسریع در اجرای این برنامه بر روی پردازنده ی پایپلاین با استفاده از Forwarding چقدر است؟ فرض کنید در رجیستر فایل در نیمه ی اول CLK عملیات نوشتن و در نیمه دوم CLK عملیات خواندن انجام میشود.

lw, lw, add, lw, lw, add, ...



# پرسش ۵ [سلسلهمراتب حافظه ، ۳ نمره، مدت زمان تقریبی پاسخ گویی ۱۵ دقیقه]:

یک Instruction Cache با ۱٪ Miss Rate و یک Data Cache با ۱٪ Miss Rate در نظر بگیرید. اگر یک پردازنده با ۲۰۲ و بدون Miss Rate داشته باشیم و دسترسی به حافظه ی اصلی مستلزم هزینه ای برابر ۴۰ Cycle باشد و نیز حدود ۴۰٪ دستورات به حافظه ی داده دسترسی پیدا کنند، CPI جدید این پردازنده چقدر است؟

#### پرسش ۶ [سلسلهمراتب حافظه ، ۳ نمره، مدت زمان تقریبی پاسخ گویی ۱۵ دقیقه]:

الفوح زمان متوسط دسترسی به حافظه برحسب ۲۰ ns برای هر سه گنجایش Cache چقدر است؟

کریم- هزینهی متوسط هر بایت برحسب cr=۰.۲ \$/KByte برای هر سه گنجایش Cache چقدر است؟

ج- س طراحی مختلف حافظه را بر حسب متوسط هزینه و متوسط زمان دسترسی با هم مقایسه کنید. طرح اپتیمال را برحسب حاصل ضرب متوسط هزینه و متوسط زمان دسترسی انتخاب کنید.

پیروز باشید صفری