

コンピュータ概論 満点ガイドブック

全部覚える必要はない。マークシートは選択肢から選ぶ試験なので、本当に「思い出す」必要があるのはごく一部。ここでは全項目を **A 解ける** / **B 覚える** / **C 読むだけ** の3段階に仕分けた。A の4つは §02 で仕組みから説明してある。

8月4日(火) 前期到達度評価試験

共創棟 C413・対面

60分 / マークシート

持込 筆記用具のみ

00 最短ルート — 何を暗記するのか

結論から言うと、丸暗記が要るのは B の1ページ分だけ。分量の6割を占める C は、読んで納得しておけば選択肢を見た瞬間に選べるので、覚える対象ではない。

A 手が動くこと

4項目 / 目安 30分

- キャッシュの式(順・逆)
- ページングのアドレス変換
- CPUトレース表の埋め方
- ビット数(個数 = 2^n)

§02 計算編で仕組みから説明した。暗記ではなく1回ずつ手で解く。練習問題つき。

B 覚えること

1ページ分 / 目安 60分

- OSI 7層の割り当て表
- CPUレジスタ4つの役割
- 割込み3方式・DMA3モードの識別語
- 文字コードの数値
- ひっかけ4つ

§7の暗記カードに全部まとめた。ここだけ繰り返す。

C 読むだけ

分量の6割 / 目安 40分

- 記憶階層の説明文
- 光ファイバ・HDMI・SCSI・無線
- 第1章の歴史
- トポロジ・物理層メディア

用語と意味が1対1なので、選択肢を見れば選べる。暗記しない。

なぜCは覚えなくていいのか

去年の問題を見ると、選択肢が「ライトスルー／ライトバック」「CPUが直接アクセスできるが揮発性」のように言葉そのものが答えを説明している。ライトスルーは「書き通す＝両方に同時に書く」、ライトバックは「後で書き戻す」。一度意味を理解すれば、本番で選択肢を見た瞬間に選べる。Cにあたる部分を暗記しようとするのが、一番時間を溶かす。

時間がないときの優先順位

順	やること	見込み得点	所要
1	暗記カード(B)を通す	～55点	60分
2	\$02 計算編 を読んで練習問題を解く	+20点	30分
3	過去問の答えを見て形式に慣れる	+10点	20分
4	Cを流し読み	+15点	40分

1と2だけで75点前後。4まで到達すれば満点圏。逆に、Cから読み始めると分量に潰される。

目次 — 配点の重い順

- | | |
|---------------------------|----------------------------|
| 1. 範囲:やる／やらない | 6. 入出力制御 7.2・7.3・7.5〔約10点〕 |
| 2. 計算編 — ここは「わかる」まで | 7. 文字コード 2.3 + 第1章 |
| 3. 記憶システム 5.1・5.2〔約36点〕 | 8. 保険:IEEE754・カルノー図 |
| 4. ネットワーク 10.2～10.7〔約22点〕 | 9. 暗記カード(B だけ集めたもの) |
| 5. CPU 第4章〔約17点〕 | 10. 過去問の答え+当日の運用 |

01 範囲:やる／やらない

告知範囲と2025年過去問を突き合わせると、去年の大問が2つ軽くなり、去年ゼロ点の分野が範囲に入っている。

やる	やらない
講義内演習 全5題(2-1／3-1／4-1／6-1／8-1)	第2章 2.1・2.2(2の補数、加減乗除、浮動小数点)
第1章 1.1～1.4	第3章(論理回路の本体)
第2章 2.3 のみ	第5章 5.3～5.5(半導体メモリ、RAID、光ディスク)
第4章 章末問題(1)～(3)	第6章(入出力装置)／第7章 7.1・7.4
第5章 5.1・5.2 + 章末問題(9)～(11)	第8章(OS)／第9章(プログラム開発)
第7章 7.2・7.3・7.5	第10章 10.1・10.8・10.9
第10章 10.2～10.7	第11章(GPU・AI・クラウド)

去年15点だったIEEE754は章として範囲外(\$6で手順のみ)。第2章は2.3の文字コードだけが残し、去年1問も出ていない新規ゾーンになる。第5章は5.3が抜けた分、キャッシュと仮想記憶の比重が上がる。

講義内演習は全14回を確認した結果この5題のみ(第5回のみ資料未確認)。第11回で範囲内なのは前半の7.5.5～7.5.6だけで、後半のOSと第14回は丸ごと範囲外。

02 計算編 — ここは「わかる」まで A

暗記でごまかせない4つ。逆に言えば、仕組みが1回わかれれば数字が変わっても必ず解ける。土台の2-1 から順に読むこと — 2-2 のページングは2-1 がわかっていないと絶対に理解できない。

2-1 ビット数とアドレスの分割 全部の土台

「n ビットで何個表せるか」


1ビットは0か1の2通り。2ビットなら00・01・10・11の4通り。ビットが1本増えるたびに通り数が2倍になるので、n ビットで 2^n 通り。逆に「N 個を区別したい」なら $N = 2^n$ を満たす n ビットが要る。

ビット数 n	1	2	3	4	6	8	10	12	16
通り数 2^n	2	4	8	16	64	256	1024	4096	65536

試験で出るのは実質この9個。特に $2^{10} = 1024 (=1k)$ 、 $2^{12} = 4096 (=4k)$ 、 $2^{16} = 65536 (=64k)$ の3つ。

アドレスは「どのカタマリの・何バイト目か」の2段構え

メモリを1024B ずつのカタマリに切って管理するとき、ある1バイトを指すには2つの情報が必要。



カタマリが4個なら上位は $4 = 2^2$ より2ビット。カタマリのサイズが1024Bなら下位は $1024 = 2^{10}$ より10ビット。合わせて12ビットになり、これは全体 $4 \times 1024 = 4096 = 2^{12}$ と一致する。上位+下位=全体、が必ず成り立つのでこれが検算になる。

講義の数字はここから出ている

主記憶（物理）4kB = 4096B、1ブロック 1024B

ブロック数 = $4096 \div 1024 = 4$ 個 $\rightarrow 4 = 2^2 \rightarrow$ 上位 2bit

ブロック内 = 1024B $\rightarrow 1024 = 2^{10} \rightarrow$ 下位 10bit

物理アドレス = $2 + 10 = 12\text{bit}$ (検算 $4096 = 2^{12}$ ✓)

補助記憶（論理）64kB = 65536B、1ページ 1024B

ページ数 = $65536 \div 1024 = 64$ 個 $\rightarrow 64 = 2^6 \rightarrow$ 上位 6bit

ページ内 = 1024B $\rightarrow 1024 = 2^{10} \rightarrow$ 下位 10bit

論理アドレス = $6 + 10 = 16\text{bit}$ (検算 $65536 = 2^{16}$ ✓)

この2つを暗記する必要はない。「容量 ÷ カタマリサイズ = 個数」→「個数を 2^n にして上位ビット数」という手順を覚えれば、数字が変わっても出せる。

2-2 ページング方式のアドレス変換

最重要

何をしている仕組みなのか

プログラムは「64kB の広い連続したメモリがある」つもりで動く(=論理アドレス)。でも実際の主記憶は 4kB しかない。そこで両方を同じ 1024B のカタマリに切り分け、いま必要なカタマリだけを主記憶に置く。どのページがどのブロックに入っているかの対応表がページテーブルで、CPUが出した論理アドレスを実際の物理アドレスに翻訳するのがこの計算。

用語が2組あるだけで、中身は同じ 1024B のカタマリ。論理側のカタマリを「ページ」、物理側のカタマリを「ブロック」と呼び分けているだけ。

なぜ下位10ビットは変わらないのか —— ここが本質

ページのサイズとブロックのサイズが同じ 1024B だから。ページを主記憶のブロックに移すとき、カタマリごと丸々コピーするだけで、中身の並び順は一切いじらない。だから「カタマリの中の何バイト目か」は移動前後で同じ。

変わるのは「どのカタマリにいるか」だけ —— つまり上位のページ番号がブロック番号に置き換わるだけで、下位10ビットはそのまま素通りする。

手順

- 1 論理アドレスを 6bit / 10bit で区切る
上位6bitがページ番号、下位10bitがカタマリ内の位置。
- 2 ページテーブルでページ番号を引く
対応するブロック番号(2bit)と、Q(p)を読む。
- 3 Q(p)=1 なら、上位6bitをそのブロック番号2bitに置き換える
下位10bitは触らない。
- 4 できた12bitが物理アドレス
MARに入って主記憶にアクセスする。

計算例(講義で扱われたもの)

```
仮想アドレス 000010 : 0100100011
                └─6bit─┐ └─10bit─┐
                ↓ ページ番号 = 000010 (10進で 2)

ページテーブル ... ページ2 → ブロック 01、Q(p)=1 (主記憶にある)

000010 : 0100100011
    ↓ 置き換え      ↓ そのまま
物理アドレス 01 : 0100100011      ← 2 + 10 = 12bit
```

10進で検算してみる

理解の確認

下位10bit 0100100011 = 256 + 32 + 2 + 1 = 291 (カタマリ内の291バイト目)

論理側: ページ2の291バイト目

$$= 2 \times 1024 + 291 = 2339 \text{ 番地}$$

物理側: ブロック1の291バイト目

$$= 1 \times 1024 + 291 = 1315 \text{ 番地}$$

ビットで直接読んでも 01 0100100011

$$= 1024 + 256 + 32 + 2 + 1 = 1315 \checkmark \text{ 一致}$$

「291バイト目」という部分が両側で変わっていないのが、下位10bitが素通りすること。

$Q(p)=0$ だったら(ページフォールト)

そのページはまだ主記憶になく補助記憶にいる。空きを作って持ってくる。

- 1 主記憶上の一つのブロックを補助記憶に移動する
(追い出して空きを作る)
- 2 空いたブロックの番号を、参照中のページテーブルに記入する
- 3 そのページの $Q(p)$ を 1 に変更する
- 4 $Q(p)=1$ のときと同じ手順でアクセスする

練習 — 答えは下

1. 仮想アドレス 001101 : 1010101010。ページ13はブロック 11、 $Q(p)=1$ 。物理アドレスは?
2. 主記憶が 8kB、1ブロック 1024B のとき、ブロック数・ブロック番号のビット数・物理アドレス長は?
3. 補助記憶が 128kB、1ページ 1024B のとき、ページ番号のビット数と論理アドレス長は?

1. 11 1010101010 (上位を11に置換、下位はそのまま)

検算: $1010101010 = 682$ 、ブロック3の682バイト目 $= 3 \times 1024 + 682 = 3754 = 111010101010_2 \checkmark$

2. $8192 \div 1024 = 8$ ブロック $\rightarrow 8 = 2^3$ なので 3bit、物理アドレス $= 3 + 10 = 13\text{bit}$ (検算 $8192 = 2^{13} \checkmark$)

3. $131072 \div 1024 = 128$ ページ $\rightarrow 128 = 2^7$ なので 7bit、論理アドレス $= 7 + 10 = 17\text{bit}$ (検算 $131072 = 2^{17} \checkmark$)

2-3 キャッシュの平均アクセス時間

頻出

式の意味

CPUがデータを取りに行くと、2つのどちらかが起きる。

- ヒット(確率 h)… キャッシュにある。速い方の時間 T_c で済む

- ミスヒット(確率 $1-h$)… 無いので主記憶へ。遅い方の時間 T_m にかかる

平均だから、それぞれの時間に「その確率」を掛けて足す。つまりこの式は加重平均そのもので、覚えるというより意味を追えば書ける。

$$T = h \cdot T_c + (1 - h) \cdot T_m$$

順に解く

$$h = 0.8 \text{ (80\%)}, T_c = 5\text{ns}, T_m = 40\text{ns}$$

$$\begin{aligned} T &= 0.8 \times 5 + (1 - 0.8) \times 40 \\ &= 0.8 \times 5 + 0.2 \times 40 \\ &= 4 + 8 \\ &= 12 \text{ ns} \end{aligned}$$

ヒット率は必ず小数に直す(80ではなく0.8)。答えは必ず T_c と T_m の間に入るので、5~40の外に出たら計算ミス。

逆に解く(ヒット率を求める)

式を h について解くだけ。1行ずつ追えば公式を覚える必要はない。

$$\begin{aligned} T &= h \cdot T_c + (1 - h) \cdot T_m \\ T &= h \cdot T_c + T_m - h \cdot T_m && \leftarrow \text{カッコを展開} \\ T &= T_m - h \cdot (T_m - T_c) && \leftarrow h \text{ でくくる} \\ h \cdot (T_m - T_c) &= T_m - T && \leftarrow \text{移項} \\ h &= (T_m - T) / (T_m - T_c) \end{aligned}$$

$$T = 12\text{ns}, T_c = 5\text{ns}, T_m = 40\text{ns}$$

$$\begin{aligned} h &= (40 - 12) / (40 - 5) \\ &= 28 / 35 \\ &= 0.8 \rightarrow 80\% \end{aligned}$$

練習 — 答えは下

1. $h = 85\%$, $T_c = 3\text{ns}$, $T_m = 45\text{ns}$ のときの平均アクセス時間は？
2. $T_c = 5\text{ns}$, $T_m = 45\text{ns}$ で平均が 13ns だった。ヒット率は？
3. $T_c = 2\text{ns}$, $T_m = 60\text{ns}$ で、ヒット率が 90% から 95% に上がると平均は何ns短縮されるか？

1. $0.85 \times 3 + 0.15 \times 45 = 2.55 + 6.75 = 9.3 \text{ ns}$
2. $(45 - 13) / (45 - 5) = 32 / 40 = 0.8 = 80\%$
3. $90\%: 0.9 \times 2 + 0.1 \times 60 = 1.8 + 6.0 = 7.8\text{ns}$ / $95\%: 0.95 \times 2 + 0.05 \times 60 = 1.9 + 3.0 = 4.9\text{ns} \rightarrow 2.9 \text{ ns}$ の短縮

3はヒット率をたった5ポイント上げるだけで約37%速くなる例。キャッシュ容量を増やす意味がこれ。

2-4 CPUのレジスタ状態を答える 去年17点

なぜMARとMDRにその値が入るのか

1つの命令を実行する間に、MAR(番地を置く箱)とMDR(データを置く箱)は2回使われる。

段階	MARに入るもの	MDRに入るもの
① 命令読出し(フェッチ)	PCの値=命令が置いてある番地	読み出した命令そのもの(→IRへ)
② 命令実行(オペランドaccess)	命令が指定した番地	その番地とやりとりしたデータ

「～番地まで終了した時点」と聞かれたら、それは②が終わった直後。だからMAR・MDRには①ではなく②の値が残っている。ここを取り違えると全滅する。

LD/ADDA と ST で MDR の中身が逆になる

LD・ADDA は「読む」ので、主記憶 → MDR → レジスタ。MDRには読み出した値(=その番地の中身)が入る。
ST は「書く」ので、GR1 → MDR → 主記憶。MDRにはこれから書き込む値、つまり GR1 の中身が入る。番地の中身ではない。

図4.5 のプログラム

```
0020 1010 ㄱ LD GR1,A      0027 0032 A DC 50  (50 = 0032(16))
0021 0027 ㄴ                0028 0064 B DC 100 (100 = 0064(16))
0022 2010 ㄱ ADDA GR1,B     0029 0096 C DS 1   (150 = 0096(16))
0023 0028 ㄴ
0024 1110 ㄱ ST GR1,C      命令コード
0025 0029 ㄴ                10=LD 20=ADDA 11=ST 81=RET
0026 8100 RET (1語)
```

1語 = 16ビット(16進4桁)。番地や数値を指定する命令は2語(だから番地が2つ分ずつ進む)、RETだけ1語。

解く手順

- 1 「〇〇番地を開始しようとしている」の番地を PC に書く
そのまま写すだけ。
- 2 その1つ手前の命令を特定する
2語命令なので、2つ前の番地から始まっている命令。
- 3 その命令の2語をまとめて IR に書く
(例:ST なら 1110 0029)
- 4 IRの下位1ワードが MAR
(例: 0029)
- 5 MDR は、LD/ADDA なら読んだ値、ST なら GR1 の値

6 GR1 はその時点の計算結果
50 → 150 と変わるだけ。

時点	直前に完了	PC	IR	MAR	MDR	GR1
0021まで終了 0022を開始	LD GR1,A	0022	1010 0027	0027	0032	0032
0023まで終了 0024を開始	ADDA GR1,B	0024	2010 0028	0028	0064	0096
0025まで終了 0026を開始	ST GR1,C	0026	1110 0029	0029	0096	0096

3行目が去年の間2で問われた時点。1行目と2行目は MDR が「読んだ値」(0032・0064)なのに、3行目だけ MDR が GR1 と同じ 0096 になっているのを見比べること。

GR1 の動き:LD で A の 50 (0032)が入る → ADDA で B の 100 (0064)を足して 150 (0096) → ST でそれを C に書く。だから0023番地以降はずっと 0096。

03 記憶システム 5.1・5.2 約36点

去年の間4+問5+問6前半。今年も最大の得点源。

計算は §02 計算編に移した

この章の キャッシュの平均アクセス時間(順・逆)と ページングのアドレス変換 は、仕組みの説明と練習問題つきで §02 計算編 にまとめている。ここでは知識部分だけ扱う。

仮想記憶の用語 B 覚える

- ・ 論理番地＝仮想アドレス… CPU側で使用するアドレス
- ・ 物理番地… 主記憶装置にハードウェア的に付与されているアドレス
- ・ 方式はページング・セグメント・セグメントページングの3つ
- ・ 解決する問題＝主記憶が足りない。手段＝補助記憶を主記憶の代わりに使用する

記憶階層 C 読むだけ

層	名称	実体	速度	説明文(選択肢の言い回し)
1	CPU内レジスタ／キャッシュ	L1～L3	数ns	CPU内部にあり一時記憶
2	主記憶	DRAM	数十ns	CPUが直接アクセスできるが揮発性
3	拡張記憶	半導体ディスク	—	主記憶と補助記憶の間
4	補助記憶	HDD・SSD	数ms	データやプログラムを格納する記憶装置で不揮発性
5	大容量補助記憶	光ディスク・磁気テープ	～100ms	バックアップやデータの運搬に利用

去年は3層目と4層目をまとめた4区分で出題。どちらの区切りでも読み取れば足りる。速度は 半導体>磁気>光、容量は 磁気>半導体>光、コストは 磁気<光<半導体。

階層化する理由は「高速・大容量・安価な不揮発性素子があればそれだけで済むが、全てを同時に満たす素子はない」から。キャッシュはCPU(数ns)と主記憶(数十ns)の速度差を埋め、高速な主記憶と見せかける仕組み。

キャッシュの制御 C 読むだけ

- ・ ヒット率が確保できるのはプログラムの局在性のおかげ —— 実行中のある時点で必要なのはごく一部、かつ一度読んだものは直近で再アクセスされやすい
- ・ ミスヒット時は主記憶からCPUとキャッシュの両方へ転送
- ・ LRU=最も長い間アクセスされなかったブロックを追いつ出す。least recently used、名前のまま
- ・ ライトスルー=両方に同時に書く(一致するが遅い)／ライトバック=キャッシュだけに書き、追いつ出すとき書き戻す(速いが食い違う)。名前が動作そのもの

教科書の章末問題(9)～(11)は買わなくていい

LETUSの告知に「講義資料に含まれている内容の範囲で問います」と全体条件がある。このセクションの A の計算(順・逆・アドレス変換・ビット数)を手で1回ずつ解けば、5.1・5.2の出題角度はほぼ尽きる。

04 ネットワーク 10.2～10.7 約22点

去年の問3。この分野は表1枚が答えそのものになる。

OSI参照モデル B 覚える・最重要

この講義で唯一、丸暗記する価値が明確にある表。去年はこれだけで22点だった。

層	名称	アドレス	単位	プロトコル・用語
7	アプリケーション層	—	—	SMTP・POP・IMAP・FTP・HTTP・DNS
6	プレゼンテーション層	—	—	データの表現形式
5	セッション層	—	—	論理的な通信の確立
4	トランスポート層	ポート番号	—	TCP・UDP
3	ネットワーク層	論理アドレス サブネットマスク	パケット	IP／サブネット間通信(ルータ)
2	データリンク層	ハードウェアアドレス(MAC)	フレーム	CSMA/CD・CSMA/CA／サブネット内通信(ハブ)
1	物理層	—	ビット列	Cat6・光ファイバ・拡張スター型

これだけ言えれば7割取れる

MAC=2層／IP=3層／ポート番号=4層、フレーム=2層／パケット=3層、サブネット内=2層／サブネット間=3層。あとは5層「論理的な通信の確立」、6層「データの表現形式」、7層はサービス名のプロトコル、1層はケーブルとトポロジ。

2組の対比 B 覚える

- CSMA/CD = 有線LAN・衝突検出 (detection) / CSMA/CA = 無線LAN・衝突回避 (avoidance)。D と A の頭文字がそのまま detection / avoidance。
- TCP = ACKと再送で信頼性を保証 (WWW・メール) / UDP = 応答を待たずリアルタイム性重視 (ストリーミング)
- ポート番号: 80=HTTP / 110=POP / 21=FTP / 22=ssh
- SMTP=送信 / POP・IMAP=受信

サブネット計算 A 解ける

192.168.1.15 / 255.255.255.0
マスクの1が24bit → 192.168.1.0/24
ホスト部 8bit → $2^8 - 2 = 254$ 台
(.0=ネットワークアドレス、.255=ブロードキャストを除く)

「-2」を忘れて256と答えるのが典型ミス。IPv4=32bit、IPv6=128bit。

データリンク層・物理層の細部 C 読むだけ

- MACアドレスはNICが固有に持つ物理アドレスでEthernetでは48ビット。フレームはLAN内全機器が受信し、宛先が自分のNICだけがL3に渡す
- リピータハブ=全ポートに転送・低速・半二重・衝突しやすい(1990年代) / スイッチングハブ=MACアドレスを学習し該当ポートのみ・高速・全二重・衝突が起きないのでCSMA/CDを使わない(現在の主流)
- トポロジ: スター型 / 拡張スター型が現在の主流で障害に強い。バス型は両端にターミネータ。リング型は一方向伝送で衝突防止
- UTPは2本の銅線ペアをより合わせてノイズ低減、4ペア計8本。Cat5=100Mbps / Cat5e・Cat6=1Gbps / Cat7=10Gbps。Ethernetは IEEE802.3
- 光ファイバは屈折率がコア>クラッドで全反射。マルチモード=コア径太く長距離に不向き / シングルモード=細く低損失で長距離可・高価
- 無線は2.4/5.2GHzの免許不要なISMバンド。OFDM、MIMO (複数アンテナで多重数を増加)
- ルーティング: ホスト → [デフォルトゲートウェイ] → [ルーティングテーブルを参照してネクストホップへ] → ホップを繰り返す → 宛先サブネットのルータ
- DNSは階層構造の分散型データベース。持っていなければルートサーバ → .jp → .tus と順に問い合わせる
- パケット通信: 回線交換型は1ユーザが1回線を占有して効率が悪い。パケットに分割すれば回線を複数ユーザで共有できる

05 CPU 第4章 約17点

去年の問2=演習4-1=章末問題(1)。表1つで確定で取れる。

トレース表の解き方は §02 計算編に移した

図4.5 のプログラムと、任意の時点での PC・IR・MAR・MDR・GR1 の求め方は [§02 計算編 2-4](#) に、なぜその値になるかの説明つきでまとめている。

レジスタの名称と役割

B 覚える

選択肢がこの言い回しそのままが出る。太字の4つが問われる中心。

略称	役割
PC	次の命令の格納番地指定
IR	現在実行中の命令保持
MAR	番地の一時保持
MDR	データの一時的保持
GR	各種命令の実行で使用されるレジスタ
ALU	算術演算や論理演算
FR	演算時の桁あふれ等の保持
SP	スタック内の番地保持
Decoder	命令の解読

4.5～4.6(章末問題(2)(3)の範囲)

C 読むだけ

- 命令サイクル4過程=命令読出し(フェッチ、読むたびに $PC \leftarrow [PC]+1$) → 命令解読 → 命令実行 → 結果書込み
- 3本のバス=アドレスバス(番地)／データバス(データ)／コントロールバス(制御信号)
- スタックはLIFO(書き込んだ順序と読み出す順序が逆)。サブルーチンの戻り番地を保存。PUSHは $SP \leftarrow [SP]-1$ の後に書込み、POPは読んだ後に $SP \leftarrow [SP]+1$
- フラグ:OF=桁あふれ、SF=結果が負、ZF=結果が0。分岐は JPL+／JMI-／JNZ 0以外／JZE 0
- 番地割付け5種:絶対(直接)／間接／インデックス(実効番地= $adr+[GR]$)／直接数値／レジスタ。利点はオペランド部のビット数削減と、再配置可能(relocatable)なプログラムが作れること
- アセンブリ言語は機械語と1対1で対応する低水準言語

06 入出力制御 7.2・7.3・7.5

約10点

去年の問6後半。「3方式を並べて分類させる」形が固定化しているので、識別語だけ覚えれば足る。

3方式・3モードの識別語 B 覚える

分類	識別する1語
割り込み 専用線	緊急性が高い
割り込み ベクトル化	ポーリング／ベクトルデータ(共通割り込み要求線+データバス)
割り込み 連鎖式	受理通報線／優先順位
DMA サイクルスチール	1サイクル毎に占有を解除(邪魔しないが遅い)
DMA バースト	占有して連続転送(高速だが他が動けない)
DMA デマンド	要求するときだけ占有

ほかに、ハードウェア割り込み＝機器からの信号／ソフトウェア割り込み＝実行中のOSやアプリで発生。DMAの目的はCPUをデータ転送処理から解放すること。

接続先とインタフェース B 覚える

接続するもの	インタフェース
ハードディスクなどストレージ	SATA
グラフィックボード・SSD	PCI Express
モニタ	HDMI(以前はVGA=アナログ)
主記憶装置	DDR
これらを搭載する基板	マザーボード

パラレル → シリアルへ移行した理由2つ:配線数・ピン数が増える／クロック向上でタイミングのずれとクロストークが発生する。信号伝送にはLVDS(差動伝送)＝2本の信号線の電位差を使う。

7.5 の細部 C 読むだけ

- ・ 差動伝送のメリット＝ノイズに強い(同相ノイズが打ち消される)／ノイズを放射しづらい／低電圧化できる。シングルエンドは1本とGND間の電圧
- ・ PCIeのレーン＝送信用2本・受信用2本の差動伝送路のペア。1～32レーンを束ねて高速化
- ・ USB:プラグアンドプレイ／ホットプラグ／バスパワー。127台までツリー状。2.0以下＝4本・半二重／3.0以上＝8本・全二重。アイソクロナス転送＝喪失を許容し実時間性を重視
- ・ システムバス＝CPUが使う超高速なバス／拡張バス＝周辺機器を接続／チップセット＝ブリッジ機能を持つLSI群
- ・ 映像がデジタル化した理由＝高解像度で情報量が増え広帯域が必要だが、アナログは高周波が減衰・反射して画質が落ちるため。HDMIは音声も伝送でき HDCP で著作権保護。DisplayPortはPC・モニタ間に特化しUSB信号も通せる
- ・ SCSI＝ストレージ接続用で高速・高価、サーバ分野。SAS＝SATAのシリアル技術を利用。iSCSI＝LAN上でSCSIプロトコル、SANで利用
- ・ IEEE番号:802.3＝有線LAN／802.11＝無線LAN／802.15＝無線PAN。Bluetooth＝周波数ホッピング、ZigBee＝間欠送受信でIoT向け

07 文字コード 2.3 + 第1章

B 覚える

どちらも去年ゼロ点。過去問で対策できないので、数字だけは入れておく。

文字コード

コード	ビット数	要点
ASCII	7bit	英数字・制御記号
8ビットJIS	8bit	ASCII+かな。表の左半分がASCII
16ビットJIS	16bit	漢字が扱える
シフトJIS	16bit	1バイト目で全角/半角を判断できる。日本語Windowsで一般的
UTF-8	1~4バイト	ASCIIの上位互換。漢字は3バイト
UTF-16	16bit単位	漢字は2バイトで済む

符号化=文字を0,1で表現／復号=0,1から文字を復元／文字コード=その対応表。文字→16進は '0'=30 'A'=41 'a'=61 から数える(例:Tは'A'から20文字目なので 41+19 = 54)。

第1章のひっかけ

ENIAC と EDSAC

ENIAC(1946)は世界初だがノイマン型ではない——命令はパッチボードの配線で与え、10進数で動作。ノイマン型=1945年にフォン・ノイマンが提案した蓄積プログラム方式で二進数を使用。世界初のノイマン型はEDSAC(1949)。

ムーアの法則=素子数が一定期間ごとに2倍、「18ヶ月で2倍」で広まる。ゴードン・ムーア=インテル創業者。

C 読むだけ 世代:第1=真空管／第2=トランジスタ(1948年ベル研のショックレー)／第3=LSI(1000個以上)／第4=VLSI(100万個以上)／第5=HPC。4004(1971、インテル、電卓用途)。ネットワークは 1969 ARPANET／1982 TCP/IP／1983 DNS。PCは1984 IBM PC/AT、1985 Windows1.0(CUI→GUI)、2007 iPhone・Android。

08 保険:IEEE754・カルノー図

章は範囲外

どちらも章としては範囲外だが「講義内で行った全演習」に含まれる。各1回なぞって終わり——ここに時間を使うのが一番もったいない。

演習3-1 | IEEE754 単精度

-86.375 を例に（単精度＝符号1＋指数8＋仮数23、ゲタ +127）

① 符号 = 1

② $86 = 1010110$ $0.375 = 0.011$

③ 正規化 1.010110011×2^6 ← 「1.」は格納しない

④ 指数 $E = 6 + 127 = 133 = 10000101$

⑤ 仮数 = 010110011 を23bitに右0埋め

1 10000101 01011001100000000000000

→ 1100 0001 0101 1001 1000 0000 0000 0000 ←頭から4bitずつ

C 2 A C C 0 0 0

-86.375 = 0xC2ACC000 講義でやった -15.65 = 0xC17A6666

演習6-1 | カルノー図 (2bitコンパレータ $A > B$ なら $C = 1$)

$A_1A_0 \setminus B_1B_0$	01	02	12	11
01	0	0	0	0
02	1	0	0	0
12	1	1	0	1
11	1	1	0	0

簡略化: $C = A_1 \cdot \bar{B}_1 + A_1 \cdot A_0 \cdot \bar{B}_0 + A_0 \cdot \bar{B}_1 \cdot \bar{B}_0$

並びは 00→01→11→10。第5回の資料のみ未確認だが、もし演習5-1があってもブール代数の範囲なので、ド・モルガンの法則 $A+B = \bar{A} \cdot \bar{B}$ / $A \cdot B = \bar{\bar{A} + \bar{B}}$ を見ておけば足りる。

丸暗記が要るのはここだけ。前日と当日朝はこのページだけを繰り返せばいい。

言えるか確認する

- ☐ OSI:MAC=2層/IP=3層/ポート番号=4層
- ☐ OSI:フレーム=2層/パケット=3層
- ☐ OSI:サブネット内=2層/サブネット間=3層
- ☐ OSI:5層=論理的な通信の確立/6層=データの表現形式
- ☐ OSI:7層=SMTP・POP・FTP・DNS・HTTP/1層=Cat6・拡張スター型
- ☐ CSMA/CD=有線・衝突検出/CSMA/CA=無線・衝突回避
- ☐ TCP=ACKと再送で信頼性/UDP=リアルタイム性
- ☐ ポート番号 80=HTTP/110=POP/21=FTP/22=ssh
- ☐ SMTP=送信/POP・IMAP=受信
- ☐ PC=次の命令の格納番地指定/IR=現在実行中の命令保持
- ☐ MAR=番地の一時保持/MDR=データの一時的保持(逆にしない)
- ☐ ST命令のMDRはGR1の値(書き込む値であって番地の中身ではない)
- ☐ 割込み:緊急性=専用線/ポーリング=ベクトル化/受理通報線=連鎖式
- ☐ DMA:解除=サイクルスチール/占有=バースト/要求時=デマンド
- ☐ SATA=ストレージ/PCIe=グラボ・SSD/HDMI=モニタ/DDR=主記憶
- ☐ パラレル→シリアルの理由2つ:配線数増/タイミングずれとクロストーク
- ☐ LVDS=2本の信号線の電位差
- ☐ UTF-8=漢字3バイト・ASCII上位互換/UTF-16=漢字2バイト
- ☐ シフトJIS=1バイト目で全角/半角を判別できる
- ☐ ENIAC=世界初だがノイマン型でない/EDSAC=世界初のノイマン型
- ☐ ムーアの法則=18ヶ月で2倍、ゴードン・ムーア
- ☐ 論理アドレス=CPU側/物理アドレス=主記憶にハードウェア的に付与
- ☐ 仮想記憶の3方式=ページング・セグメント・セグメントページング

手が動くか確認する

A

- ☐ $T = h \cdot T_c + (1-h) \cdot T_m$ と、逆算 $h = (T_m - T) / (T_m - T_c)$ を書ける
- ☐ ページング変換で下位10bitは不変、上位のページ番号だけ置換すると言える
- ☐ 図4.5で「0025まで終了・0026開始」の5つの値を全部言える
- ☐ $/24$ のホスト数 $2^8 - 2 = 254$ を出せる
- ☐ 個数 $= 2^n$ から、4ブロック→2bit、64ページ→6bit を出せる

2025年7月29日実施・全6問100点。解説は各章にあるので、ここは答えと形式のみ。

問	配点	答え	今年
問1 IEEE754 -86.375	16	(1)1010110 (2)01100 (3)0101100110 (4)10000101 (5)C2ACC000	範囲外 §7で手順のみ
問2 CPU 0026番地開始時	18	①1110(o) ②0029(j) ③0026(g) ④0096(m) ⑤0029(j) ⑥0096(m)	§4のトレース表
問3 OSI 7層	23	1層:オケ／2層:アシネ／3層:キサツト 4層:ウヌ／5層:エ／6層:チ／7層:イニ	§3のOSI表
問4 キャッシュ	3	$0.8 \times 5 + 0.2 \times 40 = 12$ ns	§2。逆算も準備
問5 記憶階層 ＋半導体メモリ	26	①エ／②イコ／③ウケ／④アカ ⑤DRAM abjklp ⑥SRAM fhmno ⑦フラッシュ cdegiaq	①～④のみ範囲内 ⑤～⑦は5.3で範囲外
問6 仮想記憶 割込み・IF	19	①テ ②ト ③ニ ④イ ⑤ソ ⑥テ ⑦セ ⑧カ ⑨ス ⑩ア ⑪タ ⑫ウ ⑬ヌ ⑭オ ⑮キ ⑯ケ ⑰ク ⑱サ ⑲ツ ⑳チ ㉑コ	§2・§5

問6の未使用は (エ)キャッシュメモリ・(シ)MACアドレス・(ナ)拡張記憶 の3つ。これが残れば正しく埋まっている証拠。

当日の運用 — 3つだけ

- 「過不足なく複数マーク」は個数で検算する。配った数の合計＝選択肢の総数。問3なら $3+5+6+3+2+2+4 = 25$ 、問5①～④なら $2+3+3+3 = 11$ 。
- 「使用しないもの」が残るのは正常。全部使い切ろうとして無理に埋めない。
- 問題は裏面にもある。60分・全6問なので1問平均10分。配点の重い記憶システムとネットワークから解く。

残る不確実性は LETUS の演習の実際の問題文だけ。スライドは枠だけで中身は LETUS 側にあるので、演習2-1／3-1／4-1／6-1／8-1 の自分の回答履歴を確認しておくこと。

作成日 2026年7月31日／試験まで4日。出典は第1～4・6～14回の講義資料(第5回を除く)と、2025年7月29日実施の前期到達度評価試験。図表の一次出典は教科書『改訂 コンピュータ概論』(コロナ社)。

出題範囲のヒントはLETUSに掲示済み。直前にもう一度確認すること。