

コンピュータ概論 満点ガイドブック

全部覚える必要はない。マークシートは選択肢から選ぶ試験なので、本当に「思い出す」必要があるのはごく一部。ここでは全項目を **A 解ける** / **B 覚える** / **C 読むだけ** の3段階に仕分けた。用語に自信がなければ **§02 土台編** から読むこと —— そこで全部定義してある。

8月4日(火) 前期到達度評価試験

共創棟 C413・対面

60分 / マークシート

持込 筆記用具のみ

00 最短ルート — 何を暗記するのか

結論から言うと、丸暗記が要るのは B の1ページ分だけ。分量の6割を占める C は、読んで納得しておけば選択肢を見た瞬間に選べるので、覚える対象ではない。

A 手が動くこと

4項目 / 目安 30分

- キャッシュの式(順・逆)
- ページングのアドレス変換
- CPUトレース表の埋め方
- ビット数(個数 = 2^n)

§03 計算編で仕組みから説明した。暗記ではなく1回ずつ手で解く。練習問題つき。

B 覚えること

1ページ分 / 目安 60分

- OSI 7層の割り当て表
- CPUレジスタ4つの役割
- 割込み3方式・DMA3モードの識別語
- 文字コードの数値
- ひっかけ4つ

§7の暗記カードに全部まとめた。ここだけ繰り返す。

C 読むだけ

分量の6割 / 目安 40分

- 記憶階層の説明文
- 光ファイバ・HDMI・SCSI・無線
- 第1章の歴史
- トポロジ・物理層メディア

用語と意味が1対1なので、選択肢を見れば選べる。暗記しない。

なぜCは覚えなくていいのか

去年の問題を見ると、選択肢が「ライトスルー／ライトバック」「CPUが直接アクセスできるが揮発性」のように言葉そのものが答えを説明している。ライトスルーは「書き通す＝両方に同時に書く」、ライトバックは「後で書き戻す」。一度意味を理解すれば、本番で選択肢を見た瞬間に選べる。Cにあたる部分を暗記しようとするのが、一番時間を溶かす。

時間がないときの優先順位

順	やること	見込み得点	所要
1	暗記カード(B)を通す	～55点	60分
2	\$02 土台編 → \$03 計算編 を読んで練習問題を解く	+20点	30分
3	過去問の答えを見て形式に慣れる	+10点	20分
4	Cを流し読み	+15点	40分

1と2だけで75点前後。4まで到達すれば満点圏。逆に、Cから読み始めると分量に潰される。

目次 — 配点の重い順

- | | |
|---------------------------|----------------------------|
| 1. 範囲:やる／やらない | 7. 入出力制御 7.2・7.3・7.5〔約10点〕 |
| 2. 土台編 — そもそも何の話なのか | 8. 文字コード 2.3 + 第1章 |
| 3. 計算編 — ここは「わかる」まで | 9. 保険:IEEE754・カルノー図 |
| 4. 記憶システム 5.1・5.2〔約36点〕 | 10. 暗記カード(B だけ集めたもの) |
| 5. ネットワーク 10.2～10.7〔約22点〕 | 11. 過去問の答え+当日の運用 |
| 6. CPU 第4章〔約17点〕 | 12. 用語集 |

01 範囲:やる／やらない

告知範囲と2025年過去問を突き合わせると、去年の大問が2つ軽くなり、去年ゼロ点の分野が範囲に入っている。

やる	やらない
講義内演習 全5題(2-1／3-1／4-1／6-1／8-1)	第2章 2.1・2.2(2の補数、加減乗除、浮動小数点)
第1章 1.1～1.4	第3章(論理回路の本体)
第2章 2.3のみ	第5章 5.3～5.5(半導体メモリ、RAID、光ディスク)
第4章 章末問題(1)～(3)	第6章(入出力装置)／第7章 7.1・7.4
第5章 5.1・5.2 + 章末問題(9)～(11)	第8章(OS)／第9章(プログラム開発)
第7章 7.2・7.3・7.5	第10章 10.1・10.8・10.9
第10章 10.2～10.7	第11章(GPU・AI・クラウド)

去年15点だったIEEE754は章として範囲外(\$6で手順のみ)。第2章は2.3の文字コードだけが残し、去年1問も出ていない新規ゾーンになる。第5章は5.3が抜けた分、キャッシュと仮想記憶の比重が上がる。

講義内演習は全14回を確認した結果この5題のみ(第5回のみ資料未確認)。第11回で範囲内なのは前半の7.5.5～7.5.6だけで、後半のOSと第14回は丸ごと範囲外。

02 土台編 — そもそも何の話なのか

この科目は結局「速いCPUと、遅いメモリや機器を、どう噛み合わせるか」の工夫を並べた話。その骨格と、以降ずっと出てくる用語をここで全部定義する。ここを飛ばすと、後の章が意味のわからない略語の羅列に見える。

2-1 コンピュータは3つの部品でできている

部品	役割	電源を切ると
CPU (中央処理装置)	命令を読んで実行する。計算をする唯一の場所	—
主記憶 (メインメモリ)	実行中のプログラムとデータを置いておく。CPUが直接read/writeできる唯一の記憶	消える (揮発性)
補助記憶 (HDD・SSD)	電源を切っても残しておきたいものを保管	残る (不揮発性)

主記憶は電源を切ると消えるので、プログラムもデータも普段は補助記憶に置いてある。電源を入れると 補助記憶 → 主記憶 → CPU の順に運ばれてくる。「なぜわざわざ主記憶に読み込むのか」= CPUは補助記憶を直接読めないから。

2-2 CPUと主記憶は別の部品で、線でつながっている

ここが全部の出発点。CPUと主記憶は別々のチップで、間はバス (bus) と呼ばれる信号線の束でつながっている。CPUは主記憶に手をつかめないで、線を通して「何番地をくれ」「はいどうぞ」とやりとりするしかない。

バスの種類	流れるもの	言い換えると
アドレスバス	番地	「どこの話か」
データバス	データそのもの	「中身は何か」
コントロールバス	制御信号 (読み／書き・タイミング)	「読むのか書くのか」

3本セットで初めて1回のアクセスが成立する。「0027番地を (アドレス)、読んで (コントロール)、中身が0032だった (データ)」という具合。

2-3 レジスタ = CPUの中に置いてある小さな箱

レジスタとは、CPUの内部にある1個か数個の値しか入らない、超高速な記憶場所のこと。なぜこんなものが要るのか。

レジスタが必要な理由

主記憶は数十nsかかるが、CPU内部は数nsで動く。10倍以上遅い。計算のたびに主記憶へ取りに行っていたらCPUが待ちぼうけになる。だから作業中のものはCPU内部の箱に持ってきて手元で扱う。この箱がレジスタ。

そして、主記憶へアクセスするには必ず2つの箱を経由する。窓口での手続きと同じで、「住所を書く用紙」と「荷物を置く台」が要る。

略称	正式名(意味)	何をする箱か
MAR	Memory Address Register 記憶番地指定用レジスタ	これから触りたい番地を書いておく箱。ここに入れた値がアドレスバスに流れる。=住所を書く用紙
MDR	Memory Data Register 記憶データ用レジスタ	主記憶とやりとりするデータを置く箱。読むときは受け取る場所、書くときは差し出す場所。=荷物を置く台

主記憶へのアクセスは、読み書きどちらでも必ずこのMAR・MDRのペアを通る。これが分かると「STのときMDRに何が入るか」が推理できるようになる（書くときは差し出す物＝書き込む値が乗る）。

残りのレジスタと部品

略称	正式名	何をするものか
PC	Program Counter プログラムカウンタ	次に実行する命令が置いてある番地を覚えている箱。読書のしおりと同じ。1つ読むたびに自動で1進む
IR	Instruction Register 命令レジスタ	今まさに実行している命令そのものを持っている箱
GR	General Register 汎用レジスタ	計算の途中結果を置く作業台。GR0・GR1…と複数ある
ALU	Arithmetic Logic Unit 算術論理演算装置	実際に足し算やAND・ORをする計算器そのもの
FR	Flag Register フラグレジスタ	計算結果の性質を記録する旗。桁あふれした／負だった／0だった
SP	Stack Pointer スタックポインタ	一時保管場所（スタック）の今どこまで積んだかを覚える箱
デコーダ	命令デコーダ	IRのビット列を見て「これはLD命令だ」と判定する解読器

2-4 命令が1つ実行されるまでを追う

ここまでの箱がどう動くかを、LD GR1, A（=A番地の中身をGR1に持ってくる）で実際に見る。この命令は0020番地に置かれていて、Aは0027番地、その中身は0032とする。

① 命令を取ってくる(命令読出し・フェッチ)

- 1 PC が「次は 0020 番地」と言っている
その 0020 を MAR に書く。
- 2 MAR の値がアドレスバスに流れる
主記憶に「0020番地をくれ」と伝わる。
- 3 主記憶が中身 1010 を返す
データバスを通過して MDR に届き、命令なので IR へ移す。
ここで PC は自動で 0021 に進む。
- 4 2語命令なので0021番地も同じ手順で読む
0027(Aの番地) が来て、IRの中身は 1010 0027 に揃う。PC は 0022 に。

② 命令を解読する(命令解読・デコード)

デコーダが IR の 1010 0027 を見て、「これは LD 命令、持ってくる先は GR1、持ってくる元は 0027番地」と読み取る。

③ 実行する(命令実行・結果書込み)

- 1 今度は 0027 を MAR に書く
さっきは「命令の在りか」だったが、今度は「データの在りか」。
- 2 主記憶が 0032 を返す
データバス → MDR → GR1 へ。

ここが試験の急所

MARとMDRは1つの命令の中で2回使われる。①のときは「命令が置いてある番地／命令そのもの」、③のときは「データが置いてある番地／データそのもの」。
試験で「〇〇番地まで終了した時点」と聞かれたら、それは③が終わった直後。だからMAR・MDRに残っているのは③の値であって、①の値ではない。

この4段階(読出し → 解読 → 実行 → 結果書込み)を 命令サイクル という。プログラムとは、これを命令の数だけ延々と繰り返しているだけのもの。

2-5 この科目の裏テーマ — 「速度差をどう埋めるか」

ここまでで「主記憶は遅いからレジスタに持ってくる」という話が出た。実はこの科目の後半はほぼ全部この話の変奏。まず、どれくらい差があるのかを見る。

場所	アクセス時間	感覚的な比率
CPU内のレジスタ・キャッシュ	数 ns	1秒
主記憶 (DRAM)	数十 ns	10秒
補助記憶 (SSD・HDD)	数 ms	約12日
光ディスク	～100 ms	約3年

レジスタを1秒とすると、HDDへの1回のアクセスは12日待つのに相当する。この桁違いの差をどう誤魔化すかが、以降の章の主題。

章	解こうとしている問題	解き方 (=その章で学ぶ工夫)
5.1 記憶階層	速いものは高くて小さい。安いものは遅い	速い少量と遅い大量を組み合わせる
5.2 キャッシュ	CPU (数ns) に対し主記憶 (数十ns) が遅い	よく使う分だけ手前に置いて速い主記憶に見せかける
5.2 仮想記憶	主記憶が足りず大きいプログラムが動かない	遅くても大容量の補助記憶を主記憶の代わりに使う
7.2 割込み	キーボードなどは、いつ入力があるかわからない	ずっと見張る代わりに来たときに呼んでもらう
7.3 DMA	大量データの転送でCPUが拘束される	転送は専用の係 (DMAコントローラ) に任せる

これが分かったら暗記量が減る

キャッシュも仮想記憶も割込みもDMAも、「速いCPUを遅いものに待たせないための工夫」という同じ動機から出ている。バラバラの用語として覚えるのではなく、「何に困って、どう誤魔化したか」で捉えれば、選択肢の文を読んだだけで判断できるようになる。

2-6 ネットワークがなぜ「7層」に分かれているのか

第10章は毛色が違うので、こちらも目的から。世界中の機器をつなぐには、メーカーも、通信媒体 (銅線・光ファイバ・電波) も、使うアプリもバラバラなものを全部噛み合わせないといけない。

これを1つの巨大な取り決めで書くと、銅線を光ファイバに変えただけで全部作り直しになる。そこで仕事を役割ごとの層に切り分け、層と層の間の受け渡し方だけを決めておく。すると下の層を差し替えても上の層は無傷で済む。この整理が OSI参照モデル。

層	担当する仕事	ひとことで
5～7	アプリが使える形にする (メール、Web、名前解決)	使う
4	抜け・落ちが無い確認して届け直す	確実に
3	世界中の宛先まで、ネットワークをまたいで届ける	遠くへ
2	すぐ隣の機器まで (同じLANの中で) 届ける	隣へ
1	電気・光・電波にして物理的に送る	物理

「MACは2層、IPは3層」が丸暗記でなくなる

MACアドレスは隣の機器を指す名前なので2層。IPアドレスは世界中のどこかを指す名前なので3層。運ぶ荷物の呼び名も同じで、隣へ渡す単位がフレーム(2層)、遠くまで運ぶ単位がパケット(3層)。

「隣か、遠くか」で切り分ければ、2層と3層の用語はほぼ全部仕分けられる。

03 計算編 — ここは「わかる」まで A

暗記でごまかせない4つ。逆に言えば、仕組みが1回わかれれば数字が変わっても必ず解ける。土台の 2-1 から順に読むこと — 2-2 のページングは 2-1 がわかっていないと絶対に理解できない。

2-1 ビット数とアドレスの分割 全部の土台

「n ビットで何個表せるか」


1ビットは 0 か 1 の2通り。2ビットなら 00・01・10・11 の4通り。ビットが1本増えるたびに通り数が2倍になるので、n ビットで 2^n 通り。逆に「N 個を区別したい」なら $N = 2^n$ を満たす n ビットが要る。

ビット数 n	1	2	3	4	6	8	11	13	17
通り数 2^n	2	4	8	17	65	256	1024	4096	65536

試験で出るのは実質この9個。特に $2^{10} = 1024 (=1k)$ 、 $2^{12} = 4096 (=4k)$ 、 $2^{16} = 65536 (=64k)$ の3つ。

アドレスは「どのカタマリの・何バイト目か」の2段構え

メモリを 1024B ずつのカタマリに切って管理するとき、ある1バイトを指すには2つの情報が必要。



カタマリが4個なら上位は $4 = 2^2$ より 2ビット。カタマリのサイズが 1024B なら下位は $1024 = 2^{10}$ より 10ビット。合わせて 12ビットになり、これは全体 $4 \times 1024 = 4096 = 2^{12}$ と一致する。上位+下位=全体、が必ず成り立つのでこれが検算になる。

講義の数字はここから出ている

主記憶（物理）4kB = 4096B、1ブロック 1024B
ブロック数 = $4096 \div 1024 = 4$ 個 → $4 = 2^2$ → 上位 2bit
ブロック内 = 1024B → $1024 = 2^{10}$ → 下位 10bit
物理アドレス = $2 + 10 = 12\text{bit}$ (検算 $4096 = 2^{12}$ ✓)

補助記憶（論理）64kB = 65536B、1ページ 1024B
ページ数 = $65536 \div 1024 = 64$ 個 → $64 = 2^6$ → 上位 6bit
ページ内 = 1024B → $1024 = 2^{10}$ → 下位 10bit
論理アドレス = $6 + 10 = 16\text{bit}$ (検算 $65536 = 2^{16}$ ✓)

この2つを暗記する必要はない。「容量 ÷ カタマリサイズ = 個数」→「個数を 2^n にして上位ビット数」という手順を覚えれば、数字が変わっても出せる。

2-2 ページング方式のアドレス変換

最重要

何をしている仕組みなのか

プログラムは「64kB の広い連続したメモリがある」つもりで動く(=論理アドレス)。でも実際の主記憶は 4kB しかない。そこで両方を同じ 1024B のカタマリに切り分け、いま必要なカタマリだけを主記憶に置く。どのページがどのブロックに入っているかの対応表がページテーブルで、CPUが出した論理アドレスを実際の物理アドレスに翻訳するのがこの計算。

用語が2組あるだけで、中身は同じ 1024B のカタマリ。論理側のカタマリを「ページ」、物理側のカタマリを「ブロック」と呼び分けているだけ。

なぜ下位10ビットは変わらないのか —— ここが本質

ページのサイズとブロックのサイズが同じ 1024B だから。ページを主記憶のブロックに移すとき、カタマリごと丸々コピーするだけで、中身の並び順は一切いじらない。だから「カタマリの中の何バイト目か」は移動前後で同じ。

変わるのは「どのカタマリにいるか」だけ —— つまり上位のページ番号がブロック番号に置き換わるだけで、下位10ビットはそのまま素通りする。

ページテーブルと Q(p)

変換に使う対応表がこれ(講義の表5.1)。1行が3つの列でできている。

p (ページ)	B (ブロック)	Q(p)	意味
000000	—	0	主記憶にないので、入っているブロックも無い
000001	—	0	同上
000010	01	1	主記憶のブロック01に入っている
001001	12	1	主記憶のブロック11に入っている
...	...	...	ページ番号6bitなので 000000~111111 の64行

Q(p) とは —— 「そのページ、いま主記憶にある？」の1ビット

論理アドレス空間は64kBあるのに主記憶は4kB(4ブロック)しかないので、64ページのうち主記憶に居られるのは同時に4つだけ。残りは補助記憶で待っている。

そこで各ページに1ビットの旗を立てておく。それが Q(p)。p はページ番号なので「ページ p の Q」という意味。

- Q(p) = 1 … そのページは主記憶にある=アクセス可能。B列にブロック番号が入っている
- Q(p) = 0 … まだ補助記憶にある=アクセス不能。どのブロックにも居ないのでB列は空

講義の「9ビットのページテーブル」という表現は、1行の幅のこと —— p が6bit + B が2bit + Q が1bit で $6+2+1 = 9$ ビット。

手順

1

論理アドレスを 6bit / 10bit で区切る

上位6bitがページ番号、下位10bitがカタマリ内の位置。

- 2 ページテーブルでページ番号を引く
対応するブロック番号(2bit)と、Q(p)を読む。
- 3 Q(p)=1 なら、上位6bitをそのブロック番号2bitに置き換える
下位10bitは触らない。
- 4 できた12bitが物理アドレス
MARに入って主記憶にアクセスする。

計算例(講義で扱われたもの)

```
仮想アドレス 000010 : 0100100011
               └──6bit──┐ └──10bit──┐
                   ↓
                   ↓ ページ番号 = 000010 (10進で 2)

ページテーブルの 000010 の行を見る ... B=01、Q(p)=1 (主記憶にある)

000010 : 0100100011
    ↓ 置き換え    ↓ そのまま
物理アドレス  01 : 0100100011    ← 2 + 10 = 12bit
```

10進で検算してみる 理解の確認

下位10bit 0100100011 = 256 + 32 + 2 + 1 = 291 (カタマリ内の291バイト目)

論理側 : ページ2の291バイト目
= 2 × 1024 + 291 = 2339 番地

物理側 : ブロック1の291バイト目
= 1 × 1024 + 291 = 1315 番地

ビットで直接読んでも 01 0100100011
= 1024 + 256 + 32 + 2 + 1 = 1315 ✓ 一致

「291バイト目」という部分が両側で変わっていないのが、下位10bitが素通りするということ。

Q(p)=0 だったら(ページフォールト)

旗が0=そのページはまだ補助記憶にいる。主記憶に空きを作って持ってきて、旗を1に立て直す。

- 1 主記憶上の一つのブロックを補助記憶に移動する
(追い出して空きを作る)
- 2 空いたブロックの番号を、参照中のページテーブルに記入する
- 3 そのページの Q(p) を 1 に変更する
- 4 Q(p)=1 のときと同じ手順でアクセスする

練習 — 答えは下

1. 仮想アドレス 001101 : 1010101010 。ページ13はブロック 11、Q(p)=1。物理アドレスは？
2. 主記憶が 8kB、1ブロック 1024B のとき、ブロック数・ブロック番号のビット数・物理アドレス長は？
3. 補助記憶が 128kB、1ページ 1024B のとき、ページ番号のビット数と論理アドレス長は？

1. 11 1010101010 (上位を11に置換、下位はそのまま)

検算: $1010101010 = 682$ 、ブロック3の682バイト目 $= 3 \times 1024 + 682 = 3754 = 111010101010_2$ ✓

2. $8192 \div 1024 = 8$ ブロック $\rightarrow 8 = 2^3$ なので 3bit、物理アドレス $= 3 + 10 = 13\text{bit}$ (検算 $8192 = 2^{13}$ ✓)

3. $131072 \div 1024 = 128$ ページ $\rightarrow 128 = 2^7$ なので 7bit、論理アドレス $= 7 + 10 = 17\text{bit}$ (検算 $131072 = 2^{17}$ ✓)

2-3 キャッシュの平均アクセス時間 頻出

式の意味

CPUがデータを取りに行くと、2つのどちらかが起きる。

- ヒット(確率 h)… キャッシュにある。速い方の時間 T_c で済む
- ミスヒット(確率 $1-h$)… 無いので主記憶へ。遅い方の時間 T_m がかかる

平均だから、それぞれの時間に「その確率」を掛けて足す。つまりこの式は加重平均そのもので、覚えるというより意味を追えば書ける。

$$T = h \cdot T_c + (1 - h) \cdot T_m$$

順に解く

$$h = 0.8 \text{ (80\%)}, T_c = 5\text{ns}, T_m = 40\text{ns}$$

$$\begin{aligned} T &= 0.8 \times 5 + (1 - 0.8) \times 40 \\ &= 0.8 \times 5 + 0.2 \times 40 \\ &= 4 + 8 \\ &= 12 \text{ ns} \end{aligned}$$

ヒット率は必ず小数に直す(80ではなく0.8)。答えは必ず T_c と T_m の間に入るので、5~40の外に出たら計算ミス。

逆に解く(ヒット率を求める)

式を h について解くだけ。1行ずつ追えば公式を覚える必要はない。

$$\begin{aligned} T &= h \cdot T_c + (1 - h) \cdot T_m \\ T &= h \cdot T_c + T_m - h \cdot T_m && \leftarrow \text{カッコを展開} \\ T &= T_m - h \cdot (T_m - T_c) && \leftarrow h \text{ でくくる} \\ h \cdot (T_m - T_c) &= T_m - T && \leftarrow \text{移項} \\ h &= (T_m - T) / (T_m - T_c) \end{aligned}$$

$T = 12\text{ns}$, $T_c = 5\text{ns}$, $T_m = 40\text{ns}$

$h = (40 - 12) / (40 - 5)$
 $= 28 / 35$
 $= 0.8 \rightarrow 80\%$

練習 — 答えは下

1. $h = 85\%$, $T_c = 3\text{ns}$, $T_m = 45\text{ns}$ のときの平均アクセス時間は？
2. $T_c = 5\text{ns}$, $T_m = 45\text{ns}$ で平均が 13ns だった。ヒット率は？
3. $T_c = 2\text{ns}$, $T_m = 60\text{ns}$ で、ヒット率が 90% から 95% に上がると平均は何ns短縮されるか？

1. $0.85 \times 3 + 0.15 \times 45 = 2.55 + 6.75 = 9.3 \text{ ns}$
2. $(45 - 13) / (45 - 5) = 32 / 40 = 0.8 = 80\%$
3. 90% : $0.9 \times 2 + 0.1 \times 60 = 1.8 + 6.0 = 7.8\text{ns}$ / 95% : $0.95 \times 2 + 0.05 \times 60 = 1.9 + 3.0 = 4.9\text{ns} \rightarrow 2.9 \text{ ns}$ の短縮
3はヒット率をたった5ポイント上げるだけで約37%速くなる例。キャッシュ容量を増やす意味がこれ。

2-4 CPUのレジスタ状態を答える 去年17点

なぜMARとMDRにその値が入るのか

1つの命令を実行する間に、MAR(番地を置く箱)とMDR(データを置く箱)は2回使われる。

段階	MARに入るもの	MDRに入るもの
① 命令読出し(フェッチ)	PCの値=命令が置いてある番地	読み出した命令そのもの(→IRへ)
② 命令実行(オペランドaccess)	命令が指定した番地	その番地とやりとりしたデータ

「～番地まで終了した時点」と聞かれたら、それは②が終わった直後。だからMAR・MDRには①ではなく②の値が残っている。ここを取り違えると全滅する。

LD/ADDA と ST で MDR の中身が逆になる

LD・ADDA は「読む」ので、主記憶 → MDR → レジスタ。MDRには読み出した値(=その番地の中身)が入る。
ST は「書く」ので、GR1 → MDR → 主記憶。MDRにはこれから書き込む値、つまり GR1 の中身が入る。番地の中身ではない。

図4.5 のプログラム

```
0020 1010 丿 LD GR1,A      0027 0032 A DC 50  (50 = 0032(16))
0021 0027 丿              0028 0064 B DC 100 (100 = 0064(16))
0022 2010 丿 ADDA GR1,B    0029 0096 C DS 1  (150 = 0096(16))
0023 0028 丿
0024 1110 丿 ST GR1,C      命令コード
0025 0029 丿              10=LD 20=ADDA 11=ST 81=RET
0026 8100 RET (1語)
```

1語 = 16ビット(16進4桁)。番地や数値を指定する命令は2語(だから番地が2つ分ずつ進む)、RETだけ1語。

解く手順

- 1 「〇〇番地を開始しようとしている」の番地を PC にかく
そのまま写すだけ。
- 2 その1つ手前の命令を特定する
2語命令なので、2つ前の番地から始まっている命令。
- 3 その命令の2語をまとめて IR にかく
(例:ST なら 1110 0029)
- 4 IRの下位1ワードが MAR
(例: 0029)
- 5 MDR は、LD/ADDA なら読んだ値、ST なら GR1 の値
- 6 GR1 はその時点の計算結果
50 → 150 と変わるだけ。

時点	直前に完了	PC	IR	MAR	MDR	GR1
0021まで終了 0022を開始	LD GR1,A	0022	1010 0027	0027	0032	0032
0023まで終了 0024を開始	ADDA GR1,B	0024	2010 0028	0028	0064	0096
0025まで終了 0026を開始	ST GR1,C	0026	1110 0029	0029	0096	0096

3行目が去年の間2で問われた時点。1行目と2行目は MDR が「読んだ値」(0032・0064)なのに、3行目だけ MDR が GR1 と同じ 0096 になっているのを見比べること。

GR1 の動き:LD で A の 50(0032)が入る → ADDA で B の 100(0064)を足して 150(0096) → ST でそれを C にかく。だから0023番地以降はずっと 0096。

04

記憶システム 5.1・5.2

約36点

去年の間4+問5+問6前半。今年も最大の得点源。

計算は §03 計算編に移した

この章の キャッシュの平均アクセス時間(順・逆)と ページングのアドレス変換 は、仕組みの説明と練習問題つきで [§03 計算編](#) にまとめている。ここでは知識部分だけ扱う。

仮想記憶の用語

B 覚える

- ・ 論理番地＝仮想アドレス… CPU側で使用するアドレス
- ・ 物理番地… 主記憶装置にハードウェア的に付与されているアドレス
- ・ 方式はページング・セグメント・セグメントページングの3つ
- ・ 解決する問題＝主記憶が足りない。手段＝補助記憶を主記憶の代わりに使用する

記憶階層

C 読むだけ

層	名称	実体	速度	説明文(選択肢の言い回し)
1	CPU内レジスタ／キャッシュ	L1～L3	数ns	CPU内部にあり一時記憶
2	主記憶	DRAM	数十ns	CPUが直接アクセスできるが揮発性
3	拡張記憶	半導体ディスク	—	主記憶と補助記憶の間
4	補助記憶	HDD・SSD	数ms	データやプログラムを格納する記憶装置で不揮発性
5	大容量補助記憶	光ディスク・磁気テープ	～100ms	バックアップやデータの運搬に利用

去年は3層目と4層目をまとめた4区分で出題。どちらの区切りでも読み取れば足りる。速度は 半導体＞磁気＞光、容量は 磁気＞半導体＞光、コストは 磁気＜光＜半導体。

階層化する理由は「高速・大容量・安価な不揮発性素子があればそれだけで済むが、全てを同時に満たす素子はない」から。キャッシュはCPU(数ns)と主記憶(数十ns)の速度差を埋め、高速な主記憶と見せかける仕組み。

キャッシュの制御

C 読むだけ

- ・ ヒット率が確保できるのはプログラムの局在性のおかげ —— 実行中のある時点で必要なのはごく一部、かつ一度読んだものは直近で再アクセスされやすい
- ・ ミスヒット時は主記憶からCPUとキャッシュの両方へ転送
- ・ LRU＝最も長い間アクセスされなかったブロックを追いつ出す。least recently used、名前のまま
- ・ ライトスルー＝両方に同時に書く(一致するが遅い)／ライトバック＝キャッシュだけに書き、追いつ出すとき書き戻す(速いが食い違う)。名前が動作そのもの

教科書の章末問題(9)～(11)は買わなくていい

LETUSの告知に「講義資料に含まれている内容の範囲で問います」と全体条件がある。このセクションの A の計算(順・逆・アドレス変換・ビット数)を手で1回ずつ解けば、5.1・5.2の出題角度はほぼ尽きる。

05 ネットワーク 10.2~10.7

約22点

去年の問3。この分野は表1枚が答えそのものになる。

OSI参照モデル

B 覚える・最重要

この講義で唯一、丸暗記する価値が明確にある表。去年はこれだけで22点だった。

層	名称	アドレス	単位	プロトコル・用語
7	アプリケーション層	—	—	SMTP・POP・IMAP・FTP・HTTP・DNS
6	プレゼンテーション層	—	—	データの表現形式
5	セッション層	—	—	論理的な通信の確立
4	トランスポート層	ポート番号	—	TCP・UDP
3	ネットワーク層	論理アドレス サブネットマスク	パケット	IP／サブネット間通信(ルータ)
2	データリンク層	ハードウェアアドレス(MAC)	フレーム	CSMA/CD・CSMA/CA／サブネット内通信(ハブ)
1	物理層	—	ビット列	Cat6・光ファイバ・拡張スター型

これだけ言えれば7割取れる

MAC=2層／IP=3層／ポート番号=4層、フレーム=2層／パケット=3層、サブネット内=2層／サブネット間=3層。あとは5層「論理的な通信の確立」、6層「データの表現形式」、7層はサービス名のプロトコル、1層はケーブルとトポロジ。

2組の対比

B 覚える

- CSMA/CD = 有線LAN・衝突検出(detection)／CSMA/CA = 無線LAN・衝突回避(avoidance)。DとAの頭文字がそのまま detection / avoidance。
- TCP = ACKと再送で信頼性を保証(WWW・メール)／UDP = 応答を待たずリアルタイム性重視(ストリーミング)
- ポート番号:80=HTTP／110=POP／21=FTP／22=ssh
- SMTP=送信／POP・IMAP=受信

サブネット計算

A 解ける

192.168.1.15 / 255.255.255.0
マスクの1が24bit → 192.168.1.0/24
ホスト部 8bit → $2^8 - 2 = 254$ 台
(.0=ネットワークアドレス、.255=ブロードキャストを除く)

「-2」を忘れて256と答えるのが典型ミス。IPv4=32bit、IPv6=128bit。

データリンク層・物理層の細部

C 読むだけ

- MACアドレスはNICが固有に持つ物理アドレスでEthernetでは48ビット。フレームはLAN内全機器が受信し、宛先が自分のNICだけがL3に渡す
- リピータハブ=全ポートに転送・低速・半二重・衝突しやすい(1990年代) / スイッチングハブ=MACアドレスを学習し該当ポートのみ・高速・全二重・衝突が起きないのでCSMA/CDを使わない(現在の主流)
- トポロジ:スター型 / 拡張スター型が現在の主流で障害に強い。バス型は両端にターミネータ。リング型は一方向伝送で衝突防止
- UTPは2本の銅線ペアをより合わせてノイズ低減、4ペア計8本。Cat5=100Mbps / Cat5e・Cat6=1Gbps / Cat7=10Gbps。EthernetはIEEE802.3
- 光ファイバは屈折率がコア>クラッドで全反射。マルチモード=コア径太く長距離に不向き / シングルモード=細く低損失で長距離可・高価
- 無線は2.4/5.2GHzの免許不要なISMバンド。OFDM、MIMO(複数アンテナで多重数を増加)
- ルーティング:ホスト → [デフォルトゲートウェイ] → [ルーティングテーブルを参照してネクストホップへ] → ホップを繰り返す → 宛先サブネットのルータ
- DNSは階層構造の分散型データベース。持っていなければルートサーバ → .jp → .tus と順に問い合わせる
- パケット通信:回線交換型は1ユーザが1回線を占有して効率が悪い。パケットに分割すれば回線を複数ユーザで共有できる

06

CPU 第4章

約17点

去年の問2=演習4-1=章末問題(1)。表1つで確定で取れる。

トレース表の解き方は §03 計算編に移した

図4.5 のプログラムと、任意の時点での PC・IR・MAR・MDR・GR1 の求め方は [§03 計算編 2-4](#) に、なぜその値になるかの説明つきでまとめている。

レジスタの名称と役割

B 覚える

選択肢がこの言い回しそのままで出る。太字の4つが問われる中心。

略称	役割
PC	次の命令の格納番地指定
IR	現在実行中の命令保持
MAR	番地の一時保持
MDR	データの一時的保持
GR	各種命令の実行で使用されるレジスタ
ALU	算術演算や論理演算
FR	演算時の桁あふれ等の保持
SP	スタック内の番地保持
Decoder	命令の解読

4.5～4.6(章末問題(2)(3)の範囲) C 読むだけ

- 命令サイクル4過程=命令読出し(フェッチ、読むたびに $PC \leftarrow [PC] + 1$) → 命令解読 → 命令実行 → 結果書込み
- 3本のバス=アドレスバス(番地)／データバス(データ)／コントロールバス(制御信号)
- スタックはLIFO(書き込んだ順序と読み出す順序が逆)。サブルーチンの戻り番地を保存。PUSHは $SP \leftarrow [SP] - 1$ の後に書込み、POPは読んだ後に $SP \leftarrow [SP] + 1$
- フラグ: OF=桁あふれ、SF=結果が負、ZF=結果が0。分岐は JPL+／JMI-／JNZ 0以外／JZE 0
- 番地割付け5種: 絶対(直接)／間接／インデックス(実効番地= $adr + [GR]$)／直接数値／レジスタ。利点はオペランド部のビット数削減と、再配置可能(relocatable)なプログラムが作れること
- アセンブリ言語は機械語と1対1で対応する低水準言語

07 入出力制御 7.2・7.3・7.5 約10点

去年の間6後半。「3方式を並べて分類させる」形が固定化しているので、識別語だけ覚えれば足る。

3方式・3モードの識別語 B 覚える

分類	識別する1語
割込み 専用線	緊急性が高い
割込み ベクトル化	ポーリング／ベクトルデータ(共通割込み要求線+データバス)
割込み 連鎖式	受理通報線／優先順位
DMA サイクルスチール	1サイクル毎に占有を解除(邪魔しないが遅い)
DMA バースト	占有して連続転送(高速だが他が動けない)
DMA デマンド	要求するときだけ占有

ほかに、ハードウェア割込み＝機器からの信号／ソフトウェア割込み＝実行中のOSやアプリで発生。DMAの目的はCPUをデータ転送処理から解放すること。

接続先とインタフェース B 覚える

接続するもの	インタフェース
ハードディスクなどストレージ	SATA
グラフィックボード・SSD	PCI Express
モニタ	HDMI (以前はVGA＝アナログ)
主記憶装置	DDR
これらを搭載する基板	マザーボード

パラレル → シリアルへ移行した理由2つ:配線数・ピン数が増える／クロック向上でタイミングのずれとクロストークが発生する。信号伝送にはLVDS(差動伝送)＝2本の信号線の電位差を使う。

7.5 の細部 C 読むだけ

- ・ 差動伝送のメリット＝ノイズに強い(同相ノイズが打ち消される)／ノイズを放射しづらい／低電圧化できる。シングルエンドは1本とGND間の電圧
- ・ PCIeのレーン＝送信用2本・受信用2本の差動伝送路のペア。1～32レーンを束ねて高速化
- ・ USB:プラグアンドプレイ／ホットプラグ／バスパワー。127台までツリー状。2.0以下＝4本・半二重／3.0以上＝8本・全二重。アイソクロナス転送＝喪失を許容し実時間性を重視
- ・ システムバス＝CPUが使う超高速なバス／拡張バス＝周辺機器を接続／チップセット＝ブリッジ機能を持つLSI群
- ・ 映像がデジタル化した理由＝高解像度で情報量が増え広帯域が必要だが、アナログは高周波が減衰・反射して画質が落ちるため。HDMIは音声も伝送でき HDCP で著作権保護。DisplayPortはPC・モニタ間に特化しUSB信号も通せる
- ・ SCSI＝ストレージ接続用で高速・高価、サーバ分野。SAS＝SATAのシリアル技術を利用。iSCSI＝LAN上でSCSIプロトコル、SANで利用
- ・ IEEE番号:802.3＝有線LAN／802.11＝無線LAN／802.15＝無線PAN。Bluetooth＝周波数ホッピング、ZigBee＝間欠送受信でIoT向け

08 文字コード 2.3 + 第1章 B 覚える

どちらも去年ゼロ点。過去問で対策できないので、数字だけは入れておく。

文字コード

コード	ビット数	要点
ASCII	7bit	英数字・制御記号
8ビットJIS	8bit	ASCII+かな。表の左半分がASCII
16ビットJIS	16bit	漢字が扱える
シフトJIS	16bit	1バイト目で全角/半角を判断できる。日本語Windowsで一般的
UTF-8	1〜4バイト	ASCIIの上位互換。漢字は3バイト
UTF-16	16bit単位	漢字は2バイトで済む

符号化=文字を0,1で表現／復号=0,1から文字を復元／文字コード=その対応表。文字→16進は '0'=30 'A'=41 'a'=61 から数える(例:Tは'A'から20文字目なので 41+19 = 54)。

第1章のひっかけ

ENIAC と EDSAC

ENIAC (1946) は世界初だがノイマン型ではない —— 命令はパッチボードの配線で与え、10進数で動作。ノイマン型=1945年にフォン・ノイマンが提案した蓄積プログラム方式で二進数を使用。世界初のノイマン型はEDSAC (1949)。

ムーアの法則=素子数が一定期間ごとに2倍、「18ヶ月で2倍」で広まる。ゴードン・ムーア=インテル創業者。

C 読むだけ 世代: 第1=真空管／第2=トランジスタ(1948年ベル研のショックレー)／第3=LSI(1000個以上)／第4=VLSI(100万個以上)／第5=HPC。4004(1971、インテル、電卓用途)。ネットワークは 1969 ARPANET／1982 TCP/IP／1983 DNS。PCは1984 IBM PC/AT、1985 Windows1.0(CUI→GUI)、2007 iPhone・Android。

09 保険:IEEE754・カルノー図

章は範囲外

どちらも章としては範囲外だが「講義内で行った全演習」に含まれる。各1回なぞって終わり —— ここに時間を使うのが一番もったいない。

演習3-1 | IEEE754 単精度

-86.375 を例に (単精度 = 符号1 + 指数8 + 仮数23、ゲタ +127)

- ① 符号 = 1
- ② $86 = 1010110$ $0.375 = 0.011$
- ③ 正規化 1.010110011×2^6 ← 「1.」は格納しない
- ④ 指数 $E = 6 + 127 = 133 = 10000101$
- ⑤ 仮数 = 010110011 を23bitに右0埋め

1 10000101 01011001100000000000000
→ 1100 0001 0101 1001 1000 0000 0000 0000 ←頭から4bitずつ
C 2 A C C 0 0 0

-86.375 = 0xC2ACC000 講義でやった -15.65 = 0xC17A6666

演習6-1 | カルノー図 (2bitコンパレータ $A > B$ なら $C = 1$)

$A_1A_0 \setminus B_1B_0$	02	03	13	12
02	0	0	0	0
03	1	0	0	0
13	1	1	0	1
12	1	1	0	0

簡略化: $C = A_1 \cdot \bar{B}_1 + A_1 \cdot A_0 \cdot \bar{B}_0 + A_0 \cdot \bar{B}_1 \cdot \bar{B}_0$

並びは 00→01→11→10。第5回の資料のみ未確認だが、もし演習5-1があってもブール代数の範囲なので、ド・モルガンの法則 $A+B = \bar{A} \cdot \bar{B}$ / $A \cdot B = \bar{\bar{A} + \bar{B}}$ を見ておけば足りる。

丸暗記が要るのはここだけ。前日と当日朝はこのページだけを繰り返せばいい。

言えるか確認する

- ☐ OSI:MAC=2層/IP=3層/ポート番号=4層
- ☐ OSI:フレーム=2層/パケット=3層
- ☐ OSI:サブネット内=2層/サブネット間=3層
- ☐ OSI:5層=論理的な通信の確立/6層=データの表現形式
- ☐ OSI:7層=SMTP・POP・FTP・DNS・HTTP/1層=Cat6・拡張スター型
- ☐ CSMA/CD=有線・衝突検出/CSMA/CA=無線・衝突回避
- ☐ TCP=ACKと再送で信頼性/UDP=リアルタイム性
- ☐ ポート番号 80=HTTP/110=POP/21=FTP/22=ssh
- ☐ SMTP=送信/POP・IMAP=受信
- ☐ PC=次の命令の格納番地指定/IR=現在実行中の命令保持
- ☐ MAR=番地の一時保持/MDR=データの一時的保持(逆にしない)
- ☐ ST命令のMDRはGR1の値(書き込む値であって番地の中身ではない)
- ☐ 割込み:緊急性=専用線/ポーリング=ベクトル化/受理通報線=連鎖式
- ☐ DMA:解除=サイクルスチール/占有=バースト/要求時=デマンド
- ☐ SATA=ストレージ/PCIe=グラボ・SSD/HDMI=モニタ/DDR=主記憶
- ☐ パラレル→シリアルの理由2つ:配線数増/タイミングずれとクロストーク
- ☐ LVDS=2本の信号線の電位差
- ☐ UTF-8=漢字3バイト・ASCII上位互換/UTF-16=漢字2バイト
- ☐ シフトJIS=1バイト目で全角/半角を判別できる
- ☐ ENIAC=世界初だがノイマン型でない/EDSAC=世界初のノイマン型
- ☐ ムーアの法則=18ヶ月で2倍、ゴードン・ムーア
- ☐ 論理アドレス=CPU側/物理アドレス=主記憶にハードウェア的に付与
- ☐ 仮想記憶の3方式=ページング・セグメント・セグメントページング

手が動くか確認する

A

- ☐ $T = h \cdot T_c + (1-h) \cdot T_m$ と、逆算 $h = (T_m - T) / (T_m - T_c)$ を書ける
- ☐ ページング変換で下位10bitは不変、上位のページ番号だけ置換すると言える
- ☐ 図4.5で「0025まで終了・0026開始」の5つの値を全部言える
- ☐ $/24$ のホスト数 $2^8 - 2 = 254$ を出せる
- ☐ 個数 $= 2^n$ から、4ブロック→2bit、64ページ→6bit を出せる

2025年7月29日実施・全6問100点。解説は各章にあるので、ここは答えと形式のみ。

問	配点	答え	今年
問1 IEEE754 -86.375	17	(1)1010110 (2)01100 (3)0101100110 (4)10000101 (5)C2ACC000	範囲外 §7で手順のみ
問2 CPU 0026番地開始時	19	①1110(o) ②0029(j) ③0026(g) ④0096(m) ⑤0029(j) ⑥0096(m)	§4のトレース表
問3 OSI 7層	24	1層:オセ／2層:アシネ／3層:ガサツト 4層:ウヌ／5層:エ／6層:チコ／7層:イチノ	§3のOSI表
問4 キャッシュ	3	$0.8 \times 5 + 0.2 \times 40 = 12 \text{ ns}$	§2。逆算も準備
問5 記憶階層 ＋半導体メモリ	27	①エ／②イコ／③ウケ／④アカ ⑤DRAM abjklp ⑥SRAM fhmno ⑦フラッシュ cdegiaq	①～④のみ範囲内 ⑤～⑦は5.3で範囲外
問6 仮想記憶 割込み・IF	20	①テ ②ト ③ニ ④イ ⑤ソ ⑥テ ⑦セ ⑧カ ⑨ス ⑩ア ⑪タ ⑫ウ ⑬ヌ ⑭オ ⑮キ ⑯ケ ⑰ク ⑱サ ⑲ツ ⑳チ ㉑コ	§2・§5

問6の未使用は (エ)キャッシュメモリ・(シ)MACアドレス・(ナ)拡張記憶 の3つ。これが残れば正しく埋まっている証拠。

当日の運用 — 3つだけ

1. 「過不足なく複数マーク」は個数で検算する。配った数の合計＝選択肢の総数。問3なら $3+5+6+3+2+2+4 = 25$ 、問5①～④なら $2+3+3+3 = 11$ 。
2. 「使用しないもの」が残るのは正常。全部使い切ろうとして無理に埋めない。
3. 問題は裏面にもある。60分・全6問なので1問平均10分。配点の重い記憶システムとネットワークから解く。

残る不確実性は LETUS の演習の実際の問題文だけ。スライドは枠だけで中身は LETUS 側にあるので、演習2-1／3-1／4-1／6-1／8-1 の自分の回答履歴を確認しておくこと。

12 用語集

このガイドと講義資料に出てくる略語を、意味の説明つきで全部並べた。読んでいて「これ何だっけ」となったらここに戻る。

CPUまわり(第4章)

語	正式名	意味
CPU	Central Processing Unit 中央処理装置	命令を読んで実行する部品。計算をする唯一の場所
レジスタ	register	CPU内部にある、1個か数個の値しか入らない超高速な記憶場所
PC	Program Counter	次に実行する命令の番地を覚えている箱(しおり)
IR	Instruction Register	今実行中の命令そのものを持っている箱
MAR	Memory Address Register	触りたい番地を書く箱。この値がアドレスバスへ流れる
MDR	Memory Data Register	主記憶とやりとりするデータを置く箱
GR	General Register 汎用レジスタ	計算の途中結果を置く作業台
ALU	Arithmetic Logic Unit	足し算やAND/ORを実際に行う計算器
FR	Flag Register	計算結果の性質(桁あふれ・負・ゼロ)を記録する旗
SP	Stack Pointer	スタックを今どこまで積んだかを覚える箱
スタック	stack	一時保管場所。後入れ先出し(LIFO)。サブルーチンの戻り番地を積む
バス	bus	部品どうしをつなぐ信号線の束。アドレス／データ／コントロールの3種
オペランド	operand	命令の操作対象。「LD GR1, A」の GR1 と A
DC / DS	—	DC=数値を置く宣言(A DC 50)／DS=場所だけ空けておく宣言(C DS 1)
語(ワード)	word	CPUが一度に扱うビットのまとまり。この講義では1語=16ビット=16進4桁

記憶システム(第5章)

語	正式名	意味
主記憶	メインメモリ	実行中のプログラムとデータを置く場所。CPUが直接読み書きできる唯一の記憶
補助記憶	HDD・SSD	電源を切っても残る保管場所。CPUは直接は読めない
揮発性	volatile	電源を切ると消える性質。主記憶(DRAM)がこれ
DRAM	Dynamic RAM	主記憶に使う半導体メモリ。安く大容量だが定期的な書き直し(リフレッシュ)が要る
SRAM	Static RAM	キャッシュに使う。高速だが高価で大容量化しにくい
キャッシュ	cache memory	CPUと主記憶の速度差を埋めるため、よく使うものを手前に置く小さな高速メモリ
ヒット率	hit rate(h)	探したものがキャッシュにあった確率
ミスヒット	miss	キャッシュに無く、主記憶まで取りに行くことになった状態
局在性	locality	プログラムがある時点ではごく一部しか使わないという性質。キャッシュが効く理由
LRU	Least Recently Used	キャッシュが満杯のとき一番長く使われていないものを追い出す方式
ライトスルー	write through	書き込みをキャッシュと主記憶の両方へ同時に行う(=書き通す)
ライトバック	write back	キャッシュだけに書き、追い出すときに主記憶へ書き戻す
仮想記憶	virtual memory	主記憶が足りないとき補助記憶を主記憶の代わりに使う仕組み
論理アドレス	=仮想アドレス	CPU(プログラム)側が使う、実在しない広いアドレス
物理アドレス	—	実際の主記憶にハードウェア的に付いている本物のアドレス
ページ	page	論理側を1024Bずつに切ったカタマリ
ブロック	block	物理側(主記憶)を1024Bずつに切ったカタマリ。ページと同じサイズ
ページテーブル	page table	「どのページがどのブロックに入っているか」の対応表
Q(p)	—	ページ p がいま主記憶にあるかを示す1ビットの旗。1=ある、0=まだ補助記憶
ページ フォールト	page fault	Q(p)=0 で目的のページが主記憶に無かった状態。追い出して持ってくる

入出力制御(第7章)

語	正式名	意味
割り込み	interrupt	実行中の処理を中断して別の処理に切り替える仕組み。「来たら呼んでもらう」
ポーリング	polling	機器に順番に「用ある?」と聞いて回ること
ベクトルデータ	vector data	割込んだ機器が送る「誰が・何の用で割込んだか」を示すデータ
DMA	Direct Memory Access	CPUを介さず専用の係が機器と主記憶を直接つなぐ転送方式
システムバス	—	CPUが使う超高速なバス
拡張バス	—	周辺機器を挿すためのバス (PCI Expressなど)
チップセット	—	CPUの近くで入出力を仕切るLSI群。バス間の橋渡し(ブリッジ)もする
パラレル伝送	parallel	複数の線で同時に送る。速くしようとする線ごとにズレが出て破綻
シリアル伝送	serial	1本の線で順番に送る。現在の主流
差動伝送 LVDS	Low Voltage Differential Signaling	2本の線の電位差で0/1を表す方式。ノイズに強い
レーン	lane	PCI Expressの通り道1本=送信2本+受信2本の差動線のセット
半二重 全二重	half / full duplex	半二重=交互にしか送受信できない／全二重=同時にできる

ネットワーク(第10章)

語	正式名	意味
プロトコル	protocol	通信の取り決め。これを統一するから機種が違っても通じる
OSI参照 モデル	Open Systems Interconnection	通信の仕事を7つの層に整理したモデル。ISOが提唱
パケット	packet	データを小分けにした単位。3層(遠くへ運ぶ単位)
フレーム	frame	2層の単位(隣の機器へ渡す単位)
サブネット	subnet	同じデータリンク層でつながった1つのまとまり(=1つのLAN)
MACアドレス	Media Access Control	隣の機器を指す名前。機器に固有・48ビット。=ハードウェアアドレス
IPアドレス	Internet Protocol	世界中のどこかを指す名前。=論理アドレス。IPv4は32bit
サブネット マスク	—	IPアドレスのどこまでがネットワークの番号かを示すもの。1が立っている桁数
ルータ	router	サブネットをまたいでパケットを中継する機器(3層)
ハブ	hub	サブネット内で機器をつなぐ集線装置(2層)
デフォルト ゲートウェイ	—	自分のLANから外に出るときの出口になるルータ
ポート番号	port	同じ機器の中でどのアプリ宛かを区別する番号(4層)
TCP	Transmission Control Protocol	届いたか確認し、届かなければ送り直す。確実にだが手間がかかる
UDP	User Datagram Protocol	確認せず送りっぱなし。速さ優先(動画・音声)
ACK	acknowledgement	「受け取りました」という返事の packets
輻輳	ふくそう congestion	通信が集中して混雑すること
衝突	collision	複数の機器が同時に送信して信号が壊れること
CSMA/CD	…Collision Detection	有線用。送りながら監視し、衝突を検出したらやり直す
CSMA/CA	…Collision Avoidance	無線用。ランダムに待ってから送り、衝突を避ける
DNS	Domain Name System	ドメイン名 ⇄ IPアドレスを変換する仕組み
SMTP POP / IMAP	—	SMTP=メールの送信 / POP・IMAP=受信
UTP	Unshielded Twist Pair	LANケーブル。2本ずつより合わせてノイズを減らしてある

データ表現(第2章)・その他

語	意味
符号化 / 復号	符号化=文字などを0と1のパターンに直すこと／復号=0と1から文字に戻すこと
文字コード	文字と0/1パターンの対応表
ビット / バイト	ビット=0か1の1桁(b)／バイト=8ビットのまとまり(B)
bps	1秒あたり何ビット送れるか。Byte/s に直すには8で割る
ns / ms	ns=10 ⁻⁹ 秒(ナノ秒)／ms=10 ⁻³ 秒(ミリ秒)。msはnsの100万倍長い
2の補数	負の数の表し方。全ビット反転して1を足すと符号が逆になる 範囲外
IEEE754	小数を符号・指数・仮数の3つに分けて表す規格 範囲外
カルノー図	論理式を図でまとめて簡単にする道具 範囲外

作成日 2026年7月31日／試験まで4日。出典は第1～4・6～14回の講義資料(第5回を除く)と、2025年7月29日実施の前期到達度評価試験。
図表の一次出典は教科書『改訂 コンピュータ概論』(コロナ社)。

出題範囲のヒントはLETUSに揭示済み。直前にもう一度確認すること。