vhdl2016 Documentation

リリース **2016.01.10**

Masayuki Takagiwa

Contents

1	はじめに 1.1 受講にあたって	3
2	ストップウォッチについて 2.1 実装目標	5
3	FPGA について 3.1 3.1 HDL	7 8 9
4	4.1 4.1 基本形4.2 信号の種類4.3 4.3 ポート宣言4.4 シグナル宣言4.4 4.4 シグナル宣言4.5 値の代入	11 12 13 14 14 15
5	5.1 5.1 注意事項 5.2 5.2 論理演算 5.3 5.3 数値演算 5.4 5.4 条件分岐 when ~ else ~ 5.5 5.5 条件分岐 with ~ select ~ when ~ 5.6 5.6 process 文 5.7 5.7 フリップフロップの基本と if 文 5.8 5.8 カウンタ 5.9 5.9 分周回路とTフリップフロップ 5.10 積分回路とチャタリング除去 5.11 5.11 微分回路 5.12 5.12 1 0 進カウンタ 5.13 5.13 階層設計 5.14 状態遷移と、条件分岐 case ~ when ~ 5.15 5.15 条件分岐 case ~ when ~	17 17 18 19 20 24 24 25 26 27 29 30
6	· · · · · · · · · · · · · · · · · · ·	33
7	Indices and tables	35

Contents:

Contents 1

はじめに

本書の目的は VHDL による FPGA (CPLD) への論理回路の実装を一通り体験することです。

到達目標に、「VHDL によるストップウォッチの実装」を設定し、VHDL の説明と実習を行います。

八戸高専の場合、「ディジタル回路」「ディジタル回路」「ディジタル信号処理」と重複するところがあります。 それらの授業で学んだことが実習の助けになるでしょう。

1.1 受講にあたって

以下の点に注意、協力してください。

- お昼休みには基板の電源を切ってください。変な回路を書き込んでおいてデバイスに負荷をかけて壊してしまうことを避けるためです。
- 演習 = このテキスト通りに入力して動作を確認するもの、課題 = 自力でコードを書いて動作させるもの、 としています。
- 演習、課題でどうしてもツールのエラーが消せないときは呼んでください。
- 課題はできあがったら基板を持って見せに来てください。達成度を記録します。
- 成績は、課題の達成度と筆記試験から求めます。
- 筆記試験は最終日に行い、テキストなどの持ち込みは不可です。
- 欠席せざるを得ないことがあると思います。そのとき課題は授業中、どうにもならないときは後からおこなってください。

ストップウォッチについて

デジタルタイプのストップウォッチの例を図に示します。通常「スタート・ストップ」「ラップ・リセット」の2つのボタンと、6桁程度の数字のディスプレイがあります。

「スタート・ストップ」のボタンは、押す毎に「計時」の実行、停止が切り替わります。リセットしない限り、 計時は停止した値から再開されます。

「ラップ・リセット」は、停止時に押すと値がクリアされます。計時を行っているときに押すと、通常計時中 は変化し続けている数字が停止しますが、計時は続けられています。

実際にはここでは2つの動作があり、「スプリット」では値は引き続きカウントアップしていますが、「ラップ」ではラップボタンで計時は0から再開されます。

数字のディスプレイは通常上位から2桁ずつ、分、秒、1/100秒のカウントを表示します。

2.1 実装目標

最低限の目標は以下の機能を VHDL で実装することです。

4桁の数字の表示 上位2桁は秒、下位2桁は1/100秒です。

「スタート・ストップ」スイッチの動作 一つのスイッチで行います。

「ラップ・リセット」スイッチはリセット動作の実装 停止中に値のリセットが行えること。

追加目標はラップ機能、スプリット機能の実装となります。

FPGA について

デジタル回路の最小単位は、AND、OR、NOT等の論理素子で、さらにこれらを組み合わせた XOR とフリップフロップが多用されます。これらの単機能デバイス(たとえば 16 ピンの IC など)は多く販売されていました。

プロセッサやメモリなどは大規模なデジタル回路で、上記のような機能を組み合わせて IC、LSI という形で設計されます。

1990年代中盤のプロセッサやメモリは単体では機能が少なく、基板上で、上記のような単機能デバイスを組み合わせたサポート回路が必要となっていました。

これらのサポート回路をまた新しい IC、LSIで設計することも可能でしたが、対象となる CPU や、基板が対象としている機能などで必要となる回路が異なるため、現実的ではありませんでした。

ちなみに小規模な IC、LSI でも実際のデバイスにするまでに数千万から億単位の費用がかかるそうです。

そこで、大量の論理素子と、それらをつなぐ大量の配線 + スイッチをあらかじめ IC 内に作り込んでおき、素子、スイッチ毎に ON、OFF を設定することで、まるで専用の IC のように使おうという考えが生まれ、そのようなデバイスが作られました。

これが FPGA の始まりとなります。

IC、LSIの技術の進歩とともに規模も大きくなり、動作速度も高くなり、現在ではただのサポート回路にとどまらず、信号処理の分野でも使われています。

性能や価格では、億単位の費用をかけた LSI にはかなわないため、そういった対応ができない分野で多く使われています。

例:

製品の初期開発 たとえば第3世代携帯電話の端末、基地局の開発は、世界標準の規格がまだ確定していない時期から始まっているため、後から変更が必要な可能性がとても高い状態でした。そのため、あとから内容を変更できるよう基板は FPGA を搭載して製造しておき、仕様変更があってもすぐ対応できるようにします (LSI では製造にも時間がかかります)。

特殊な信号処理装置 たとえば金融取引向けには一般のパソコンにも組み込める、単に FPGA が載っているだけの基板が使われます。内容は会社それぞれが独自のノウハウで設計するため、全てのユーザ共通とはできないので、空っぽのままで販売されます。

注釈: 実際にこの授業で使用するデバイスは「PLD」と呼ばれます。PLD は Programmable Logic Device の略です。プログラム可能な論理デバイス、となります。

対して FPGA は Field Programmable Gate Array の略です。現場 (Field) でプログラム可能なゲート (論理) の集合、となります。

できることはほぼ同じですが、以下のような特徴で分けています。

CPLD

- フラッシュメモリを内蔵し、電源を入れるとすぐ使える。
- 回路規模は小さめ。
- 基本的に論理回路しか入ってない。
- 動作速度が比較的高い。
- 構造上、XOR が少し苦手。

FPGA

- 動作のプログラムは揮発性のメモリに格納されるので、電源を切ると内容が失われる。そのため別途フラッシュメモリが必要。
- 回路規模はかなり大きい。
- 高機能(乗算用ハードウェアが入っていたり、メモリが入っていたりする)。
- 動作速度は今ではだいぶ高くなってきた。

それぞれのデバイスの構成要素は以下の図のようになっています。いずれも D フリップフロップと組み合わせ 回路がセットになっており、その入力をプログラムするような形です。このセットがデバイスの中に多数組み 込まれ、相互に接続できるよう配線とスイッチも同様に多数用意されます。

CPLD と FPGA の間の大きな違いは組み合わせ回路の構成です。CPLD は大量の AND と多入力 OR を組み合わせていますが(実際には NOT も入ります)、FPGA は AND、OR に縛られない LUT (LookUp Table) を使用します。たとえば 4 入力の AND、 4 入力の OR に限らず、"4" 等の任意の数値と一致したときに H を出力する、というようなことも簡単にできるよう、より柔軟な構造になっています。

いずれの場合でも D フリップフロップが既に組み込まれていますので、AND を組み合わせたようなフリップフロップを改めて記述する必要はなく、むしろ期待通りに動作しない可能性があります。

3.1 3.1 HDL

ディジタル回路を組み込んだ IC や LSI の開発では、初期には AND 、OR 、NOT 、フリップフロップを CAD 上で回路図のように配置して接続していました。

こういった CAD は、IC、LSI メーカー毎に異なるため、たとえば完成したデータを違う LSI メーカーで製造しなければいけなくなったとき、互換性が無いため入力&確認し直しが必要になっていました。

こういった状況を避けるために、IC、LSIの開発も、ソフトウェアのようにテキストで行おうという動きがでてきました。このジャンルの言語は HDL(Hardware Description Language)と呼ばれます。

ソフトウェアと同様、HDL も様々なものが開発されましたが、現在の主流は VerilogHDL と VHDL です。

注釈: HDL は一般にソフトウェアとは異なる考え方が必要になります。それだけ、ソフトウェアのプログラマに比べ人口が少ないです。現在ソフトウェアの開発環境は無料で入手できるようになり、早ければ小学生から始める人もいます。特に研究の分野では FPGA に興味を持つ方は多いのですが、開発環境やサンプルボードが高価なこともあり、独学で覚えられる環境は多くありませんでした。HDL を多少でも理解できると、その分対応できる仕事が広がります。ただ、通常の C 言語をベースにもっとたくさんの人が FPGA 開発できるようにする動きも以前からあり、少しずつ成果が出始めてきています。

3.2 3.2 VerilogHDL ∠ VHDL

各言語の特徴を以下に示します(筆者の独断と偏見を含む)

VerilogHDL

- ・ 民間主導-ツールメーカーが開発した。
- 比較的便利な記述ができるようになっている。
- 文法上記述ミスが許容される傾向がある = デバッグ時に大変なことが多い。
- 日本でのシェアは、こちらがかすかに多いかもしれない。
- C 言語に近い、と評されることがあるものの、上記のような動きがあることから、むしろ BASIC の方が近いと感じる。
- ・ 無料のシミュレータがあるため、特に趣味の範囲での人気は VHDL より高い模様。


VHDL

- 米国国防省主導- ソフトウェアのプログラミング言語をベースに策定
- 融通が利かず、あまり高機能でない。コード量は多くなる傾向かもしれない。
- 海外でのシェアは、こちらがかすかに多いかもしれない。
- BASIC ににたキーワードもあるものの、文法エラーの検出の強さは C 言語に近い。

VHDL

4.1 4.1 基本形

VHDL のソースコードは、基本的には以下のような形です。



これがテンプレートとなります。コードを記述するときは、この中の x、y、y0 つの枠の中を、目的に合わせて書き換えます。

ここで x は entity 名、y は architecture 名です。ポート宣言はこの entity が外部とやりとりする信号(たとえば実際のデバイスのピン)を宣言します。

entity 名はこの回路に対する自由な名前(たとえば機能から名付けるなど) architecture 名はどの entity に対しても同じ「rtl」という名前をつけておけば通常問題ありません。

これらは以下のようなイメージになります。

ファイルにはいくつかの entity、architecture を含めることができますが、この実習では一つのファイルに一つの entity、architecture を保存し、ファイル名は entity 名に合わせて設定してください。

4.1.1 4.1.1 解説

4.1.1.1 entity とその周辺

entity と architecture はいずれもそれ単体では何もできません。わざわざ分かれているところから想像できるとおり、同じ entity に対して異なる architecture を適用させることもできますが、この授業では扱いません。

また entity 、architecture が動作するためには、entity の前にある 4 行のライブラリ宣言が必要です。

ここでは ieee の 1164、arith、unsigned を呼び出しています。この授業ではこの組み合わせを使用しますので、この 4 行のライブラリ宣言もそのまま使用します。

C 言語のインクルードファイルの宣言などと異なり、ファイルに複数の entity 、architecture を記述する場合、 ライブラリ宣言は entity 毎に宣言し直す必要があります。 4 個の entity を記述していれば、その都度、合計 4 回のライブラリ宣言が必要です。

4.1.2 4.1.2 ファイルとの関係

一般にファイル名と entity 名をそろえ、拡張子は「.vhd」とします。

一つのファイルに複数の entity 、architecture を記述することもできますが、その際はそれに対応した use 、library の宣言も必要です。

この授業では、一つのファイルに一つの entity 、architecture とするのがよいでしょう。

またライブラリのうち unsigned は名前から想像できるとおり符号なしの演算を行います。符号付きの演算を行いたい場合は代わりに signed を呼び出します。一つの entity 、architecture 内では混在はできません。

4.2 4.2 信号の種類

信号は、ソフトウェアで言う変数と同様のイメージから考えてください。

たとえば C 言語であれば C char 、 int 、 float 等があるように、 VHDL でもライブラリを読み込むことで以下のような信号が扱えます。

4.2.1 4.2.1 std logic

1bit の信号。通常使用する値は 0、1、Z です。

直値を扱う場合、1bit 分ずつシングルクオートで括ります。

0、1 は信号の L レベル、 H レベルに対応します。

Z は「ハイインピーダンス」で、その信号が無い、何もつながっていない状態を作ります。この授業の範囲では使いません。

例

' 0 ' , ' 1 ' , 'Z '

12 Chapter 4. VHDL

4.2.2 4.2.2 std logic?vector

std_logic を束ねたもので、任意のビット数を扱うことができます。

各ビットに代入できる値は std_logic と同じです。

束ねるビット数は宣言時に決めておきます。たとえば10進数で $0 \sim 100$ までを扱うには 7bit 必要ですので、7本の std logic を束ねるため、以下のような形式になります。

```
std_logic_vector(6 downto 0)
```

この場合、 ${
m MSB}^{\perp}$ が bit 6 、 ${
m LSB}^{\,2}$ が bit 0 という宣言になります。ここに代入する値は、たとえば 1 0 進数の 1 0 であれば

```
"0001010"
```

というふうにダブルクオーテーションで括ります。左が bit6、右が bit0 です。代入する値は、代入先の信号と ビット幅が一致している必要があります³。

例

```
"0000", "010101010", "00Z00Z"
```

括弧()でビット番号を指定することで、std_logic として 1bit 抜き出して扱うことができます。

注釈: std_logic_vector(0 to 6) という宣言の仕方もありますが、ソースやプロジェクトの中で混在させるのはバグのもとになるので通常はどちらかに統一します。

この授業では downto に統一します。

図の上を MSB、下を LSB とした場合、downto と to の関係は次の図のようになります。

4.2.3 4.2.3 integer

10 進数を直接扱います。bit は意識しません。std_logic や std_logic_vector とは直接接続することはできません。

4.3 4.3 ポート宣言

ポート宣言では、この entity (回路ブロック)が外部とやりとりする信号を定義します。

複数の信号を定義でき、それぞれ以下のような形です。

ポート名: 方向信号型

定義の区切りにセミコロンが必要です。定義の終わりを示すものでは無いので、最後の定義ではセミコロンは 書きません。

例

```
extsignal1 : in std_logic;
extsignal2 : out std_logic_vector(3 downto 0);
extsignal3 : inout std_logic;
extsignal4 : buffer std_logic
```

4.3. 4.3 ポート宣言 13

¹ 変化することにより全体の値が大きく変化するビット

² 変化から値全体の変化が一番小さいビット

③ビット幅が一致していなくてもツール上エラーにならない場合があり、発見しづらいバグになりやすいです。

ポート名は任意の名前をつけ、architecture 内からその信号にアクセスできます。

方向については上記の4パターンがあります。

in この entity への入力です。 architecture 内では読むことしかできません。

out この entity からの出力です。 architecture 内で書き込むことしかできません。

inout 入出力両方ができます。architecture 内では読み書きができますが、信号が衝突すると電気的に短絡(ショート)となるため、エラーとなります。エラーにならない対応はこの授業では扱いません。

buffer この entity からの出力です。out との違いは信号の再利用ができることですが、制約もあるので使うのは避けた方がよいでしょう。

それぞれのイメージを図に示します。読み書きは他の signal へ、または signal からの「代入」と読み替えてもよいでしょう。

buffer と inout はこの授業では使用しません。

4.4 4.4 シグナル宣言

アーキテクチャの中で使用する信号を宣言します。アーキテクチャの記述の中で、begin の前に行います (begin より後には宣言できません)。

例

```
signal intsignal1 : std_logic;
signal intsignal2 : std_logic_vector(3 downto 0);
signal intsignal3 : integer;
signal intsignal4 : std_logic;
```

"signal" キーワードの後に、ポート宣言と同様に任意の名前をつけます。信号の種類もポート宣言と同様です。 アーキテクチャ内部でのみ使用するので、方向は記述しません。

また全ての宣言で末尾はセミコロンで閉じます。

4.5 4.5 値の代入

代入は "<=" で行います。

例(1)

```
intsignal1 <= '1';
intsignal4 <= intesignal1;
intsignal2 <= "0000";
intsignal3 <= 5;</pre>
```

std_logic_vector の場合は値の扱い方にバリエーションがあるのでここで解説します。

合計したビット数が代入先の信号に一致していれば、&で結合できます。

括弧でビットを指定すれば、std_logic を代入したり、参照したりできます。

14 Chapter 4. VHDL

4.6 4.6 もう一つの信号 variable と代入

VHDL には port、signal の他にもう一つ、variable という信号のタイプがあります。

variable は後述する process 文の中でのみ使用でき、信号のタイプは他と同様 std_logic 等を使うことができます。 代入には := を使います。

variable はこの授業では扱いません。

第5章 演習

5.1 5.1 注意事項

- 開発環境 Quatus II のプロジェクトは、実習項目毎に作り直してください。流用するとトラブルの元になります。
- Quatus II の中で日本語を入力するのは避けましょう。こちらもトラブルの元になります。

5.2 5.2 論理演算

5.2.1 5.2.1 演習

プロジェクト名 vhdl01

スイッチ入力に対して論理演算を行い、結果を LED に出力します。

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity vhdl01 is
port (
  sw1 : in std_logic;
  sw2 : in std_logic;
  led1 : out std_logic;
  led2 : out std_logic;
  led3 : out std_logic;
 led4 : out std_logic;
 led5 : out std_logic
end vhdl01;
architecture rtl of vhdl01 is
 led1 <= sw1;
 led2 <= sw2;
 led3 <= sw1 and sw2;</pre>
  led4 <= sw1 or sw2;</pre>
```

```
led5 <= not sw1;
end rt1;</pre>
```

このコードで出力される回路は図のようなものになります。スイッチは基板奥の方(7 セグ LED 側)に倒すと H、手前で L のレベルになります。LED に対してはデバイスから H を与えると消灯、L を与えると点灯します。たとえば led1 はスイッチ 1 番を奥に倒すと消灯、手前に倒すと点灯します。led5 は逆の点灯の仕方になります。

5.3 5.3 数值演算

5.3.1 5.3.1 演習

プロジェクト名 vhdl02

スイッチ入力に対して数値演算を行い、LED に表示します。

libraryieee; useieee.stdlogic1164.all; useieee.stdlogicarith.all; useieee.stdlogicicunsigned.all; entity vhdl02 is port (sw1: in stdlogic; sw2: in stdlogic; sw3: in stdlogic; sw4: in stdlogic; sw5: in stdlogic; sw6: in stdlogic; sw7: in stdlogic; sw8: in stdlogic; led1: out stdlogic; led2: out stdlogic; led3: out stdlogic; led4: out stdlogic; led5: out stdlogic; led6: out stdlogic; led7: out stdlogic; led8: out stdlogic; sled1a: out stdlogic; sled1b: out stdlogic; sled1c: out stdlogic; sled1d: out stdlogic; sled1f: out stdlogic; sled1g: out stdlogic; sled1g: out stdlogic; sled2g: out std

revision2

 $s sw1 \le sw1$; $s sw2 \le sw2$; $s sw3 \le sw3$; $s sw4 \le sw4$; $s sw5 \le sw5$; $s sw6 \le sw6$; $s sw7 \le sw7$; $s sw8 \le sw8$;

revision 1 (norevision)

 $s sw1 \le not sw1$; $s sw2 \le not sw2$; $s sw3 \le not sw3$; $s sw4 \le not sw4$; $s sw5 \le not sw5$; $s sw6 \le not sw6$; $s sw7 \le not sw7$; $s sw8 \le not sw8$;

left4 switches & right4 switches left switch is MSB

 $sw \le sw1 \& ssw2 \& ssw3 \& ssw4 \& ssw5 \& ssw6 \& ssw7 \& ssw8$; add (4 downto 1) $\le sw(8 \text{ downto } 5) + sw(4 \text{ downto } 1)$; $sub (4 \text{ downto } 1) \le sw(8 \text{ downto } 5) sw(4 \text{ downto } 1)$;

make 7 s eg LED b i t map

led71 <= "0010000" when (add = "1001") els e "0000000" when (add = "1000") els e "1111000" when (add = "0111") els e "0000010" when (add = "0110") els e "0010010" when (add = "0101") els e "0011001" when (add = "0100") els e "0110000" when (add = "0011") els e "0100100" when (add = "0010") els e "0100100" when (add = "0010") els e "1111001" when (add = "0001") els e "1000000" when (add = "0000") els e "00000110"; led72 <= "0010000" when (sub = "1001") els e "0000000" when (sub = "1000") els e "1111000" when (sub = "0101") els e "011000" when (sub = "0101") els e "011001" when (sub = "0101") els e "0110000" when (sub = "0101") els e "0100100" when (sub = "0101") els e "1111001" when (sub = "0000110") els e "0110000" when (sub = "0000110") els e "0110010" when (sub = "0000110") els e "0000110";

map to pin

s l ed1 a <= l ed71 (0); s l ed1b <= l ed71 (1); s l e d l c <= l ed71 (2); s l ed1d <= l ed71 (3); s l e d l e <= l ed71 (4); s l e d l f <= l ed71 (5); s l ed1 g <= l ed71 (6); s l ed2 a <= l ed72 (0); s l ed2b <= l ed72 (1); s l e d l c <= l ed72 (2); s l ed2d <= l ed72 (3); s l e d l e <= l ed72 (4); s l e d l e <= l ed72 (5); s l ed2 g <= l ed72 (6);

debug

 $1 \text{ ed} 1 \le 1 \text{ od} 1 \le 1 \text$

スイッチの上位 4 ビットと下位 4 ビットの演算を行います。LED の上位に加算の結果、下位に減算の結果が 2 進数で表示されます。たとえばスイッチを 8 から 1 まで、10100001 (1=ON, 0=OFF) とした場合、結果は 10011011 、そのままならば LED の点灯パターンは 01100100 となります。

5.4 5.4 条件分岐 when ~ else ~

5.4.1 5.4.1 演習

プロジェクト名 vhdl03

条件分岐の書き方の一つ、when ~ else ~ の例です。

libraryieee; useieee.stdlogic1164.all; useieee.stdlogicarith.all; useieee.stdlogicicunsigned.all; entity vhdl03 is port(sw1: instdlogic; sw2: instdlogic; sw8: instdlogic; led1: outstdlogic); end vhdl03; architecture behavioralof vhdl03 is begin led1 <= sw2 when (sw8 = '1') else sw1; end behavioral;

sw8 を H レベルにしておくと、LED1 は sw2 の操作に従って点灯します。sw8 が L レベルの場合は、LED1 は sw1 の操作に従って点灯します。このコードから生成される回路のイメージは次の図の通りです。この記述ではいくつでも分岐させることができます。ans <= x1 when (y1 = '1')els e x2 when (y2 = '1')els e x3 when (y3 = '1')els e x4 when (y4 = '1')els e x5;

ただし、判定は記述した順番に行われます。この例でたとえば $y1 \sim y4$ 全てが 1 だった場合、y1 の条件が採用されます(プライオリティエンコーダ = 選択肢に優先順位のあるセレクタ)。

5.5 5.5 条件分岐 with ~ select ~ when ~

5.5.1 5.5.1 演習

プロジェクト名 vhdl04

条件分岐の書き方の一つ、with ~ select ~ when ~ の例です。

libraryieee; useieee.stdlogic1164.all; useieee.stdlogicarith.all; useieee.stdlogicun signed.all; entity vhdl04is port(sw1: instdlogic; sw2: instdlogic; sw3: instdlogic; sw7: instdlogic; sw8: instdlogic; led1: outstdlogic); end vhdl04; architecture behavior alof vhdl04is signalsw: stdlogic vector(1 downto0); begin sw <= sw8 & sw7; with sw selectled1 <= sw3 when "11", sw2 when "10", sw1 when "01", '0 'when others; end behavioral;

sw7 と sw8 の設定により、LED の点滅を制御できるスイッチを切り替えられる回路です。このコードから生成される回路のイメージは次の通りです。中央のブロックはセレクタで、上から入力される値がブロック中の値と一致すると、その箇所の信号が出力されます。

5.6 5.6 process 文

AND、OR、NOT などの組み合わせ回路や単純な条件分岐であればこれまでの内容で対応できますが、フリップフロップなどを組み合わせた順序回路を記述するには、process 文を使用します。

ヒント

フリップフロップ専用の記述ではありませんが、フリップフロップを使用する箇所のみ process 文を使うようにしていると、慣れていないうちはトラブルを避けやすくなります。基本的な構成は以下の通りです。LABEL : pr o c e s s (SENSITIVITY LIST) begin ~ EXPRESSION ~ end pr o c e s s ;

ラベル (LABEL) を付加するかどうかは任意ですが、識別のために固有の名前をつけておくのがよいでしょう。センシティビティリスト (SENSITIVITY-LIST) は、この process 文を動作させるトリガになる信号のリストを記述します。信号名はカンマで区切ります。式 (EXPRESSION) の部分には実際の動作を記述します。ただし条件分岐は、これまでの when ~ else ~ や with ~ select ~ when ~ は使用できません。後ほどでてくる if 文や case 文を使用します (逆に if 文や case 文は process 文の外では使用できません)。表 5.1 組み合わせ process 文の when ~ else ~ with ~ select ~ when ~ if ~ elsif ~ endif case ~ end case 外 × ×中× ×

5.7 5.7 フリップフロップの基本と if 文

フリップフロップは主に D 型、SR 型、JK 型、T 型があります。これらを VHDL で記述するときは一般に process 文を使用します。フリップフロップのリセットが非同期式の場合、D フリップフロップは以下のように記述します。

D FF: process(reset, clock) begin if (reset='1') then $q \le 0$; elsif(clock' event and clock = '1') then $q \le d$; end if; end process;

この例では、すべての信号は std logic で定義されているとします。入力データは信号は d、出力データ信号は q としています。reset に H レベルの信号を与えるとリセット動作として、q を L レベルにセットしています。 q へ q を代入します。 動作例を以下に示します。 q の期間では reset = q が成り立つので q <= q が実行され続けます。 q のタイミングでは clock'event and clock = q が成り立ちます。これは、clock が変化したこと (clock'event) と clock = q の組み合わせで、clock が q から q に ときに成り立つ、という記述の仕方です。このとき q <= q が実行されます。 q が q なります。 q のタイミング同様、clock が q から q になります。 q のタイミング同様、clock が q から q になります。 q のが代入されます。 q の期間では q や q のタイミングで clock'event が成り立っています。 q には q の値 q が代入されます。 q の期間では q や q のタイミングで clock'event が成り立っていますが、if 文(後述)で reset = q が先に記述されているため、q には q が出力され続けます。ちなみに FPGA が起動したとき、フリップフロップの値が q に q とどちらになっているかは決まっていません。そのため図で q は q は q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q に q

5.7.1 5.7.1 同期、非同期

「非同期」動作は、クロックによらず動作する箇所、「同期」動作はクロックの変化点に合わせて動作することを示しています。先ほどのサンプルでは、リセットは非同期動作(特にこの場合は「非同期リセット」とも呼ばれる)、データの保持は同期動作としています。

注記

データをクロックに同期して保持するものを一般にフリップフロップ、同期せずに保持するものをラッチと呼びます。これは「ディジタルコンピューティングシステム」p54 に書かれていることと逆ですが、会社などの組織毎に異なる場合があるので注意が必要です。

警告

FPGA に実装する回路において、一般にラッチは使用するべきではないとされています。フリップフロップを使った方が動作が予測しやすいため、デバイス自体にフリップフロップが組み込まれています。それに対しラッ

チは大規模回路では動作の予測が難しく、バグの元になりやすいため、です。慣れないうちは、できる限りすべてのフリップフロップは同じクロックで動作するようにし、動作を始める前にはすべて非同期リセットを行うように組むと失敗が少なくなります。

注記

「ディジタル回路」は信号レベル(縦軸)を離散的に扱います。「同期回路」は時間軸を離散的に扱うための手法と考えられます。「非同期回路」は時間軸に不確定な要因を持つことになるため、動作の安定性に影響します。この授業の実習では、その実習で使用するすべてのフリップフロップは同じクロックで動作させるようにします。これらを守るためには、上のDフリップフロップの例のようなセンシティビティリスト(信号名は回路に合わせる)、if 文の構成(非同期リセットとクロックの動作しかなく、それ以上はその if 、elsif の中に書き足していく)を基本にしていきます。

5.7.2 5.7.2 if 文

条件分岐の基本的なもので、基本的な形は以下の通りです。

if (CONDITION) then ~ EXPRESSION ~ end if;

条件 (CONDITION) が真であれば、処理 (EXPRESSION) が実行されます。複数の条件ごとに処理を分ける場合は以下のようになります。

i f (CONDITION A) then \sim EXPRESSION A \sim e 1 s i f (CONDITION B) then \sim EXPRESSION B \sim e 1 s i f (CONDITION C) then \sim EXPRESSION C \sim e 1 s e \sim EXPRESSION OTHER \sim end i f;

条件 A (CONDITION-A) が真であれば処理 A (EXPRESSION-A) を実行、それ以外で条件 B (CONDITION-B) が 真であれば処理 B (EXPRESSION-B) 、それ以外で条件 C (CONDITION-C) が真であれば処理 C (EXPRESSION-C)、それ以外ではその他の処理 (EXPRESSION-OTHERS) を実行します。

注記一般のプログラミング言語と異なり、「else if」ではなく「elsif」と書きます。条件の書き方は、たとえば一致判定では reset='1 '数値の大小の比較では、count >= "1010 "となります。条件は複数組み合わせることができ、そのときは and 、or 、not も使用できます。たとえば a='1 'and b='0' とすれば、2 つの条件が満たされた場合、と判定されます。クロックの変化点での動作、つまり同期動作について括る場合の条件は、c lock 'event and clock='1' が一般的となります。これは clock の変化点と、clock が H という 2 つの条件の AND となります。

注記

上記のような、クロックの変化点での動作の記述は、一つの if 文で複数書いても文法上は問題ありませんが、実際のデバイス上でそのような動作は行うことができません。一般に process 文の最初の if 文の構成は最大で process(set,reset,clock) begin if (reset='1') then~elsif(set='1') then~elsif(clock' event and clock='1') then~end if; end process;

となります。リセット時、セット(プリセット)時、その他通常動作時を同じレベルで設定しています。以下 の書き方は許容されますが、理解できていないうちは行うべきではありません。

process(clock) begin i f (clock 'event and clock = '1') then \sim end i f; end process; process (clock) begin i f (clock 'event and clock = '0') then \sim end i f; end process;

同じクロックで動作する書き方ですが、1 = 0 ロックの立ち上がりと 0 = 0 ロックの立ち下がりが混在しています。この 2 つの process 文の間でデータのやりとりがあるとき、デバイス上での動作条件が厳しくなります。以下の書き方は実機には基本的には組み込めません。

process(clock) begin if (clock 'event and clock = '1') then \sim elsif(clock 'event and clock = '0') then \sim end if; end process;

同じ process 文内で、同じクロックの 1 = 0 ロックの立ち上がりと 0 = 0 ロックの立ち下がりが混在しています。同じ signal に対してこのような動作は指示できません。それぞれの処理に異なる signal を入れれば組み込むことはできますが、一つ前の例と同様使うべきではありません。

5.7.3 5.7.3 マルチソース

HDL では、基本的に全ての行が、常に「同時」に動作していると考える必要があります。この点が、ソースコードを逐次解釈していくソフトウェアと大きく異なる点です。これにより、signal や port への値の代入の仕方に制限があります。architecturertloftestissignala:stdlogic; begin a <= '0'; a <= '1'; end rtl; ソフトウェアであればこの場合、a に 0 が代入された後でさらに a に 1 が代入されます。しかし HDL の場合、0 と 1 の代入は同時に行おうとし、論理合成の段階でエラーとなります(エラーメッセージには multi source という言葉が含まれます)。entity x is port (dl: in stdlogic; d2: in stdlogic; c1k: in stdlogic; q: out stdlogic); end x; architecturertlofxissignala: stdlogic; begin a proc: process (c1k) begin if (c1k 'event and c1k = '1') then a <= d1; end if; end process; q <= a; end rtl; 別々の process 文で動作させていても、同じ signal に代入しようとしているため、両方の条件が必ず衝突しない書き方出ない限り論理合成でエラーになります(そしてそのように書いたとしても不具合の修正なので書き換えているうちに条件が崩れ multi source のエラーになりやすいです)。entity x is port (d1: in stdlogic; d2: in stdlogic; c1k: in stdlogic; q: out stdlogic); end x; architecturertlofxissignala: stdlogic; begin a proc: process (c1k) begin if (c1k 'event and c1k = '1') then a <= d2; q <= a; end rtl;

このような process 文での順序回路と、通常の組み合わせ回路でも同様です。

5.7.4 5.7.4 process 文、if 文によるフリップフロップの記述のお約束

この教科書ではこの先順序回路を多く使用します。その際、後々のトラブルを避けるため、以下のような書き 方を避けることをおすすめします。

process(reset, clock, a, b) begin if (reset='1') then ~ RESET PROCEDURE ~ elsif(clock' event and clock='1' and a='1') then ~ PROCEDURE A ~ elsif(clock' event and clock='1' and b='1') then ~ PROCEDURE B ~ end if; end process;

どうやら、リセット処理 (RESET-PROCEDURE)、クロックに同期した上で a が 1 の時の処理 (PROCEDURE-A)、クロックに同期した上で b が 1 の時の処理 (PROCEDURE-B) を行いたいらしい。このような場合は以下のように、クロックによる動作と論理を分離して記述すると良いでしょう。

process(reset, clock) begin if (reset='1') then ~ RESET PROCEDURE ~ elsif(clock' event and clock='1') then if (a='1') then ~ PROCEDURE A ~ elsif(b='1') then ~ PROCEDURE B ~ end if; end if; end process;

クロックの条件に追加で書いていると、この授業のレベルではその箇所でミスをしやすくなります。またクロックの条件と分離することで、他へのコピー&ペーストでのミスも減ります。このほか、以下の箇所で代入を行っても、意図した動作にならない可能性が高いです。

process(reset,clock) begin if (reset='1') then ~ RESET PROCEDURE ~ elsif(clock 'event and clock = '1') then ~ MAIN PROCEDURE ~ end if; a <= b; end if;

aへbを代入していますが、この位置ではセンシティビティリストに入る reset と clock の条件を無視した位置にあるため、どのような動作になるか保証できません。process 文の外か、if 文の中に入れましょう。

5.7.5 5.7.5 演習

プロジェクト名 vhdl05

D フリップフロップを作る

libraryieee; useieee.stdlogic1164.all; useieee.stdlogicarith.all; useieee.stdlogicunsigned.all; entity vhdl05is port(sw1:instdlogic; datasw2:instdlogic; clocksw3:instdlogic; resetled1:outstdlogic); end vhdl05; architecture behavioral of vhdl05 is signal

d: s t d l o g i c; begin d f f: pr o c e s s (sw2, sw3) begin i f (sw3 = '1') then $d \le '0'$; e l s i f (sw2') event and sw2 = '1') then $d \le sw1$; end i f; end i f.

ヒント

"{"(マイナス 2 個)以降は改行までコメントとして無視されます。この例では、sw1 をデータ入力、sw2 をクロック、sw3 をリセットとして使用しています。シグナル d を D フリップフロップの実態という意味で定義しています。sw3 を H にすると、フリップフロップをリセットします。sw2 が H に変化したタイミング(立ち上がりエッジ)で、sw1 の内容を d へ代入します。そのほかのタイミングでは sw1 の変化の影響を受けません。process 文内の処理は sw2 と sw3 の変化でしか行われないため、センシティビティリストには sw2 と sw3 しか書いていません。led1 には d の内容を出力しています。

動作確認

- 1. sw1、sw2、sw3 をすべて OFF にする。
- 2. $\sharp \text{sw} 3 \text{ e ON} \rightarrow \text{OFF } \text{UT}, \text{U} \text{U} \text{U} \text{V} \text{F} \text{J} \text{S}$
- 3. sw2 を ON \rightarrow OFF して、led1 が変化しないことを確認する。(入力データ sw1 が OFF なので、OFF のデータを改めてサンプルするだけ)
- 4. sw1 を ON にする。
- 5. sw2 を ON → OFF して、led1 が変化することを確認する。
- 6. sw1 を OFF にしても led1 が変化しないことを確認する。
- 7. sw2 を $ON \rightarrow OFF$ して、led1 が変化することを確認する。

5.7.6 5.7.6 課題

プロジェクト名 vhdl06

下記のソースコードに追記して、JK フリップフロップを作れ

libraryieee; useieee.stdlogic1164.all; useieee.stdlogicarith.all; useieee.stdlogicunsigned.all; entity vhdl06is port(sw1: instdlogic; Jsw2: instdlogic; clocksw3: instdlogic; Ksw4: instdlogic; resetled1: outstdlogic); end vhdl06; architecture behavioral of vhdl06is signaljk: stdlogic; beginjkffproc: process(sw4,sw2) beginif(sw4='1') then

put code below put code above

elsif(sw2 'event and sw2 = '1') then put code below put code above

end if; end process; $l ed1 \le jk$; end beha vioral;

2箇所の put code below" から put code above" の間にコードを書いてください。ソースコード中で指定しているようなスイッチのアサインで、JK フリップフロップを作成してください。

表 5.2 真理値表 sw2 (clock) sw1(J) sw3(K) led1(Q \rightarrow jk) 以外 X X 維持 00 維持 101 010 11 反転動作確認は以下の通り行います。

- 1. sw1 ~ sw4 を OFF にする。
- 2. sw4 を ON \rightarrow OFF として、リセットする (led1 が点灯する)。
- 3. sw1 ϵ ON \rightarrow OFF として、led1 が変化しないことを確認する (J だけ動かしている)。
- 4. sw3 を ON \rightarrow OFF として、led1 が変化しないことを確認する(K だけ動かしている)。
- 5. sw1 を ON にし、sw2 を ON \rightarrow OFF として、led1 が消灯することを確認する。
- 6. sw1 を OFF にし、sw2 を ON → OFF としても、led1 が消灯したままであることを確認する。
- 7. sw3 を ON にし、sw2 を ON \rightarrow OFF として、led1 が点灯することを確認する。

- 8. sw3 を OFF にし、sw2 を ON → OFF としても、led1 が点灯したままとなることを確認する。
- 9. sw1、sw3 を ON にし、sw2 を ON → OFF として、led1 が消灯することを確認する (注記参照)。
- 10. sw1、sw3 を ON にしたままで、sw2 を ON \rightarrow OFF として、led1 が点灯することを確認する (注記参照)。 注記

最後の2つは、想定通りに動いたり、動かなかったりする。これは後述するチャタリングが原因。

5.8 5.8 カウンタ

フリップフロップはクロックに合わせて値を保持します。複数ビットのフリップフロップの組み合わせの出力に加算器を接続し、その結果をフリップフロップに戻すことで、次のクロックでは加算後の結果が保持されます。加える値が1であれば、1ずつ増えていくカウンタとなります。

プロジェクト名 vhdl07

libraryie e e; use i e e e. stdlogic l164. all; use i e e e. stdlogic arith. all; use i e e e. stdlogic unsigned. all; entity vhdl07 is port (gclk0: instdlogic; led1: outstdlogic; led2: outstdlogic; led3: outstdlogic; led4: outstdlogic; led5: outstdlogic; led6: outstdlogic; led7: outstdlogic; led8: outstdlogic; led4: outstdlogic; led5: outstdlogic; led6: outstdlogic; led7: outstdlogic; led8: outstdlogic); end vhdl07; architecture behavioral of vhdl07 is signalc: stdlogic vector (24 downto 0); begin count: process (gclk0) begin if (gclk0' event and gclk0='1') then c <= c+1; end if; end process; led8 <= not c(24); led7 <= not c(23); led6 <= not c(22); led5 <= not c(21); led4 <= not c(23); led3 <= not c(23); led4 <= not c(23); led6 <= not c(23); led7 <= not c(23); led7 <= not c(23); led8 <= not c(23); led8 <= not c(23); led9 <= not c

クロックはあらかじめ、32MHz を選択しておきます(JP3、JP4、JP5 のうち JP5 だけショートさせる)。カウンタの信号は c で、process 文 count の中でクロックの立ち上がりエッジの度に 1 を加えます。c の幅は 25bit なので、 $0 \sim 33,554,431$ までの値を扱うことができます。入力しているクロックが 32MHz なので、約 2 秒で一周するよう、LED が点灯します。LED には、上位 8bit のみ表示しています。この記述では、ソフトウェアの for や while のようなループが書かれていませんが、センシティビティリストの gclk0 の変化= クロックの変化 毎にプロセス文の記述が呼び出されるため、自動的に繰り返し実行されます。

5.9 5.9 分周回路と T フリップフロップ

5.9.1 5.9.1 分周回路

カウンタを応用した回路構成の一つで、元の周波数の整数分の 1 の周波数を作り出します。 2 分周 (1/2 の周波数)、4 分周 (1/4 の周波数)、8 分周 (1/8 の周波数) の例を図に示します。 2 分周を超える場合、作られる信号の形は 2 つのパターンがあります。一つは、デューティー比 (1/2 レベルの期間の比) ができるだけ 5 0 : 5 0 になるよう近づけたパターン。もう一つは、作り出した周期の中で 1 クロック分だけ 1/2 レベルとし、残りは 1/2 とするパターン。通常デバイス内では後者、デバイスの外では前者が使われることが多いです。 4 分周の 2 つめのパターンの例を以下に示します。

プロジェクト名 vhdl08

libraryie e e; use i e e e. stdlogic 1 1 6 4. all; use i e e e. stdlogic arith. all; use i e e e. stdlogic un signed. all; entity vhdl08 is port (gclk0: in stdlogic; led1: out stdlogic; led2: out stdlogic); end vhdl08; architecture behavioral of vhdl08 is signalc: stdlogic vector (1 downto 0); signalr: stdlogic; begin divproc: process (gclk0) begin if (gclk0' event and gclk0='1') then c <= c+1; if (c="11") then r <= '1'; elser <= '0'; end if; end if; end process; led1 <= not r; led2 <= '0'; end behavioral;

この中で c は 1 0 進数で 0 ~ 3 までカウントし、r にはそのうち 3 のときだけ '1' がセットされます。その反転による LED の点灯がされるため、gclk0 32MHz で 4 周期のうち 1 サイクルだけ点灯することになり、結果として単純に点灯している led2 に比べ led1 が暗くなります。

5.9.2 5.9.2 課題

プロジェクト名 vhdl09

約1秒周期で led1 の点灯、消灯を繰り返す回路を作れ(約0.5 秒点灯、約0.5 秒消灯を繰り返す)

libraryie ee; useie ee. stdlogic 1164.all; useie ee. stdlogic arith.all; useie ee. stdlogic ic un signed.all; entity vhdl09 is port(gclk0: in stdlogic; led1: outstdlogic); end vhdl09; ar chitecture behavioralof vhdl09 is signalc: stdlogic vector(24 downto0); countersignalr: stdlogic; in vertt when it is Hlevelsignalt: stdlogic; Tflipflop begin cnt proc: process(gclk0) begin if(gclk0' event and gclk0='1') then

put code below put code above

end i f; end process; t proc: process (gc lk0) begin i f (gclk0 'event and gc lk0 = '1') then

put code below put code above

end if; end process; $1 \text{ ed} 1 \le t$; end beha vioral;

5.10 5.10 積分回路とチャタリング除去

機械的なスイッチは、切り替えたときに信号の状態が不安定な期間があります。この不安定な期間は数 ms 程度続く場合もあります。人間にとっては感知できないほど短い時間ですが、FPGA は動作が十分速いため、この細かい変化を検出し、反応してしまいます。たとえば課題 vhdl06 ではこれにより不安定な動作となっています。そのため、それを除去する回路を組み込む必要があります。これには積分回路を応用します。積分回路は基本的にはカウンタです。入力を単純に加算していきます。これを応用し、H が入力されている間は上限まで加算(上限まで来たら値を維持)、一度でも L が来たら値をクリアします。この応用した回路に、スイッチからの信号を入力します。スイッチを切り替えない期間では、カウンタの値は 0 か最大のいずれかで安定します。スイッチを切り替えた時、入力は H と L が激しく切り替わります。応用した回路では入力の H が一定期間維持されると H を出力するよう動作しますので、この「一定期間」が数ミリ秒となるようなカウンタの最大値を設定すれば良いことになります。応用回路はたとえば以下のようなソースになります。clock は積分していくサイクル、sw1 がチャタリングのあるスイッチからの入力、r がチャタリング除去後の出力です。

最初の if 文では、カウンタによる積分回路を構成しています。スイッチが離されたら(sw1='0')カウンタの値は即 0 とします。スイッチが押された場合(sw1='1')、カウンタがいっぱいでなければ(c/='11111111111111'、"/=" は"一致していない"の意味)カウントします(c<=c+1)。このカウンタは、スイッチが押されれば、カウンタのビットがすべて 1 になるまでカウントを続け、離されるとすぐにすべて 0 に戻します。スイッチからの信号が不安定な状態では、少しでも 0 がくればカウンタも 0 に戻されますが、十分安定すれば最後までカウントします。32MHz であれば 1 周期は約 31 n s なので、15bit で 32000 回カウントす

れば約1msになります。スイッチが約1ms安定すれば、最後までカウントされることになります。次のif文では、前のカウンタが最後までカウントされたら1、それ以外は0を出力します。スイッチ入力が安定したことを判定することができます。このままでは1msしか対応できないため、チャタリングが除去し切れていないように見える場合はカウンタのビットを追加する必要があります。

5.11 5.11 微分回路

人間や機械からの信号= 遅い信号と高速な内部の回路とのインタフェースをしやすくする回路です。たとえばスイッチを動かす度に LED の点灯、消灯を切り替えたいとします。タイミングチャートは以下のようなものです。スイッチ入力をクロックとして T フリップフロップに入力できれば実現できますが、同期動作ではないためトラブルの原因になりやすく、採用できません。出力の信号を生成しているフリップフロップのクロックが十分遅ければやはり T フリップフロップで対応できそうですが、今回のボードに限らず通常は MHz 級の動作周波数ですのでそのような動作はできません。スイッチ入力の変化点を検出する回路ができれば、T フリップフロップでも望みの動作が可能になります。変化点を検出するため、微分回路と呼ばれる回路を使用します。原理は簡単で、フリップフロップ 2 段を通して 1 クロックずつ遅延した信号の間の特定の差だけを抽出します。実際の回路は以下のようになります。

5.11.1 5.11.1 演習

プロジェクト名 vhdl10

スイッチを押す度に LED の点灯、消灯を切り替える回路を作る。

libraryieee; useieee.stdlogic1164.all; useieee.stdlogicarith.all; useieee.stdlogicunsigned.all; entity vhdll0is port(gclk0: instdlogic; swl: instdlogic; ledl: outstdlogic); end vhdll0; architecture behavioralof vhdll0is signalc: stdlogic vector(14 downto 0); signalr: stdlogic; signaldl: stdlogic; signaldl: stdlogic; signals: stdlogic; signals: stdlogic; signals: stdlogic; signals: stdlogic; signaldl: stdlogic; stdlogic; signaldl: stdlogic; st

chatteringcancel

difference

diff p roc: process(gclk0) begin if(gclk0) event and gclk0='1') then $d1 \le r; d2 \le d1$; end $if; end process; s \le d1$ and (not d2);

Tflip

floptproc: process(gclk0) begin if (gclk0) event and gclk0 = '1') then if (s='1') then $t \le not t$; end if; end if; end process; $led1 \le t$; end behavioral;

diff proc とその直後の s への代入が微分回路になります。

5.12 5.12 1 0 進力ウンタ

5.12.1 5.12.1 課題

プロジェクト名 vhdl11

 $0 \sim 9$ まで、1秒間に1ずつカウントする、10進カウンタを作れ。カウント値は9の次は0に戻る。signal r は1秒に1回、1サイクルだけ H レベルになる信号となる。led1 が点滅する場合は誤りがある。

libraryie ee; useie ee. stdlogic 1164.all; useie ee. stdlogic arith.all; useie ee. stdlogic un signed.all; entity vhdlllis port (gc lk0: in stdlogic; led1: out stdlogic; sledla: out stdlogic; sledlb: out stdlogic; sledla: out stdlogic; sledl

put code below put code above

7 セグメント LED の点灯パターンはコードの通りになる、LED の配置は図のようになっています。 port に Lを出力すると、電位差で電流が流れ LED が点灯します。

5.13 5.13 階層設計

規模が大きくなってくると、すべてのコードを一つの architecture に書ききることが問題になります。そのためコードを機能ブロック毎に分割し呼び出すことができるようになっています。例を以下に示します。

libraryieee; useieee.stdlogic1164.all; useieee.stdlogicarith.all; useieee.stdlogicunsigned.all; entity Y childis port(~PORT DEFINITION(CHILD)~); end Y child; architecture A Y childof Y childis~SIGNAL DEFINITION(CHILD)~begin~EXPRESSIONS(CHILD)~end A Y child;

libraryieee; useieee.stdlogic1164.all; useieee.stdlogicarith.all; useieee.stdlogicunsigned.all; entity X parentis port(~PORT DEFINITION(PARENT)~); end X parent; architecture A X parent of X parentis component Y child port(~PORT DEFINITION(CHILD)~); end component; ~SIGNAL DEFINITION(PARENT)~ begin i Y child: Y child port map(~PORT CONNECTION(CHILD PARENT)~); ~OTHER EXPRESSIONS(PARENT)~ end A X parent;

処理を抜き出した、他から呼び出される側の entity は、通常通り作成します。処理を呼び出す場合は 2 段階の手続きがあります。まず architecture から begin までの間で、component 宣言を行います。ここで、呼び出す entity はすべて宣言します。次に begin の後で、実際に呼び出します。複数個呼び出すこともできますが、その場合は entity 名の前のコロンの前、インスタンス名(ここでは i Y child)はそれぞれ固有のものにします。 1 0 進数カウンタに階層化を適用します。

counter10.vhd

注記

counter10.vhd と ledconv.vhd は、vhdl11b プロジェクトを作成した後、それぞれ vhdl11b.vhd と同様に le \rightarrow new \rightarrow VHDL le で作成します。

libraryieee; useieee.stdlogic1164.all; useieee.stdlogicarith.all; useieee.stdlogicunsigned.all; entity counter10 is port (gc lk0: in stdlogic; sw1: in stdlogic;

5.13. 5.13 階層設計 27

e i n : in s t d l o g i c ; c i n : in s t d l o g i c ;

c out: out stdlogic;

cnt: out stdlogic vector(3 downto 0)); end counter 10; architecture behavioral of counter 10 is s i g n alc: stdlogic vector(3 downto 0); begin cnt proc: process(sw1, gclk0) begin if(sw1 = '1') then $c \le 0.000$; elsif(gclk0' event and gclk0 = '1') then if((ein = '1')) and(cin = '1')) then

put code below put code above

end i f; end i f; end pr o c e s s; c out \leq '1' when (c = "1001") e l s e '0'; cnt \leq c; end beha v i o r a l;

c in は下の桁からの桁上げのリクエストを受け付けるポート、c out は上の桁への桁上げのリクエストを出力するポート。e in は H レベルが入るとカウントを行うポート

ledconv.vhdlibraryieee; useieee.stdlogic1164.all; useieee.stdlogicarith.all; useiee
e.stdlogicunsigned.all; entityledconvisport(cnt:instdlogicvector(3 downto 0); sledxa
: outstdlogic; sledxb: outstdlogic; sledxc: outstdlogic; sledxd: outstdlogic; sledxe: out
stdlogic; sledxf: outstdlogic; sledxg: outstdlogic); end ledconv; architecture behavior
alofledconvissignalsled:stdlogicvector(6 downto0); beginsled<="0010000" when (cnt="1001")else"0010000" when (cnt="0111")else"0010000" when (cnt="0110")else"0010000" when (cnt="0101")else"0011001" when (cnt="0100")else"0110000" when (cnt="0101")else"0110010" when (cnt="0101")else"1111001" when (cnt="0001")else"
0110000" when (cnt="0011")else"0100100" when (cnt="0101")else"1111001" when (cnt="0001")else"1111001" when (cnt="000

プロジェクト名 vhdl11b

vhdl11b.vhd

libraryieee; useieee.stdlogic1164.all; useieee.stdlogicarith.all; useieee.stdlogicunsigned.all; entity vhdl11bis port(gclk0: instdlogic; sw1: instdlogic; sledla: outstdlogic; sledlb: outstdlogic; sledlc: outstdlogic; sledld: outstdlogic; sledla: outstdlogic; sledlb: outstdlogic; sledlg: outstdlogic; sw1: instdlogic;

ein: instdlogic; cin: instdlogic;

cout: out stdlogic;

cnt: out stdlogic vector(3 downto0)); end component; component ledconv port(cnt: in stdlogic vector(3 downto0); sledxa: out stdlogic; sledxb: out stdlogic; sledxc: out stdlogic; sledxd: out stdlogic; sledxd: out stdlogic; sledxd: out stdlogic; sledxg: out stdlogic); end component; signald: stdlogic vector(24 downto0); signalr: stdlogic; signalcinl: stdlogic; sledxd="stdlogic; signalcinl: stdlogic; sledxd="stdlogic; signalcinl: stdlogic; sledxd="stdlogic; sledxd="stdlogic;

この状態で、ソースコードの関係は以下のようになります。counter 10 を呼び出しているときのキーワード"i counter 1" や ledconv に対する"i conv 1" がインスタンス名となります。固有のインスタンス名をつけることで、同じ回路ブロックを複数回呼び出すことができます。ポートの接続はこのコードのように、左辺に呼び出される回路のポート名、=> をはさんで右辺に呼び出し側の port 名または signal 名を書き、カンマで区切ります。カンマは区切りなので最後の接続の後には書きません。

5.14 5.14 状態遷移と、条件分岐 case ~ when ~

例えばカップラーメンを食べようとした場合でも、(誰かが作ってくれる場合を除いて)手順があります。

.カップラーメンの包装をといてふたを開けて小袋をとりだす。必要なものはここで入れる。2. やかんに水を入れてコンロにかけて沸かす。3. 沸騰するのを待つ。4. 沸騰したら火を止めて、お湯をカップに注ぐ。5. 3分(または5分)待つ。6. 必要に応じて小袋の中身をカップに入れる。まぜる。7. 食べてよし。

小袋が入ってなかったり電気ポットでお湯を沸かしたり、湯切りタイプだったりとバリエーションがありますが、オーソドックなものではこのように順番があり、例えば 1、2 は入れ替えたり並列に行ってもいいですが、基本的に手順通りに行います。プログラミングもこういったところに似ていますが、このように手順通りに処理を行いたい場合、ソフトウェアと同様状態遷移の考え方を使います。状態遷移は通常は図で状態間のつながりを描きながら設計をし、ソースコードには人間が考えながら書き込むしかありません(図を描くことでソースコードを出力してくれるツールもあります)、ソースコード上で、各「状態」を数字で表しながらコーディングすることもできますが、各「状態」に名前をつけて管理しやすくすることができます。(C言語の enum と同じような働きです)使い方はたとえば以下のようになります。

type RAMEN i s (MAKE READY CUP, BOILWATER, POURWATER, WAIT MINUTES, READY TO EAT); s i g n a l ramen s tat : RAMEN; begin ramen s tat <= MAKEREADY;

1行目では RAMEN という型を新しく定義しています。この型のとりうる値は"MAKE READY CUP" の 5 種類です。 2 行目では、RAMEN の型の signal 、ramen stat を宣言します。ramen stat には MAKE READY CUP など、定義した名前を代入したり、if 文で比較したりすることができます。ただし勝手に作った型ですので、そのままでは port から出力しても使えませんし、例えば LED の点灯パターンに対しては全く対応がとれないため使えません。あくまで内部で使うのが基本です。このようにしなくても、自分でこれらの状態を管理すれば、たとえば integer の signal ででも管理できます。ただしわかりやすい名前をつけることで、ソースコードが理解しやすくなります。

5.15 5.15 条件分岐 case ~ when ~

注記 case 文は process 文の中でのみ使用できます。状態遷移専用ではありませんが、case 文はよく組み合わされて使われます。基本的な形は以下の通りです。

cas e (CONDITION SIGNAL) i s when (VALUE A) => \sim EXPRESSION A \sim when (VALUE B) => \sim EXPRESSION B \sim when o the r s => \sim EXPRESSION OTHER \sim end cas e ;

ある一つの signal の値毎に処理を分岐させることができます。処理は、次の when まで何行でも書くことができます。

5.15.1 5.15.1 演習

スイッチによって、特定の LED を点灯させる回路を作る。・LED1 が点灯している場合、sw2 を操作することで LED1 が消灯し、LED2 が点灯する。・LED2 が点灯している場合、sw1 を操作することで、LED2 が消灯し、LED1 が点灯する。sw2 を操作した場合は、LED2 が消灯し、LED3 が点灯する。・LED3 が点灯している場合、sw1 を操作することで、LED3 が消灯し、LED2 が点灯する。

sw lter.vhd

libraryieee; useieee.stdlogic 1 1 6 4. all; useieee.stdlogic arith.all; useieee.stdlogic unsigned.all; entity swfilteris port (gclk0: instdlogic; sw: instdlogic; sw out: outstdlogic); end swfilter; architecture behavioral of swfilteris signalc: stdlogic vector (14 downto 0); signalr: stdlogic; signald1: stdlogic; signald2: stdlogic; signals: stdlogic; begin sum proc: process (gclk0) begin if (gclk0 'event and gclk0 = '1') then if (sw = '0') then c <= "0000000000000000000000"; elsif((c/="11111111111111111111")) and (sw = '1')) then c <= c+1; end if; if (c="11111111111111") then r <= '1'; elser <= '0'; end if; end if; end process; diff proc: process (g

 $c \ lk0$) begin i f (gclk0 ' event and $gc \ lk0$ = '1') then $d1 \le r$; $d2 \le d1$; $s \le d1$ and (not d2); end i f; end process; swout $\le s$; end behavioral;

プロジェクト名 vhdl12

vhdl12.vhd

libraryie ee; use ie ee. stdlogic 1 1 6 4. all; use ie ee. stdlogic arith. all; use ie ee. stdlogic unsigned. all; entity vhdl12 is port (gc lk0: in stdlogic; sw1: in stdlogic; sw2: in stdlogic; led1: out stdlogic; led2: out stdlogic; led3: out stdlogic); end vhdl12; architecture behavioral of vhdl12 is component swfilter port (gc lk0: in stdlogic; sw: in stdlogic; sw out: out stdlogic); end component; signalswld: stdlogic; signalsw2d: stdlogic; type LED STAT is (P LED1, P LED2, P LED3); signall stat: LED STAT; signalled: stdlogic vector (3 downtol); begin swl filter: swfilter port map (gc lk0 => gclk0, sw => swl, sw out => swld); sw2 filter: swfilter port map (gc lk0 => gclk0, sw => swl, sw out => swld); sw2 filter: swfilter port map (gc lk0 => filter: swfilter) then caselstatis when P LED1 => if (sw2d = '1') then lstat <= P LED2; end if; led <= "001"; when P LED2 => if (swld = '1') then lstat <= P LED1; elsif (sw2d = '1') then lstat <= P LED3; end if; led <= "100"; when P LED3 => if (swld = '1') then lstat <= P LED2; end if; led <= "100"; when others => lstat <= P LED1; led <= "111"; end case; end if; end process; led1 <= not led (1); led2 <= not led (2); led3 <= not led (3); end behavioral;

case 文とは関係ありませんが、sw lter は sw にスイッチからの信号を接続し、sw out にチャタリング除去後の信号を出力する回路ブロックです。

5.16 5.16 ストップウォッチ

1/100 秒単位のストップウォッチを実装する。表示は4桁の7セグ LED で行い、10進数のカウントで、99.99秒までカウントできること。

5.16.1 5.16.1 課題:最小限の構成

ラップ・スプリット機能の無いストップウォッチを実装する。操作は2つのスイッチで行う。スタート・ストップ押す毎にカウント動作とストップを切り替える。カウント動作中に押してストップした後、再度押した場合、続きからカウント動作を行う。リセット押すとカウントしていた値をクリアする。カウント動作中に押した場合の動作は定義しない(どのように動作してもよい)。99.99 秒の次のカウントは未定義(どのように動作してもよい)。

5.16.1.1 ヒント

vhdl11b の 1 0 進力ウンタ counter10、7 セグ LED への変換を行う ledconv 、vhdl12 のチャタリング除去回路 sw lter が応用できる。今カウント中なのか止まっているのか、判定する signal を作って制御する。

5.16.2 5.16.2 課題:応用

ラップ、またはスプリット、または両方の機能のついたストップウォッチを実装する。操作は2つのスイッチで行う。スタート・ストップ押す毎にカウント動作とストップを切り替える。カウント動作中に押してストップした後、再度押した場合、続きからカウント動作を行う。ラップ/スプリット・リセット押したときの動作状況に合わせて、このスイッチの動作も変化する。カウントがストップしている時に押すとリセット動作として、カウントしていた値をクリアする。カウント動作中に押すとスプリット動作として、表示している値を止める。カウント動作は継続する。スプリット状態で再度押した場合、カウントしている値の表示を再開する。カウント動作中にスイッチを押して表示を止め、ストップボタンでカウントを停止しても表示は維持する。その状態でこのスイッチを押すと、カウントがストップした値を表示する。この状態でもう一度このスイッチを押すと、

カウントはクリアする(リセット)その前にスタートのスイッチを押すと、その値からカウントを再開する。ラップの場合、ボタンを押すと表示している値をとめ、カウントは0から再開する。ラップ機能、スプリット機能を両方実装する場合は、スイッチの一つをモードの切り替えに割り振る。99.99 秒の次のカウントは00.00秒とする。

5.16.2.1 ヒント

現在どの状況にいるのかを保持するシグナルか状態遷移を応用する。

5.16.3 5.16.3 その他課題

タイマーを作成する。表示は、上位2桁が「分」、下位2桁が「秒」とする。第一段階は、決められた時間(たとえば3分など)のカウントダウンを行う。0までカウントダウンが完了したらそこで停止する。リセットするとカウントする時間をリロードする。第二段階は、カウントする時間を2つから選べるようにする(たとえば3分と5分)。最後は、任意の時間を設定できるようにする。

第6章 付録

6.1 6.1 参考情報

VHDL Language Reference Manual 言語の規格

http://ieeexplore.ieee.org/xpl/freeabs all.jsp?reload=true&arnumber=4772740

VHDL によるハードウェア設計入門 CQ 出版/ 長谷川裕恭著

HDL サンプル記述集 CQ 出版

トランジスタ技術 SPECIAL No. 79 初歩の HDL 設計学習帳 CQ 出版

トランジスタ技術 SPECIAL for フレッシャーズ No. 105 ロジック回路設計はじめの

一歩 CQ 出版例題で学ぶ論理回路設計

森北出版/富川武彦著

ディジタルコンピューティングシステム昭晃堂/ 亀山充隆著

Indices and tables

- genindex
- modindex
- search