
# 最終報告 レポート D

1029 32 4054 竹田原俊介 6月6日 設計を担当した、コンポーネント:

 $program\_counter, control, sign\_extension, sign\_ext\_im, alu, SEG\_SEL, szcv\_register, simple$ 

全体の設計図は下の図0です。



# program\_counter

```
module program_counter(clock, rst,j_flag,j_addr,phase, pc_out);
                 input
input
                                     clock;
rst;
2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 6 27 28
                input j_flag;
input[15:0]j_addr;
input [2:0]phase;
                              [15:0] pc_out;
                reg [15:0] pc_out;
reg [2:0] counter;
                always @(posedge clock or negedge rst ) begin
   if(rst==0)begin
   pc_out<=16'b000000000000000;</pre>
        end
else begin
if(phase==3'b100)begin //100 wo 011
if(j_flag==1)begin
pc_out<=j_addr+16'b000000000000001; //j_addr ha PC+ext_d nanode +1 gahituyou
       -000
        Ī
                                pc_out
end
                                                 <= pc_out+16'b0000000000000001;//pc_inwo16'b1nikaeta</pre>
                           end
                      end
29
                end
```

図 1

図1は、program\_counterのコードです。

まず、プログラムカウンタの外部仕様は、入力が clock,rst,j\_flag,j\_addr,phase,pc\_out です。 clock,rst,j\_flag が 1 ビットで、j\_addr,pc\_out は 1 6 ビットです。

プログラムカウンタを出力する役割を担っています。

内部仕様としては、clock は、クロックの役割をしており、rst は押されると、プログラムカウンタを0にするというリセットの役割です。 $j_{\text{flag}}$  は、無条件分岐命令や条件分岐命令が起こる際に、出力するプログラムカウンタの値を $j_{\text{addr}}$  に1を加えたものになるようにする役割です。元のプログラムカウンタに1を加えたり、 $j_{\text{addr}}$  に1を加えてそれをプログラムカウンタとして代入する作業は、phase が4の時に起こるように設定しています。 $pc_{\text{out}}$  は命令フェッチ用の主記憶 inst\_memory  $b_{\text{cont}}$  と  $b_{\text{cont}}$  に $b_{\text{cont$ 

次に性能評価ですが、LUT 数は33で、clock to output times は7.771です。最大動作周波数は、314.66MHzで、クリティカルパスは、pc\_out[4]からpc\_out[15]です。

2sign\_extention

```
1
2    module sign_extension(d, result);
3    input [7:0] d;
4    output [15:0] result;
5    6
7    assign result = { {8{d[7]}}, d };
9    10
11    endmodule
```

図2は sign\_extention のコードです。

この sign\_extention の外部仕様は、入力が d,出力が result です。

dが8ビットで、resultが16ビットです。8ビットのdを拡張する役割を担っています。 ロード命令、即値ロード命令、無条件分岐命令、条件分岐命令の際に、使用されます。 内部仕様としては、resultは、dの最上位ビットを8つ並べたものと、dを結合するように しています。この resultは、mux2と mux8に入力されていきます。

#### 3control

```
Distriction (phase, S,Z,C,V, instruction, aluc_e, ar_e,br_e,dr_e,mdr_e,ir_e, // enablers reg_e, // signal for all non-general registers --> 同期 genr_w, //pc_e, mem_e, mem_w, jump,m2_s,m3_s,m4_s,m5_s, m6_s, m7_s, m8_s,m9_s,out_s,hlt,szcv_s, alu_instruction); input [2:0] phase; input S, Z, C, V; input [15:0] instruction; output reg aluc_e, ar_e,br_e,dr_e,mdr_e,ir_e, reg_e, genr_w, mem_e, mem_w, jump,m2_s,m3_s,m4_s, m5_s, m6_s, m7_s, m8_s,m9_s,out_s,szcv_s; output red hlt; output [5:0] alu_instruction; // ALU制御部へ

wire [1:0] op = instruction[15:14]; wire [2:0] r1 = instruction[13:11]; wire [2:0] r2 = instruction[10:8]; wire [3:0] alu_op = instruction[7:4]; reg [4:0] command; // set the value of alu_instruction depending on the type of instruction // if(op==2'b11) alu_instruction <= { instruction[15:14], instruction[7:4] }; // else alu_instruction <= { instruction[15:10]}; assign alu_instruction <= { instruction[15:10]}; assign alu_instruction = (op==2'b11) ? { instruction[15:14], instruction[7:4] } : { instruction[15:10]};
```

```
aluc_e <= 1;
end
// ar signal
if(command== 5'b00000 || command==5'b00001 || command==5'b00010 || command==5'b00011
|| command==5'b00100 || command==5'b00101 || command==5'b10101 || command==5'b10000
|| command==5'b10001 || command==5'b10011 || command==5'b10100 || command==5'b10101
|| command==5'b10110 || command==5'b10111 || command==5'b00110) begin
ar_e <= 1;
end else begin
       ar_e <= 0;
end
// br signal if(phase==3'b000 || command==5'b01100 || command==5'b01101 || command==5'b01111 || command==5'b10010) begin
br_e <= 0;
end else begin
br_e <= 1;
end
// dr signal if(phase==3'b000 || command==5'b00101 || command==5'b01100 || command==5'b01101 || command==5'b01111 || command==5'b10010) begin
dr_e <= 0;
end else begin
      dr_e <= 1;
end
// mdr signal
if(command==5'b01100 || command==5'b10000) begin
    mdr_e <= 1;
end else begin</pre>
      mdr_e <= 0;
end
// ir signal
if(phase==3'b000 || command==5'b01111) begin
    ir_e <= 0;
end else begin
       ir_e <= 1;
// the clock for all the registers
if(phase==3'b000 || command==5'b01111) begin
reg_e <= 0;
end else begin
      reg_e <= 1;
// memory read if(phase==3'b000 || command==5'b00101 || command==5'b00110 || command==5'b01111) begin
```

```
143
144
145
146
                              // memory read if(phase==3'b000 || command==5'b00101 || command==5'b00110 || command==5'b01111) begin mem_e <= 0; end else begin mem_e <= 1;
147
148
149
150
151
152
153
154
155
                               end
                             // jump signal
if(command==5'b10011 || command==5'b10100 || command==5'b10101 || command==5'b10110 ||
command==5'b10111)begin
    jump < 1;
end else begin</pre>
                                      jump <= 0;
                               end
// mux2 selector
if(command==5'b01000 || command==5'b01001 || command==5'b01010 || command==5'b01011
|| command==5'b10000 || command==5'b10001 || command==5'b10011 || command==5'b10100
|| command==5'b10101 || command==5'b10110 || command==5'b10111) begin
m2_s <= 1;
end else begin
m2_s <= 0;
end</pre>
                               end
                               // mux3 selector if(command==5'b10011 || command==5'b10100 || command==5'b10101 || command==5'b10110 || command==5'b10111) begin
                               m3_s <= 1;
end else begin
m3_s <= 0;
                              end
                              // mux4 selector
if(command==5'b01100 || command==5'b10000) begin
m4_s < = 1;
end else begin
m4_s <= 0;</pre>
                               end
                              182
183
184
185
186
187
188
189
190
191
                               end
                              // mux6 selector
if(command==5'bl0001) begin
    m6_s <= 1;
end else begin
    m6 s <= 0:</pre>
192
193
194
195
```

```
// mux6 selector
if(command==5'b10001) begin
m6_s <= 1;
end else begin
m6_s <= 0;
191
192
193
194
195
196
                                         end
                                        // mux7 selector
if(command=5 b01100) begin
m7_s <= 1;
end else begin
m7_s <= 0;
end
198
199
200
               201
202
203
204
205
                                              mux8 selector
                                        // mux8 selector
if(command==5'b10010) begin
   m8_s <= 1;s
end else begin
   m8_s <= 0;</pre>
206
207
208
209
210
211
212
213
214
215
216
217
218
219
                                         end
                                                mux9 selector
                                        // mux9 selector
if((instruction[3]==1'b1)&&(command==5'b00000||command==5'b00001||command==5'b00010||
command==5'b00011||command==5'b00100||command==5'b00101||command==5'b00110))begin
                                         m9_s<=1;
end else begin
                                                   m9_s <= 0:
                                        // output signal (for 7SEG LED)
if(command==5'b01101) begin // OUT命令
    out_s <= 1;
end else begin
    out_s <= 0;
end
220
221
222
223
224
225
226
227
228
               end
                                         // halt flag
if(command==5'b01111) begin //HALT命令
               hlt <= 1;
end else begin
hlt <= 0;
229
230
231
232
233
234
235
                                   // 汎用レジスタに書き込む
if(phase==3'b101 && (command==5'b00000 || command==5'b00001 || command==5'b00010 || command==5'b00011 || command==5'b01000 || command==5'b01000 || command==5'b01001 || command==5'b01011 || command==5'b01100 || command==5'b01000 || genr_w<=1; end else begin genr_w<=0; end
               ₽
236
237
238
239
240
241
242
243
244
                                   // メモリに書き込む
if(phase==3'b101 && command==5'b10001)begin
mem_w<=1;
end else begin
245
246
247
               ₽
```

図3から図8は、controlのコードです。

まず、control の外部仕様は、入力が phase,S,Z,C,V,instruction で、出力が aluc\_e,ar\_e,br\_e,dr\_e,mdr\_e,ir\_e,genr\_w,mem\_e,mem\_w,jump,m2\_s,m3\_s,m4\_s,m5\_s,m7\_s ,m8\_s,m9\_s,out\_s,hlt,szcv\_s,alu\_instruction です。

phase が 4 ビット、instruction が 1 6 ビットで、alu\_instruction が 6 ビットです。それ以外の信号は 1 ビットです。

内部仕様としては、まず、それぞれの命令を command の数値に割り当てていきます。 そして、その command の値、phase の値を条件として、それぞれの信号を決めていきます。

まず、aluc\_e という alu\_control\_unit を行うかどうかの信号は、フェーズが 0 0 0 つまり、初期 状態 の時 と、input 命令 と、output 命令 と、hlt 命令 と L I 命令の時は、alu\_control\_unit は動かさないようにしています。

ar\_e に読み込むかどうかという信号は、

ADD,SUB,AND,OR,XOR,CMP,MOV,OUT,LD,ST,B,BE,BLT,BLE の命令の時に、1を出力するようにします。

 $br_e$  という br レジスタに読み込むかどうかという信号は、phase が 0 の時、IN,OUT,LI の時は、動かないようにし、それ以外では、動くようにしています。

dr\_e という dr レジスタに読み込むかどうかという信号は、phase が 0 の時、 CMP,IN,HLT,LI の時、動かないようにし、それ以外では、動くようにしています。

 $mdr_e$  という mdr レジスタに読み込むかどうかという信号は、IN,LD の時のみ動くようにしています。

ir\_e という ir レジスタに読み込むかどうかという信号は、phase が 0 の時、HLT の時は、動かないようにしています。

jump というプログラムカウンタに、jump\_addr を採用するかどうかを判別させるための信号は、B,BE,BLT,BLE,BNE という分岐命令の時に1を出力するように設定しています。

 $mux_2$  については、シフト演算、ST,分岐命令の際に、d を拡張した値を、それ以外の時は、汎用レジスタの値を出力するように信号を与えています。

mux\_3 については、分岐命令の時に、PC の値を、それ以外の時は、汎用レジスタの値を 出力するように信号を与えています。

mux\_4 については、IN,LD の時のみ、mdr の値を出力し、それ以外の時は、dr の値を出力 するように信号を与えています。

 $mux_5$  については、phase が 0 の時、CMP,OUT,HLT,LD,ST,条件分岐の時、汎用レジスタ への書き込みアドレスとして、<math>Rs もしくは Ra を出力し、それ以外の時は、書き込みアドレスとして,Rd もしくは Rb を出力するように、信号を与えています。

 $\max_{7}$  については、IN 命令のときは、外部入力を、それ以外の時は、主記憶のデータを出力するように、信号を与えています。

mux\_8 については、LI 命令の時は、拡張した d の値を、それ以外の場合は、mux4 の値を 出力するように信号を与えています。この mux8 の値は、汎用レジスタの書き込みデータ として入力されていきます。

mux\_9 については、もし、シフト計算以外の演算命令の時で、d フィールドの最上位ビットが1の時は、レジスタの内容の代わりに、Rsとdフィールドの残り3ビットを結合したものを ar に出力するための信号を与えています。これは、拡張機能としての即値オペランドの強化のために追加されたマルチプレクサです。

out\_s については、OUT 命令の際に、seven 関数に入った数字を LED に光らせるという信号です。OUT 命令以外の時は、LED を全く光らせないという役割があります。

hlt については、HLT 命令の時は、hlt 信号を出し、CPU を停止させるという役割をします。

genr\_w については、phase が 5 の時かつ、演算命令、LD,LI の際に、汎用レジスタに書き込む許可を与える信号です。

mem\_w については、phase が 5 の時かつ、ST の時、主記憶(data\_memory)に書き込む 許可を与える信号です。

szcv\_s については、演算命令で、phase が5の時、信号を出すもので、この信号が出されると、szcvのフラグが更新されます。

性能評価としては、LUT 数は、52で、RR における遅延時間が 18.145 です。 クリティカルパスは、Zから  $mdr_e$ です。

### **4** sign\_ext\_im

下図 9 が sign\_ext\_im のコードです。

これは Rs と d フィールドの残り 3 ビットを結合したものを 1 6 ビットに拡張し、m 9 に出力するために作られた関数です。

この sign\_ext\_im の外部仕様は、入力は、d,出力は、result で、d が 1 1 ビット、result は、 1 6 ビットです。

内部仕様としては、d の最上位ビットを 1 0 個並べて、その後ろに d[10:8]を並べ、その後に、d[2:0]を並べたものを result に代入するというものです。この d には、Rs と 8 ビットの d フィールドを並べたものが入力されていきます。

```
module sign_ext_im(d,result);
input[10:0]d;
output[15:0]result;

assign result={{10{d[10]}},{d[10:8]},{d[2:0]}};
endmodule
```

```
6alu
```

```
2
                module alu( opcode,d, alu_in_a, alu_in_b, alu_out, S,Z,C,V);
                        input [3:0] opcode;
input [15:0] alu_in_a;
input [15:0] alu_in_b;
input [3:0] d;
  3
  4
5
6
7
8
                         output [15:0] alu_out;
output s;
   9
                         output Z;
10
11
                         output C;
12
                         output V;
13
                        wire [16:0] SUM;
wire [16:0] SUB;
wire [15:0] AND;
wire [15:0] OR;
wire [15:0] XOR;
14
15
16
17
18
19
20
                        wire c;
                         assign c=alu_in_b[15];
21
22
23
24
                        function [15:0]SLR;
  input [15:0] alu_in_b; //a wo b ni kaeta
            25
                                input [3:0] D; // d 4 bit takes values 0 to 16
26
27
28
                                begin
            case(D)
                                              4'b0000:SLR=alu_in_b[15:0];  // a wo b ni kae'
4'b0001:SLR={alu_in_b[14:0], alu_in_b[15:15]};
4'b0010:SLR={alu_in_b[13:0], alu_in_b[15:14]};
4'b0011:SLR={alu_in_b[12:0], alu_in_b[15:13]};
4'b0100:SLR={alu_in_b[11:0], alu_in_b[15:12]};
4'b0101:SLR={alu_in_b[10:0], alu_in_b[15:12]};
4'b0110:SLR={alu_in_b[9:0], alu_in_b[15:11]};
4'b0111:SLR={alu_in_b[9:0], alu_in_b[15:9]};
4'b1000:SLR={alu_in_b[7:0], alu_in_b[15:8]};
4'b1001:SLR={alu_in_b[6:0], alu_in_b[15:7]};
4'b1010:SLR={alu_in_b[6:0], alu_in_b[15:6]};
4'b1011:SLR={alu_in_b[4:0], alu_in_b[15:5]};
4'b1100:SLR={alu_in_b[3:0], alu_in_b[15:3]};
4'b1111:SLR={alu_in_b[1:0], alu_in_b[15:2]};
4'b1111:SLR={alu_in_b[0:0], alu_in_b[15:1]};
dcase
                                                     b0000:SLR=alu_in_b[15:0];
                                                                                                                                // a wo b ni kaeta
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
                                        endcase
45
                                end
46
                         endfunction
47
48
                        function [15:0]SRA;
  input [15:0] alu_in_b;
  input [3:0] D;
49
            50
51
52
                                input c;
53
54
                                begin
            case(D)
            4'b0000:SRA=alu_in_b[15:0];
4'b0001:SRA={c,alu_in_b[15:1]};
4'b0010:SRA={c.c.alu_in_b[15:2]}:
55
56
57
図10
```

```
function [15:0]SRA;
  input [15:0] alu_in_b;
  input [3:0] D;
49
                            50
51
52
53
54
                                                                           input c;
                            ᆸ
                                                                          begin
                                                                                                          se(D)
4'b0000:SRA=alu_in_b[15:0];
4'b0001:SRA={c,alu_in_b[15:1]};
4'b0010:SRA={c,c,alu_in_b[15:2]};
4'b0010:SRA={c,c,c,alu_in_b[15:3]};
4'b0100:SRA={c,c,c,c,alu_in_b[15:4]};
4'b0101:SRA={c,c,c,c,c,alu_in_b[15:5]};
4'b0101:SRA={c,c,c,c,c,alu_in_b[15:5]};
4'b0101:SRA={c,c,c,c,c,c,alu_in_b[15:6]};
4'b0101:SRA={c,c,c,c,c,c,alu_in_b[15:7]};
4'b1000:SRA={c,c,c,c,c,c,c,alu_in_b[15:8]};
4'b1001:SRA={c,c,c,c,c,c,c,c,alu_in_b[15:9]};
4'b1010:SRA={c,c,c,c,c,c,c,c,c,alu_in_b[15:10]};
4'b1011:SRA={c,c,c,c,c,c,c,c,c,c,alu_in_b[15:12]};
4'b1101:SRA={c,c,c,c,c,c,c,c,c,c,c,c,alu_in_b[15:12]};
4'b1101:SRA={c,c,c,c,c,c,c,c,c,c,c,c,c,alu_in_b[15:13]};
4'b1111:SRA={c,c,c,c,c,c,c,c,c,c,c,c,c,c,c,alu_in_b[15:14]};
4'b1111:SRA={c,c,c,c,c,c,c,c,c,c,c,c,c,c,c,c,c,alu_in_b[15:14]};
4'b1111:SRA={c,c,c,c,c,c,c,c,c,c,c,c,c,c,c,c,c,c,alu_in_b[15:14]};
dcase
                             case(D)
55
56
57
58
59
 60
61
62
63
 64
65
66
67
68
69
70
71
72
                                                                                            endcase
                                                                           end
                                                        endfunction
```

図 1 1

```
| wire shift: wire [16:0] alu_intermediate; | wire [16:0] alu_intermediate; | wire [16:0] alu_intermediate; | wire [16:0] alu_intermediate; | wire [16:0] assign ADD=(1-b0, alu_intermediate=(bocom) ? alu_interm
```

図13

図10から図13までがaluのコードです。

前回の中間報告から変更した部分は、図11と図12です。

まず、図11では、SRAのための関数を定義しています。

cには、alu\_in\_bの最上位ビットが入ります。そして、シフトの数と c の数が同じになるように、SRA に代入しています。

次に、図12ですが、変更しているのは、Vの部分です。

オーバーフローが起こるのは、加算と減算の時だけなので、それ以外の部分は、全て0を代入しています。

まず、加算ですが、オーバーフローが起こるのは、正の数と正の数を足した時か、負の数と負の数を足した時のみなので、alu\_in\_a と alu\_in\_b の排他的論理和が 0 になるという条件が必要です。さらに、正の数同士を足して、負の数が出てきた場合と、負の数同士を足して正の数が出た時に、オーバーフローが起こるので、alu\_in\_b の最上位ビットと加算の結果の最上位ビットの排他的論理和が 1 という条件が必要です。よって、このようなコードになります。

次に減算ですが、オーバーフローが起こるのは、正の数から負の数を引いた時か、負の数から正の数を引いた時であるので、alu in a と alu in b の排他的論理和が1になるという

条件が必要です。さらに、正の数から負の数を引いた時、負の数が出たり、負の数から正の数を引いた時、正の数が出た場合に、オーバーフローが起こっているので、引かれる数と減算結果の排他的論理和が1になるという条件が必要です。よって、このようなコードになります。

性能評価としては、LUT 数が 379 で、RR における遅延時間が 20.024 です。 クリティカルパスは d[0]から Z です。

### **6**SEG\_SEL

図14がSEG SELのコードです。

このSEG\_SELの外部仕様は、入力が in で、出力が seg\_sel,seg\_sel\_1,seg\_sel\_2,seg\_sel\_3, seg\_sel\_4,seg\_sel\_5,seg\_sel\_6,seg\_sel\_7 です。In が 3 ビットで、それ以外が 1 ビットです。 in の値によって、出力が変わります。この seg\_sel の信号の番号により、LED の光る場所が決まります。

内部仕様としては、in が 0 の時は、seg\_sel が 1、in が 1 の時は、seg\_sel\_1 が 1、in が 2 の時は、seg\_sel\_2 が 1、in が 3 の時は、seg\_sel\_3 が 1、in が 4 の時は、seg\_sel\_4 が 1、in が 5 の時は、seg\_sel\_5 が 1、in が 6 の時は、seg\_sel\_6 が 1、in が 7 の時は、seg\_sel\_7 が 1 というように、代入しています。

#### **7**szcv\_register

```
module szcv_register(reg_e, reg_write_en, reg_in, reg_out);
 2
          input
                           reg_e;
 3
           input
                            reg_write_en;
 4
5
          input
                     [3:0] reg_in;
          output
                   reg [3:0] reg_out;
 6
7
8
9
          always @(posedge reg_e) begin
             if(reg_write_en) begin
     reg_out <= reg_in;
10
                    end
11
          end
12
      endmodule
```

図15がszcv\_registerのコードです。

この szcv\_register の外部仕様は、入力が reg\_e,reg\_write\_en,reg\_in で出力が reg\_out です。 reg\_e,reg\_write\_en が 1 ビットで、reg\_in,reg\_out が 4 ビットです。

alu の出力である S,Z,C,V を次の S Z C V の更新時まで保持するという役割があります。内部仕様としては、reg\_e が clock の役割をし、もし、reg\_write\_en が 1 の時に、reg\_out に reg\_in を代入します。

## 8 simple

```
4
5
                   input rst;
  6
7
8
9
                  input exec;
                  input[15:0]in;
10
11
                  output[15:0
                                        ]out;
                                         lout2:
                  output
13
14
                  output[31:0]out4;
output[31:0]seg_out;
                  output[31:0]seg_out_2;
                  output seg_sel;
output seg_sel_1;
output seg_sel_2;
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
                  output seg_sel_3;
                  output seg_sel_4;
                  output seg_sel_5;
                  output seg_sel_6;
                  output seg_sel_7;
                 wire aluc_e, ar_e,br_e,dr_e,mdr_e,ir_e,s,z,c,v,jump,
mem_e,mem_w,m2_s,m3_s,m4_s,m5_s,m6_s,m7_s,m8_s,m9_s,out_s,hlt,reg_write,reg_read;
wire [3:0] ALU_Cnt; //alu opcode
wire[5:0] instruction_six;
wire [15:0] ar; //AR content
wire[15:0] br; //BR content
wire[15:0] dr; //DR content
wire[15:0] ir; //mDR content
wire[15:0] jr; //ir content
wire[15:0] pc; //
wire[15:0] pc; //
                                      pc; //
pc_inc; //pc+1
m2;
35
36
37
38
39
40
                  wire[1
wire[1
                  wire
                  wire[1
wire[1
                                       m3;
m4;
41
42
43
44
45
46
47
48
49
50
51
55
56
57
                  wire[15:0]
wire[15:0]
                                       m7;
                                       m8;
                  wire[1
wire[1
                                        m9:
                                       m10:
                                       mem_out1; //meireifech
mem_out2; //roadmeirei P4
                  wire[1
                  wire[1
wire[1
                                        exd:
                  wire[1
                                       exd_im;
                  wire
                                       re0;
                  wire[15:0] re1;
wire[15:0] pc_out;
wire [15:0] address;
wire [15:0] alu_out;
wire[3:0] Flag;
                  wire seg_sel;
                  wire sea sel'1:
```

```
wire seg_sel_2;
wire seg_sel_3;
wire seg_sel_4;
wire seg_sel_5;
wire seg_sel_6;
wire seg_sel_7;
wire rst_n;
wire exec_n;
wire szcv_s;
                                                                                                                                                     ___ | 🔘 🕳 | 🕶 | 200 💻
58

599

600

611

623

634

645

666

676

688

699

70

777

778

777

778

777

778

777

778

800

811

822

833

844

859

999

999

999

999

9100

1011

1021

1031

1042

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

1052

10
                                                               assign rst_n=~rst;
assign exec_n=~exec;
assign instruction_six={{ir[15:14]},{ir[7:4]}};
                                                                reg pc_e;
wire[15:0]out;
                                                               output reg[2:0]phase=3'b000;
reg executing = 0; // 実行中・停止中を表す
reg stop_flag = 0; // if stop_flag == 1, then stop after this instruction
                                                               // 3'b000: 初期状態, 3'b001: Phase 1, 3'b010: Phase 2, ...
always@(posedge clk or negedge rst)begin
if(rst==0)begin
phase <= 3'b000;
executing <=0; // 1 ni sitemita
stop_flag<=0;
end else begin
                                  if (phase == 3'b000||phase==3'b001||phase==3'b010||phase==3'b011||phase==3'b100) begin // if Phase 0
                                   þ
                                                                                                                   if ( (executing==0 && exec==0) || (executing==1 && exec==1) ) begin
    // tamesinikuwaeta
    phase <= phase + 3'b001;
    executing <= 1;
    stop_flag<=1'b0; // kokoni kuwaeta
end else begin</pre>
                                   phase <= 3'b000; //stay in 初期状態 executing<=0;
                                                                                                                    end
                                                                                                   end
                                                                                                 else if(phase == 3'b101)begin // if Phase 5
if(stop_flag==1 ||(executing==1 && exec==0)) begin // ||executing&exec wo kuwaeta
    phase <= 3'b000;
    executing <= 0;
end else begin
    phase <= 3'b001;</pre>
```

```
115
116
117
                           end
end
else begin
118
119
                           phase <= phase + 3'b001; end
120
121
122
123
124
125
126
127
                          if(hlt==1'b1)begin
    stop_flag<=1;
end</pre>
                          //stop_flag<=hlt;
128
129
130
131
132
133
134
135
                            //kokoniarunoha exec tekini mazui
                end
end
                control controls(.phase(phase),.S(Flag[3]),.Z(Flag[2]),.C(Flag[1]),.V(Flag[0]),.instruction(ir),.aluc_e(aluc_e),.ar_e(ar_e),.br_e(br_e),.dr_e(dr_e),.mdr_e(mdr_e),.ir_e(ir_e),.genr_w(genr_w),.mem_e(mem_e)
         136
137
138
                 ,..mem_e(mem_w),.jump(jump) ,.m2_s(m2_s),.m3_s(m3_s),.m4_s(m4_s)
,.m5_s(m5_s),.m7_s(m7_s),.m8_s(m8_s),.m9_s(m9_s),.out_s(out_s),.hlt(hlt),.szcv_s(szcv_s),
alu_instruction(alu_instruction));
139
140
141
142
143
144
                 seven sev(.in(re0),.signal(out_s),.out(seg_out)); //out_s wo 1'b1 ar wo re0
//re0 wo kaeta mem_out1 wo pc_out
145
146
147
148
149
150
151
152
153
154
155
                 seven sev2(.in(m10),.signal(out_s),.out(seg_out_2));
                SEG_SEL(.in(ir[3:1]),.seg_sel(seg_sel),.seg_sel_1(seg_sel_1),.seg_sel_2(seg_sel_2)
,.seg_sel_3(seg_sel_3),.seg_sel_4(seg_sel_4),.seg_sel_5(seg_sel_5),.seg_sel_6(seg_sel_6)
,.seg_sel_7(seg_sel_7));
                 szcv_register(.reg_e(clk),.reg_write_en(szcv_s),.reg_in({S,Z,C,v}),.reg_out(Flag));
                \label{eq:reg_ster_16} $$ reg_e(clk), .reg_write_en(ir_e), .reg_in(mem_out1) //MEI wo mem_out1, .reg_out(ir)); //ir_e wo 1'b1 $$
156
157
158
159
         E
                register_16 AR(.reg_e(clk), .reg_write_en(ar_e), .reg_in(m9)
                 , .reg_out(ar));
160
                register_16 BR(.reg_e(clk), .reg_write_en(br_e), .reg_in(m3)
, .reg_out(br));
         161
162
                register_16 DR(.reg_e(clk), .reg_write_en(dr_e), .reg_in(alu_out)
, .reg_out(dr));
163
164
165
         166
167
         register_16 MDR(.reg_e(clk),.reg_write_en(mdr_e),.reg_in(m7)
168
169
                 ,.reg_out(mdr));
                register_general registerfile(.clk(clk),.rst(rst),
    .rea write en(genr w) //rea e wo genr w nisita
170
171
         ₽
```

```
,.reg_write_dest(m5),.reg_write_data(m8),.reg_read_addr_1(ir[13:11])
,.reg_read_data_1(re0),.reg_read_addr_2(ir[10:8]),.reg_read_data_2
(re1));
alu_control_unit aluconu(.alu_control_unit_e(clk)
,.instruction_six(instruction_six),.ALU_Cnt(ALU_Cnt));
                                alu alu_0( .opcode(ALU_Cnt),.d(ir[3:0]) ,. alu_in_a(ar), .alu_in_b(br), .alu_out(alu_out), .S(S),.Z(Z),.C(C),.V(V));    //ar wo 3 br wo1 ALU_Cnt wo ir[7:4]
                               \label{lem:condition} $$ ram01 inst_memory(.data(16'b0),.wren(1'b0),.address(pc_out),.clock(clk),.q(mem_out1)); $$
                                 //ram01 inst_memory(.data(16'b0),.wren(1'b0),.address(pc_out),.clock(clk),.q(mem_out1));
                                ram02 data_memory(.data(re0),.wren(mem_w),.
address(alu_out),.clock(clk),.q(mem_out2));
                                program_counter pc_0(.clock(clk),.rst(rst),.j_flag(jump)
,.j_addr(dr),.phase(phase),.pc_out(pc_out));
                                sign\_extension \ siex(.d(ir[7:0]),.result(exd)); \ //ir[7:0] \ wo \ 8'b00001111
                                sign\_ext\_im(.d(\{\{ir[13:11]\},\{ir[7:0]\}\}),.result(exd\_im));\\
                                multiplexer_16 m2_0(.mux_s(m2_s),.mux_in_a(re0),.mux_in_b(exd)
,.mux_out(m2));
                                multiplexer_16 m3_0(.mux_s(m3_s),.mux_in_a(re1),.mux_in_b(pc_out)
,.mux_out(m3));
                               \label{eq:multiplexer_16} $$ multiplexer_16 \ m4_0(.mux_s(m4_s),.mux_in_a(dr),.mux_in_b(mdr),.mux_out(m4)); $$
                               multiplexer_16 m5_0(.mux_s(m5_s),.mux_in_a(ir[13:11]),.mux_in_b(ir[10:8]) //MEI wo ir nisita
,.mux_out(m5));
                  ⊟
                 P
                               multiplexer_16 m7_0(.mux_s(m7_s),.mux_in_a(mem_out2),.mux_in_b(in)
,.mux_out(m7));
                                multiplexer_16 m9_0(.mux_s(m9_s),.mux_in_a(m2),.mux_in_b(exd_im),.mux_out(m9));
                                \label{eq:multiplexer_16} \\ \text{multiplexer_16 m10_0(.mux_s(ir[10]),.mux_in_a(16'b0000000000000),.mux_in_b(re1),.mux_out(m10));} \\ \\ \text{multiplexer_16 m10_0(.mux_s(ir[10]),.mux_in_a(16'b0000000000000),.mux_in_b(re1),.mux_out(m10));} \\ \\ \text{multiplexer_16 m10_0(.mux_s(ir[10]),.mux_in_a(16'b00000000000000),.mux_in_b(re1),.mux_out(m10));} \\ \text{multiplexer_16 m10_0(.mux_s(ir[10]),.mux_in_a(16'b00000000000000),.mux_in_b(re1),.mux_out(m10));} \\ \text{multiplexer_16 m10_0(.mux_s(ir[10]),.mux_in_a(16'b00000000000000),.mux_in_b(re1),.mux_out(m10));} \\ \text{multiplexer_16 m10_0(.mux_s(ir[10]),.mux_in_a(16'b00000000000000),.mux_in_b(re1),.mux_out(m10));} \\ \text{multiplexer_16 m10_0(.mux_s(ir[10]),.mux_in_b(re1),.mux_in_b(re1),.mux_out(m10));} \\ \text{multiplexer_16 m10_0(.mux_s(ir[10]),.mux_in_b(re1),.mux_in_b(re1),.mux_out(m10));} \\ \text{multiplexer_16 m10_0(.mux_s(ir[10]),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_in_b(re1),.mux_
                                 assign out=mem_out1;
assign out2=pc_out; //br wo re1
assign out3=Flag[2]:
```

図16から図19が simple のコードです。この simple というのは、全ての部品をつなげるためのコードです。

simple の外部仕様としては、入力が clk,rst,exec,in で、出力は、seg\_out,seg\_out\_2,seg\_sel, seg\_sel\_1,seg\_sel\_2,seg\_sel\_3,seg\_sel\_5,seg\_sel\_6,seg\_sel\_7 です。(out,out2,out3,out4 は、デバック用)

clk,rst,exec は、1ビットで、in は16ビットで、seg\_out,seg\_out\_2は、32ビットです。 seg\_sel,seg\_sel\_1,seg\_sel\_2,seg\_sel\_3,seg\_sel\_4,seg\_sel\_5,seg\_sel\_6,seg\_sel\_7 は1ビットで す。

clk はクロック、rst はリセット、exec は停止起動、in は外部入力の値を表しています。 seg \_out,seg\_out\_2 はLEDへの表示を表します。

always 文の説明をします。まず、リセットボタンが押されると、フェーズカウンタを0にし、executing を0にし、stop\_flag を0にします。この executing は、実行中であることを表しており、stop\_flag は、1になると、cpu は停止します。

リセットが押されていない時を説明します。

初期状態とフェーズ  $1\sim 4$  の時、停止状態で起動ボタンを押した場合と、実行中で停止ボタンを押していない場合は、フェーズカウンタを 1 進めて、executing に 1 を代入し、stop\_flag に 0 を代入します。それ以外の場合は、初期状態にして、executing に 0 を代入します。

フェーズ 5 の場合、 $stop_flag$  が 1 の時と、実行中に停止ボタンが押された時には、初期状態に戻し、executing に 1 を代入します。

それ以外の場合は、フェーズカウンタを1にします。

そして、hlt 信号が1の場合は、stop\_flag を1にします。

以上が always 文の説明です。

always 文の後は、図0の設計図のようにつながるようなコードを書いてあります。

まず、control では、フェーズカウンタと S Z C V 信号と ir の内容を入れることで、それぞれの信号を決めています。

seven sev は、レジスタの中身をLEDに表示させるためのもので、seven sev2 は、拡張機能として、OUTPUT の際に、2 つ目のレジスタも表示できるように追加したものです。

SEG\_SEL は、d フィールドの内容によって、8 つのうち、どこに表示させるかを決めるためのものです。

szcv\_register は、S,Z,C,V を次の演算命令まで保持させる役割があり、この出力の Flag は control に入力されていきます。

alu\_control\_unit は、ir[15:14]と ir[7:4]を結合したものから、alu の演算種類を決めるので、 それを入力しています。

ram 01 inst\_memory には、データを書き込む必要がないので,wren には 0 が data には 0 が入力されています。また、プログラムカウンタの値をアドレスとして入力しています。 ram 02 data\_memory には、データとして,レジスタの中身 re0、アドレスとして、  $alu_out(r[Rb]+sign_ext(d))$ を入力しています。

program\_counterのj\_addrには、alu\_out(PC+sign\_ext(d))を入力しています。

 $\max 10$  についてですが、d フィールドの最下位ビットが 1 の時、 $\nu$  ジスタの中身を seven に入力し、0 の時、0 を seven に入力しています。(図 1 9 では、 $\inf [10]$  となっていますが、正しくは  $\inf [0]$ です。)

性能評価としては、LUT 数が 1154 で、最大周波数が 65.29MHz です。clock to output times が 15.263 です。

#### 9考察および感想

元々のプログラムカウンタでは、フェーズカウンタが5の時に1増やすということができなかったため、フェーズカウンタを入力するようにコードを変更しました。そのようにすることで、フェーズ5のタイミングでプログラムカウンタを更新することができるようになっています。

主記憶では、address に  $pc_out$  と  $mem_w$  の 2 種類があるので、 $inst_memory$  と  $data_memory$  の 2 つを用意しましたが、これは、 $pc_out$  と  $mem_w$  をマルチプレクサで選ぶようにすれば、一つの主記憶で収めることができたと考えられます。

control では、当初、命令ごとに、信号を全て羅列して代入していたのですが、それだと、 ラッチが生まれたので、信号ごとに if 文を書くコードに変更しました。

szcv\_register についてですが、当初はこの部品を作っていなかったのですが、その場合、szcv が alu の演算を行うタイミングであるフェーズ3のタイミングで切り替わってしまい、control における出力の信号がフェーズ3で変わってしまうという問題点が生まれたので、フェーズ1のタイミングかつ演算命令のタイミングのみレジスタの中身を入れ替えるというような部品を作りました。

本実験を通して、コンパイルが上手くいっているとしても、シミュレーションや実機上では、上手くいかないことが多々あるということを学びました。これは、verilog HDL が文法上甘いということが影響していると思います。間違ったことを書いているのに、コンパイルは上手くいくということがよくあったので、そこの間違いをシミュレーションで正すという作業が真新しいものであったので、慣れるまで苦労しました。