

# **YDA142**

**D-3D** 

#### DIGITAL INPUT STEREO 9.5W DIGITAL AUDIO POWER AMPLIFIER

#### ■概要

YDA142(D-3D)は、電源電圧 12V 単一動作の高効率デジタルオーディオパワーアンプ IC です。

YDA142 は、最大出力 9.5W( $R_L$ =8 $\Omega$ )×2ch、または最大出力 19W( $R_L$ =4 $\Omega$ )×1ch のオーディオパワーアンプを 1 チップ で構成することができます。

YDA142 は、パルス出力信号の歪みやノイズ混入を低減してスピーカーを直接駆動する「ピュアパルスダイレクトスピーカードライブ回路」を搭載し、同クラスのデジタルアンプ IC としては、最高水準の低歪率特性と低ノイズ特性を実現しています。フィルターレス対応のため、使用条件によって外付け部品点数を少なく抑えた回路設計が可能です。

YDA142 は、32kHz,44.1kHz,48kHz の前詰め、後詰めの 16bit/18bit デジタルオーディオ信号が入力可能です。 また、32 レベル(アナログ設定),8 レベル(端子設定)のゲイン設定機能を備えています。

YDA142 は、パワーダウン機能、出力ディセーブル機能の他に、スピーカー出力端子の過電流保護機能、IC の高温保護機能、ポップノイズ低減機能、DC 入力検出機能を備えています。

#### ■特徴

•最大出力

9.5 W×2ch ( $V_{DDP}$ =12.0V,  $R_L$ =8  $\Omega$ , THD+N=10%, MONO=L, GAIN[2:0]=H,L,L) 19 W×1ch ( $V_{DDP}$ =12.0V,  $R_L$ =4  $\Omega$ , THD+N=10%, MONO=H, GAIN[2:0]=H,L,L)

•効率

90 % ( $V_{DDP}$ =12.0V,  $R_L$ =8  $\Omega$ , Po=9.5W)

·歪率(THD+N)

 $0.05 \% \text{ (V}_{DDP}=12.0 \text{V, R}_{L}=8 \Omega \text{, Po}=1.0 \text{W, GAIN}[2:0]=H,L,L)$ 

·S/N比

100dB ( $V_{DDP}$ =12.0V,  $R_L$ =8 $\Omega$ , Po=9.5W, GAIN[2:0]=H,L,L)

- ・チャンネル分離比
  - -78dB ( $V_{DDP} = 12.0V$ )
- •動作電源電圧範囲
  - 9.0V~13.5V
- ・3線デジタル信号入力

Fs:32kHz/44.1kHz, 48kHz 切替え, Bits:16bit/18bit 切替え

- •GAIN[2:0],GAINA 端子によるゲイン設定機能
- ・SLEEPN 端子によるパワーダウン機能
- ・MUTEN 端子による出力ディセーブル機能
- ・MONO 端子によるモノラル出力機能
- ・保護機能(過電流保護、高温保護、クロック停止保護、低電圧誤動作防止、DC 入力検出)
- ・ポップノイズ低減機能
- ・デジタル入力/BTL(Bridge-Tied Load)出力
- ・パッケージ

鉛フリー52ピン SSOP(YDA142-EZ)

# ヤマハ株式会社

YDA142 カタログ

CATALOG No.:LSI-3DA142A20

2006.4



# ■端子配置図

			1
VREF _	<b>□</b> 1	52	DVDD DVDD
AVSS 🗆	2	51	REFA
VSSBGR _	3	50	PVDDREG
GAINA 🗌	4	49	PROTN
LINEOUTL _	5	48	SLEEPN
LINEOUTR	□ 6	47	☐ NC
NC 🗆	7	46	☐ NC
PVSSR _	8	45	PVSSL
PVSSR _	∃ 9	44	PVSSL
PVDDR 🗆	<b>_</b> 10	43	PVDDL
OUTPR 🗆	11	42	OUTPL
OUTPR 🗆	12	41	OUTPL
PVSSR _	13	40	PVSSL
PVSSR	14	39	PVSSL
OUTMR 🗆	15	38	OUTML
OUTMR [	<u> </u> 16	37	OUTML
PVDDR _	<u> </u> 17	36	PVDDL
PVSSR _	18	35	□ PVSSL
PVSSR _	່ 19	34	☐ PVSSL
NC 🗆	20	33	BITSEL
MUTEN _	21	32	☐ FSSEL
MONO [	22	31	GAIN2
DVSS	23	30	GAIN1
SDIN	24	29	GAIN0
LRCLK	25	28	MODE1
SCLK	26	27	MODE0
	7 -		
			J

〈52ピン SSOP Top View〉



# ■端子機能


No.	名称	I/O	機能	耐圧
1	VREF	0	アナログリファレンス電圧出力	LV
2	AVSS	GND	アナログ回路用接地端子	_
3	VSSBGR	GND	アナログ回路用接地端子	_
4	GAINA	I	アナログゲイン設定端子	LV
5	LINEOUTL	0	Lch ラインアウト端子	LV
6	LINEOUTR	0	Rch ラインアウト端子	LV
7	NC	_	通常無接続でご使用ください	_
8	PVSSR	GND	接地端子	_
9	PVSSR	GND	接地端子	_
10	PVDDR	電源	12V 電源端子	HV
11	OUTPR	0	Rch プラス側出力端子	HV
12	OUTPR	0	Rch プラス側出力端子	HV
13	PVSSR	GND	接地端子	_
14	PVSSR	GND	接地端子	_
15	OUTMR	0	Rch マイナス側出力端子	HV
16	OUTMR	0	Rch マイナス側出力端子	HV
17	PVDDR	電源	12V 電源端子	HV
18	PVSSR	GND	接地端子	
19	PVSSR	GND	接地端子	_
20	NC	_	通常無接続でご使用ください	_
21	MUTEN	I	出力ディセーブル制御端子	LV
22	MONO	Ī	モノラル制御端子	LV
23	DVSS	GND	デジタル回路用接地端子	
24	SDIN	I	シリアルオーディオデータ信号入力	LV
25	LRCLK	I	シリアル LR クロック信号入力	LV
26	SCLK	I	シリアルビットクロック信号入力	LV
27	MODE0	I	モード設定端子0	LV
28	MODE1	I	モード設定端子1	LV
29	GAIN0	I	ボリューム設定端子0	LV
30	GAIN1	I	ボリューム設定端子1	LV
31	GAIN2	I	ボリューム設定端子2	LV
32	FSSEL	I	サンプリング周波数設定端子	LV
33	BITSEL	I	16bit/18bit 設定端子	LV
34	PVSSL	GND	接地端子	
35	PVSSL	GND	接地端子	_
36	PVDDL	電源	12V 電源端子	HV
37	OUTML	0	Lch マイナス側出力端子	HV
38	OUTML	0	Lch マイナス側出力端子	HV
39	PVSSL	GND	接地端子	——————————————————————————————————————
40	PVSSL	GND	接地端子	
41	OUTPL	0	Lch プラス側出力端子	HV
42	OUTPL	0	Lch プラス側出力端子	HV
43	PVDDL	電源	12V 電源端子	HV
44	PVSSL	<del>电</del> 源 GND	接地端子	
45	PVSSL	GND	接地端子	_
46	NC NC	_	通常無接続でご使用ください	<del>                                     </del>
47	NC	_	通常無接続でご使用ください	
48	SLEEPN	I	パワーダウン制御端子	HV
49	PROTN	O/D	異常警告出力端子	HV
50	PVDDREG	電源	英市言古山刀端子   アナログ回路用 12V 電源端子	HV
51	REFA	<u>电源</u>	57 リファレンス電圧出力端子	LV
52	DVDD	I	5V リファレンス電圧入力端子	LV
02	D 1 D D	1	~ ・ ノ ~ / レ ~ / 、 宅 / エ / ハ / 川 』	

(注)I:入力端子、O:出力端子、O/D:オープンドレイン出力端子

LV:入力電圧範囲が V<sub>REG</sub> 電源電圧範囲の端子、HV:入力電圧範囲が V<sub>DDP</sub> 電源電圧範囲の端子



#### ■ブロック図





#### ■動作機能説明

#### ●シリアルオーディオインタフェース

#### サンプリング周波数(Fs)選択

SCLK,LRCLK,SDIN の 3 端子からオーディオデータを入力します。YDA142 は、32kHz,44.1kHz,48kHz の 3 種類のサンプリング周波数(Fs)に対応しています。ご使用になる信号のFs にあわせて、FSSEL 端子を下記のように設定してください。この時、SCLK 信号周波数は 64Fs としてください。

#### FSSEL 端子設定

FSSEL	サンプリング周波数(Fs)
L	44.1kHz, 48kHz
Н	32kHz

#### ビット数選択

YDA142 は、16bit,18bit の 2 種類のビット幅に対応しています。ご使用になる信号のビット幅にあわせて、BITSEL 端子を下記のように設定してください。

#### BITSEL 端子設定

BITSEL	入力ビット数
L	16 ビット
Н	18 ビット

# フォーマット選択

YDA142 は、後詰め MSB ファースト、前詰め MSB ファースト、前詰め(1bit 遅れ)MSB ファーストの 3 種類のインタフェース フォーマットに対応しています。ご使用になるデジタルオーディオ信号フォーマットにあわせて、MODE[1:0]端子を下記のように設定してください。 それぞれのフォーマットの詳細を、Fig.1 から Fig.3 に示します。

#### MODE[1:0]端子設定

	LC ~	
MODE1	MODE0	入力信号フォーマット
L	L	後詰め MSB ファースト
L	Н	前詰め MSB ファースト
Н	L	前詰め(1bit 遅れ) MSB ファースト
Н	Н	Reserved




Fig.1 後詰め MSB ファーストフォーマット






Fig.2 前詰め MSB ファーストフォーマット




Fig.3 前詰め(1bit 遅れ)MSB ファーストフォーマット



#### ●ゲイン設定機能

GAIN[2:0]端子、GAINA端子によりデジタルアンプ及びLINEOUTL(R)出力のゲインを設定することができます。 ご使用になるゲインにあわせて、GAIN[2:0]端子を下記のように設定してください。

GAIN[2:0]=L,L,L の場合、GAINA 端子電圧によりデジタルアンプ及び LINEOUTL(R)出力のゲインを設定することができます。ご使用になるゲインにあわせて、GAINA 端子の電位を下記のように設定してください。

なお、GAINA 端子を使用しない場合は、GND に固定してご使用ください。

#### GAIN[2:0]端子によるゲイン設定

G, (1.1)	1111 1 1 - 0 1 0	/ I - II / L		
GAIN2	GAIN1	GAIN0	デジタルアンプ	LINEOUTL(R)
			ゲイン	出力ゲイン
L	Ш	L	GAINA 端子優先	GAINA 端子優先
L	L	Н	2dB	−15dB
L	Н	L	8dB	−9dB
L	Н	Н	14dB	−3dB
Н	L	L	20dB	3dB
Н	L	Н	23dB	6dB
Н	Н	L	26dB	9dB
Н	Н	Н	29dB	12dB

#### GAINA 端子によるゲイン設定

GAINA 姉十によるケイン設定							
GAINA 🕏	端子電 <u></u>	王範囲	デジタルアンプ	LINEOUTL(R)			
(REFA 電圧	に対す	る電圧比)	ゲイン	出力ゲイン			
65.6%	~	100.0%	32dB	15dB			
64.0%	~	67.2%	29dB	12dB			
62.4%	~	65.6%	26dB	9dB			
60.8%	~	64.0%	23dB	6dB			
59.2%	~	62.4%	20dB	3dB			
57.6%	~	60.8%	18dB	1dB			
56.0%	~	59.2%	16dB	−1dB			
54.4%	~	57.6%	14dB	−3dB			
52.8%	~	56.0%	12dB	−5dB			
51.2%	~	54.4%	10dB	−7dB			
49.6%	~	52.8%	8dB	−9dB			
48.0%	~	51.2%	6dB	−11dB			
46.4%	~	49.6%	4dB	−13dB			
44.8%	~	48.0%	2dB	−15dB			
43.2%	~	46.4%	0dB	−17dB			
41.6%	~	44.8%	−2dB	−19dB			
40.0%	~	43.2%	−4dB	−21dB			
38.4%	~	41.6%	−6dB	−23dB			
36.8%	~	40.0%	−8dB	−25dB			
35.2%	~	38.4%	−10dB	−27dB			
33.6%	~	36.8%	−12dB	−29dB			
32.0%	~	35.2%	−14dB	−31dB			
30.4%	~	33.6%	−16dB	−33dB			
28.8%	~	32.0%	−18dB	−35dB			
27.2%	~	30.4%	−20dB	−37dB			
25.6%	~	28.8%	−23dB	-40dB			
24.0%	~	27.2%	−26dB	-43dB			
22.4%	~	25.6%	−29dB	-46dB			
20.8%	~	24.0%	−32dB	-49dB			
19.2%	~	22.4%	−36dB	−53dB			
17.6%	~	20.8%	-40dB	−57dB			
0%	~	19.2%	Mute	Mute			
-							

DAC のフルスケールは 1Vrms(2.8Vpp)です。これを 0dB としてゲインを設定します。 例えば、デジタルアンプのゲインを 14dB に設定し、DAC のフルスケール信号を入力した場合、デジタルアンプ出力は 5Vrms(14Vpp)となります。



#### ●アナログ信号出力

SLEEPN 端子が H の時、入力するデジタル信号に対して GAIN[2:0]端子または GAINA 端子で設定されたゲインで、 L チャンネル,R チャンネルのアナログ信号をそれぞれ LINEOUTL 端子,LINEOUTR 端子から出力します。

なお、LINEOUTL 端子,LINEOUTR 端子からは DC 成分が重畳されて出力されますので、DC カットコンデンサで DC 成分をカットしてご使用ください。

#### ●デジタルアンプ出力

SLEEPN 端子が H かつ MUTEN 端子が H の時、入力するデジタル信号に対して GAIN[2:0]端子または GAINA 端子で設定されたゲインで、L チャンネルの信号を OUTPL 端子,OUTML 端子間に出力します。また、R チャンネルの信号を OUTPR 端子,OUTMR 端子間に出力します。それぞれ、OUTPL,OUTPR 端子がプラス端子、OUTML,OUTMR 端子がマイナス端子となります。

#### LC フィルター


YDA142 は、スピーカーが有するインダクタンスのみで無音時のスピーカー損失を十分低減させる変調方式を採用しており、LC フィルターを介することなくスピーカーに接続することができます。LC フィルターを使用しない場合、キャリアクロック 周波数(500kHz)におけるインダクタンスが 20 μ H 以上のスピーカーをご使用ください。

LC フィルターを接続する場合は、以下に示した LC フィルター回路をご使用ください。この時、スピーカーのインピーダンスにあわせて、以下のような定数としてください。この定数を使用することで、カットオフ周波数 50kHz 程度、Q=0.7 程度の低域透過フィルターとすることができます。

LC フィルターを接続して使用する場合に、スピーカーを接続しないで IC を動作させたると、LC 共振により過電流保護機能が働くことがあります。

#### LC フィルター定数

RL	L1	C1
4Ω	10 <i>μ</i> H	1.0 <i>μ</i> F
8Ω	22 μ H	0.47 μ F
16Ω	47 μ H	0.22 μ F



LCフィルタ一回路

#### ●制御機能

### スリープ機能

SLEEPN 端子を L とした場合、YDA142 はスリープモードとなります。

スリープモードでは、5V レギュレータを含め、全ての回路機能を停止し消費電流を最小にします。この時、デジタルアンプの出力段はディセーブルとなり、LINEOUTL 端子,LINEOUTR 端子は不定出力となります。また、PROTN 端子は"High-Z"になります。

#### ミュート機能

MUTEN 端子を L とした場合、YDA142 はミュートモードとなります。

ミュートモードでは、デジタルアンプの出力段はディセーブルとなり、LINEOUTL端子,LINEOUTR端子は通常通りオーディオ信号を出力します。



#### モノラル機能


MONO 端子をHとした場合、YDA142 はモノラルモードとなります。

モノラルモードでは、Lチャンネルの入力信号を出力します。

以下のように、OUTPL 端子と OUTPR 端子をショートし、OUTML 端子と OUTMR 端子をショートすることで、最大  $19W(R_r=4\Omega)\times 1ch$  の出力が可能です。

また LINEOUTL 端子は L チャンネルの入力信号を出力しますが、LINEOUTR 端子は不定出力となります。

モノラルモード、ステレオモードの切り替えは、スリープモードもしくは電源遮断状態で行ってください。



モノラルモード時の出力端子結線

#### ●保護機能

YDA142 は保護機能として、過電流保護機能、高温保護機能、クロック停止保護機能、低電圧誤動作防止機能、DC 入力検出機能を内蔵しています。

#### 過電流保護機能

ーデジタルアンプの出力段の短絡(地絡、天絡、端子間ショート)を検出して、過電流保護モード(PROTN 端子にLを出力すると同時に、デジタルアンプの出力段をディセーブル)にする機能です。

過電流保護モードは、電源を遮断するか、SLEEPN 端子を L とすることで解除できます。また、PROTN 端子と SLEEPN 端子を接続することで、過電流検出後に自動復帰させることができます。

#### 高温保護機能

YDA142 が異常に高温になったことを検出して、高温保護モード(PROTN 端子に L を出力すると同時に、デジタルアンプの出力段をディセーブル)にする機能です。

高温保護モードは、YDA142の温度が十分低下するか、電源を遮断するか、SLEEPN 端子を L とすることで解除できます。 また、PROTN 端子と SLEEPN 端子を接続することで、高温検出後に自動復帰させることができます。

# クロック停止保護機能

クロック停止保護モードは、キャリアクロック周波数を正常値に戻すことで解除できます。

#### 低電圧誤動作防止機能

 $\overline{12V}$  系電源端子(PVDDREG)の電圧が低電圧検出しきい値電圧( $V_{UVPL}$ )以下になる、もしくは 5V 系電源端子(DVDD)の電圧が低電圧検出しきい値電圧( $V_{UVAL}$ )以下になった場合に、低電圧保護モード(PROTN 端子を"High-Z"にすると同時に、デジタルアンプの出力段をディセーブル)にする機能です。

12V 系電源端子電圧が V<sub>UVPL</sub>以下になった場合は、内蔵 5V レギュレータもディセーブルされます。

低電圧保護モードは、各電源端子の電圧が低電圧解除しきい値電圧 $(V_{UVPH},V_{UVAH})$ 以上になった場合、または SLEEPN 端子を L とすることで解除できます。

#### DC 入力検出機能

DC 入力検出電圧レベル( $V_{DCIN}$ )以上のデジタル入力信号が、極性が変わることなく DC 入力検出時間( $T_{DCIN}$ )連続した場合に、DC 入力保護モード(デジタルアンプの出力段をディセーブル)にする機能です。

DC 入力保護モードは、デジタル入力信号が  $V_{DCIN}$  以下になるか、極性が変わるか、SLEEPN 端子を L とすることで解除できます。



#### ●5V レギュレータ機能

SLEEPN 端子が H の時、YDA142 は REFA 端子に 5V(V<sub>REG</sub>)を出力します。 安定化のため、 REFA 端子には  $0.1\,\mu$  F 以上のコンデンサを接続してください。

REFA 端子は基板上で DVDD 端子と接続してください。

また、REFA 端子は DVDD 端子及び YDA142 の入力端子以外には接続しないでください。

#### ●ポップノイズ低減機能

電源起動時、遮断時、スリープの ON/OFF 時、ミュートの ON/OFF 時にポップノイズ低減機能が働きます。

#### ●許容損失

YDA142 の許容損失は、接合温度定格(125℃)と、パッケージ熱抵抗(15.4℃/W:4 層基板使用時)により制限されます。 YDA142 の内部損失及び接合温度は、下記の計算式で求められます。

YDA142 のご使用に際しては、許容損失及び接合温度が絶対最大定格を超えないようにご注意ください。

#### 許容損失の計算式

Ploss = (Pout  $\times$  Rpn / Rl)  $\times$  2 + Idc  $\times$  Vdc


Ploss :内部損失(W)
Pout :出力パワー(W)
Rpn :0.66 (定数)
Rl :負荷抵抗(Ω)

Idc : 0.035(定数/V<sub>DDP</sub>=12V の時)

0.028(定数/V<sub>DDP</sub>=9Vの時)

0.038(定数/V<sub>DDP</sub>=13.5V の時)

Vdc : 電源電圧(V)



YDA142 の最大許容損失

#### 接合温度の計算式

Tj = Ploss  $\times \theta$  ja + Ta

Ploss : 内部損失(W)

母 ja : 15.4(定数/パッケージ熱抵抗(℃/W), 4 層基板使用時)

Ta : 周囲温度(°C)


# ●パッケージ熱抵抗

YDA142 のパッケージ(52SSOP)は、裏面に放熱用の Thermal Pad が搭載されています。この Thermal Pad は基板に半田付けしてご使用ください。

パッケージの熱抵抗は、15.4°C/W(4層基板使用時)です。この熱抵抗は、基板面積 136mm×85mm、1層目,4層目の銅箔基板密度 154%、2 層目 3 層目の銅箔基板密度 200%、無風状態における測定値です。また、Thermal Pad の下側パターンは基板の全ての層とスルーホール( $\phi$ 0.4)で接続されています。



# ■アプリケーション回路例



ID	値	素子
C1	1 μ F/16V	積層セラコン
C2,C3	1 μ F/16V	積層セラコン
C4	0.1 <i>μ</i> F/16V	積層セラコン
C5	1 μ F/25V	積層セラコン
C6,C7,C8,C9	4.7 μ F/25V	積層セラコン
R1	100kΩ, 1/16W	チップ抵抗



#### ■電気的特性

#### ●絶対最大定格 注6)

項目	記号	最小	最大	単位
電源端子(VDDP)電圧範囲 注1,2,3)	$V_{\text{DDP}}$	-0.3	14.0	V
SLEEPN, PROTN 端子電圧範囲	$V_{IN1}$	$V_{SS}$ -0.3	$V_{DDP}$ +0.3	V
制御系端子電圧範囲 注4)	$V_{IN3}$	$V_{SS}$ -0.3	$V_{REG}$ +0.3	V
入出力端子電圧範囲 <sup>注5)</sup>	$V_{IN4}$	$V_{SS}$ -0.3	$V_{REG}$ +0.3	V
許容損失 (Ta=25℃, 4 層基板)	$P_{D25}$		6.4	W
許容損失 (Ta=70℃, 4 層基板)	P <sub>D70</sub>		3.6	W
接合温度	$T_{MAX}$		125	${\mathbb C}$
保存温度	$T_{STG}$	-50	125	$^{\circ}\! \mathbb{C}$

- 注1) VSS は、AVSS,VSSBGR,DVSS,PVSSR,PVSSL の全てを対象としています。全ての VSS 端子を同電位としてください。
- 注2) 電圧は $V_{ss}$ =0Vを基準とした値です。
- 注3) 電源端子(VDDP)は、PVDDREG,PVDDR,PVDDL端子を対象としています。
- 注4) 制御入出力端子は、MUTEN,MONO,GAIN[2:0],MODE[1:0],BITSEL,FSSEL,SCLK,LRCLK,SDIN 端子を対象としています。
- 注5) 入出力端子は VREF, GAINA 端子を対象としています
- 注6) 絶対最大定格とは、信頼性や寿命を保証するため超えてはならない定格値で、瞬時たりとも超えて使用すると、デバイスが 直ちに破壊、もしくは、信頼性を著しく劣化させる恐れがあります。

#### ●推奨動作条件

項目	記号	最小	標準	最大	単位
電源電圧 注7)	$V_{ ext{DDP}}$	9.0	12.0	13.5	V
動作周囲温度	$T_{a}$	-40	25	85	$^{\circ}$
スピーカーインピーダンス(Stereo)	$R_{LS}$	7.5	8		Ω
スピーカーインピーダンス(Mono)	$R_{LM}$	3.75	4		Ω

注7) 電圧は全て $V_{SS}$ =0Vを基準とした値です。




# ●直流特性(特記無き場合 V<sub>ss</sub>=0V, V<sub>DDP</sub>=12V±0.5V, Ta=0°C~85°C)

項目	記号	最小	標準	最大	単位
REFA 出力端子電圧	$V_{\text{REG}}$	4.5	5	5.5	V
DVDD 入力端子電圧	$V_{\text{DVDD}}$	4.5	5	5.5	V
PROTN 端子低レベル出力電圧(I <sub>OL</sub> =1.6mA)	$V_{\text{OLP}}$			0.4	V
SLEEPN 端子高レベル入力電圧	$V_{\text{IH1}}$	2.2			V
SLEEPN 端子低レベル入力電圧	$V_{IL1}$			0.8	V
制御系入力端子高レベル入力電圧	$V_{\mathrm{IH2}}$	2.2			V
制御系入力端子低レベル入力電圧	$V_{\rm IL2}$			0.8	V
PVDDREG 端子 起動しきい値電圧	$V_{UVPH}$		8.0		V
PVDDREG 端子 遮断しきい値電圧	$V_{\text{UVPL}}$		7.6		V
DVDD 端子 起動しきい値電圧	$V_{UVAH}$		3.7		V
DVDD 端子 遮断しきい値電圧	$V_{UVAL}$		3.3		V
DC 入力検出電圧レベル	$V_{ m DCIN}$		18		dBFS
消費電流(スリープモード)	I <sub>SLEEP</sub>		1		μΑ
消費電流(ミュートモード)	I <sub>MUTE</sub>		20		mA
消費電流(無音時、フィルタ無し)	I <sub>DDD</sub>		40		mA

# ●交流特性(特記無き場合 V<sub>ss</sub>=0V, V<sub>DDP</sub>=12V±0.5V, Ta=0°C~85°C)

項目	記号	最小	標準	最大	単位
キャリアクロック周波数(Fs=44.1kHz)	$F_{CK}$		470		kHz
キャリアクロック周波数(Fs=48kHz, 32kHz)	$F_{CK}$		500		kHz
クロック停止検出 SCLK 信号周波数	$F_{UFP}$		400		kHz
DC 入力検出時間	$T_{DCIN}$	1.8	2	3.7	S
SCLK サイクル時間	$T_{CYC}$	250		600	ns
LRCLK セットアップ時間	$T_{LRS}$	60			ns
LRCLK ホールド時間	$T_{LRH}$	25			ns
SDIN セットアップ時間	$T_{SDS}$	60			ns
SDIN ホールド時間	$T_{\text{SDH}}$	25			ns





# ●アナログ特性(特記無き場合 V<sub>SS</sub>=0V, V<sub>DDP</sub>=12V, Ta=25°C, Frequency:1kHz)


項目	条件	記号	最小	標準	最大	単位
最大出力(ステレオ) (THD+N=10%)	$R_L$ =8 $\Omega$	D		9.5		W
最大出力(モノラル) (THD+N=10%)	$R_L$ =4 $\Omega$	Po		19.0		W
電圧利得(GAIN[2:0]=H,L,L)		$A_{V}$		20		dB
全高調波歪率(ステレオ) (BW:20kHz)	$R_L$ =8 $\Omega$ , $P_O$ =5 $W$	THEAT		0.05		%
全高調波歪率(モノラル) (BW:20kHz)	$R_L$ =4 $\Omega$ , $P_O$ =9.5W	THD+N		0.1		%
信号雑音比	$R_L$ =8 $\Omega$ , $P_O$ =9.5W,	CNID		100		dB
(BW:20kHz A-Filter)	GAIN[2:0]=H,L,L	SNR		100		aВ
チャンネル分離比		CS		-78		dB
最大効率	$R_L$ =8 $\Omega$ , $P_O$ =9.5 $W$	η		90		%
出力オフセット電圧		Vo		±20		mV


注1)全てのアナログ特性は、弊社評価環境を使用して得られた値です。使用する部品や、パターンレイアウトによっては、特性が変わる可能性があります。また、出力負荷として  $8\Omega$ 抵抗と  $30\,\mu$  H のコイルを直列に接続して測定しています。





# ■代表的な特性例


●デジタルアンプ諸特性 (特記無き場合 V<sub>DDP</sub>=12V, Ta=25°C、R<sub>L</sub>=8Ω+30  $\mu$  H, Frequency=1kHz)























# ■パッケージ外形図

# C-PK52EP-1



モールドコーナー形状は、この図面と若干異なるタイプもあります。 カッコ内の寸法値は参考値です。 モールド外形寸法はバリを含みません。

単位: mm

The shape of the molded corner may slightly differ from the shape in this diagram.

The figure in the parentheses () should be used as a reference.

Plastic body dimensions do not include resin burr.

UNIT: mm

注) 表面実装LSIは、保管条件、及び半田付けについての特別な配慮が必要です。 詳しくはヤマハ代理店までお問い合わせください。

Note: The storage and soldering of LSIs for surface mounting need special consideration. For detailed information, please contact your local Yamaha agent.

**YDA142** 



MEMO



#### 重要なお知らせ

- 1. 本製品は、用途によっては外国為替及び外国貿易管理法に定める貨物または技術(役務) に該当する場合があります。該当する貨物または技術を輸出する場合は同法に基づく日本 政府の輸出許可が必要です。詳しくは弊社営業所へお問い合わせください。
- 2. 本製品及び本文書は、何らの通知なしに変更される場合があります。本製品をご使用になる前に、最新のカタログ、マニュアルなどを弊社代理店よりお取り寄せください。
- 3. 本製品は、直接に生命にかかわる装置、原子力施設、航空機、交通機器、各種安全装置など製品の故障が直接に人の死亡、傷害、または重大な物理的もしくは環境上の損害を引き起こすようなシステム機器または装置に使用するために設計されたものではありません。本製品をこの様なシステム機器または装置に使用されることによる危険および損害は製品を使用されるお客様にご負担いただきます。
- 4. お客様が製品を誤った、または不適当な方法で使用または操作された結果の損害につきましては弊社は一切責任を負いません。
- 5. 本製品を他の製品と組み合わせてまたは他の装置に使用されることが、第三者または弊社の特許権、著作権またはその他の知的財産権の実施に該当するとしても、弊社はそれらに関して何らのライセンスも(明示であれ黙示であれ)許諾されていることを保証するものではありません。弊社は、製品のかかる使用によって生じた第三者の権利に対する侵害について、一切責任を負いません。
- 6. 本文章に記載されている使用例は、単に本製品の機能を説明したものにすぎません。弊社は、本文書に記載されている例に基づいた使用により生ずるかもしれない一切の知的財産権に関するクレームまたはその他のクレームに対して、何らの責任も負いません。
- 7. 弊社は品質・信頼性の向上に努めておりますが、弊社製品のご使用に際しては半導体製品について通常予想される故障発生率、故障モードをご考慮の上、本製品の動作が原因でご使用の機器が人命にかかわる事故、発煙・発火事故、その他の拡大損害を引き起こさないように、保護回路・誤動作防止回路等の安全設計、冗長設計・機構設計等の安全対策を講じていただきますようお願い致します。
- 8. 本文書に記載された応用回路例及びその定数や計算式並びにプログラム及び制御手順等の情報は、本製品の標準的な動作や使い方を説明するためのものです。従いまして、本製品を使用される場合には外部諸条件を考慮のうえ、システム全体で十分に評価し、お客様の責任において適応可否の判断をお願い致します。これらの使用に起因しお客様または第三者に損害が生じた場合、弊社は一切その責任を負いません。

|ご注意||本製品の仕様につきましては、改良の為予告なく変更される場合があります。

_					_
	 	代	理	店	

# ヤマハ株式会社

#### 半導体事業部

■ 営 業 部 〒438-0192 静岡県磐田市松之木島203

TEL <0539> 62-4918(代)

FAX <0539> 62-5054

■ 東京営業所 〒108-8568 東京都港区高輪2-17-11

■ 大阪営業所 〒542-0081

TEL <03> 5488-5431

大阪府大阪市中央区南船場3-12-12

FAX <03> 5488-5088

心斎橋プラザビル本館

TEL <06> 6252-6221 FAX <06> 6252-6229