
## Circuitos Lógicos

**DIM 0128** 



#### Aula 14

#### **Circuitos Combinacionais**

Implementação de Multiplicador e Comparador

Edgard de Faria Corrêa

2022.1

# Objetivos da Aula


#### Multiplicador:

- Multiplicação binária.
- Multiplicação de N bits.

#### Comparador:


- Comparador de igualdade.
- Comparador com 3 saídas (igualdade e desigualdades).
- Exercícios

# Multiplicador




#### Multiplicação Binária

Multiplicação entre 2 números binários:



UFRN/CCET/DIMAp




MATERIAL TEMPORÁRIO

[[[ NÃO REVISADO ]]]

## Multiplicação de N bits


Multiplicação entre 2 números binários de n bits resulta em um número de n+n bits:

		x		a3 b3	a2 b2	a1 b1	a0 b0
				b0.a3	b0.a2	b0.a1	b0.a0
			b1.a3	b1.a2	b1.a1	b1.a0	
		b2.a3	b2.a2	b2.a1	b2.a0		
+	b3.a3	b3.a2	b3.a1	b3.a0			
р7	p6	р5	p4	р3	p2	<b>p1</b>	р0



### Multiplicação de N bits


Multiplicação entre 2 números binários de n bits resulta em um número de n+n bits:




### Multiplicação de N bits

Multiplicação entre 2 números binários de 4 bits, utilizando o pacote ARITH da biblioteca IEEE:

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std logic ARITH.all;
USE ieee.std logic UNSIGNED.all;
ENTITY Multiplicador IS
PORT ( A, B : IN STD_LOGIC_VECTOR (3 downto 0);
        P: OUT STD LOGIC VECTOR (7 downto 0));
END;
ARCHITECTURE m OF Multiplicador IS
BEGIN
  P <= A * B;
END m;
```



# Comparador



- Compara se duas palavras binárias são iguais.
  - Comparador de duas palavras binárias de 1 bit:


A	В	C: A=B	
0	0	1	
0	1	0	
1	0	0	
1	1	1	

$$C = \overline{A} \cdot \overline{B} + A \cdot B = \overline{A \oplus B}$$



- Compara se duas palavras binárias são iguais.
  - Comparador de duas palavras binárias de <u>1 bit</u>:

```
LIBRARY ieee:
USE ieee.std logic 1164.all;
ENTITY Comp_1bit IS
PORT ( A, B : IN STD_LOGIC;
       C: OUT STD LOGIC );
END:
ARCHITECTURE comp OF Comp_1bit IS
BEGIN
  C \leq A XNOR B;
END comp;
```



- Comparador de duas palavras binárias de N bits:
  - Comparação bit-a-bit das palavras binárias: n
    - $A_0$  com  $B_0$ ,  $A_1$  com  $B_1$ , e assim por diante.

Depois, os resultados passam por uma porta AND para saber se TODAS as comparações tiveram on resultado '1', ou seja se todos os bits eram iguais.

Comparador de duas palavras binárias de **4 bits**:

```
ENTITY Comp_4bits IS
PORT (A, B: IN STD LOGIC VECTOR(3 DOWNTO 0);
       C: OUT STD LOGIC);
END;
ARCHITECTURE c4 OF Comp 4bits IS
COMPONENT Comp 1bit
PORT ( A, B: IN STD LOGIC;
      C: OUT STD LOGIC );
END COMPONENT;
```

**SIGNAL** cp0, cp1, cp2, cp3: STD LOGIC;

#### **BEGIN**

```
i0: Comp 1bit PORT MAP (a(0), b(0), cp0);
i1: Comp_1bit PORT MAP (a(1), b(1), cp1);
i2: Comp 1bit PORT MAP (a(2), b(2), cp2);
i3: Comp_1bit PORT MAP (a(3), b(3), cp3);
C <= cp0 AND cp1 AND cp2 AND cp3;
END c4;
```

**LIBRARY** ieee:

**USE** ieee.std logic 1164.all;

### Comparador com 3 saídas

- Compara se duas palavras binárias são iguais.
- Se forem diferentes, indica qual é a maior.

A	В	X: A = B	Y: A > B	Z: A < B
0	0	1	0	0
0	1	0	0	1
1	0	0	1	0
1	1	1	0	0

$$X = \overline{A} \cdot \overline{B} + A \cdot B = \overline{A \oplus B}$$

$$Y = A . \overline{B}$$


$$Z = \overline{A} \cdot B$$




### Comparador com 3 saídas

- Compara se duas palavras binárias são iguais.
- Se forem diferentes, indica qual é a maior.

```
LIBRARY ieee:
USE ieee.std logic 1164.all;
ENTITY Comp_3saidas IS
PORT ( A, B : IN STD LOGIC;
       X, Y, Z: OUT STD LOGIC );
END:
ARCHITECTURE comp OF Comp 3saidas IS
BEGIN
   X \le A XNOR B;
   Y \le A AND (NOT B);
   Z \ll (NOT A) AND B;
END comp;
```




# Exercícios



#### Exercício 1

Implemente em VHDL o comparador de 5 bits com 3 saídas (X, Y, Z) da figura abaixo:



#### DICA:

- Crie uma entidade num projeto que realize operação de um bloco comparador, como na figura ao lado.
- Use componentes com esta entidade no comparador de 5 bits.

16

O (A=B)

O\_(A>B)

O (A<B)

I (A=B)

I (A>B)

I\_(A<B)

#### Exercício 2

- Projete um circuito que determina o maior de 3 números de 8 bits.
  - Podem ser utilizados:
    - os operadores >, <, =
    - as estruturas de condição do VHDL.
  - Na simulação, garanta que qualquer possível situação seja testada:
    - 1 dos 3 números é o maior;
    - MATERIAL TEMPORÁRIO [[[ NÃO REVISADO ]]] 2 números são iguais e são os de maior valor;
    - Todos tem o mesmo valor.

# Referências Bibliográficas

#### Livros:

- 1. Frank Vahid. Sistemas digitais: projeto, otimização e HDLS. Artmed Bookman, 2008.
- Volnei Pedroni. Eletrônica Digital Moderna e VHDL. Campus, 2010.
- 3. L.Mesquita; E.Pinheiro; C.Costa. Elementos de Lógica Programável com VHDL e DSP: Teoria & Prática. ERICA, 2011.
- 4. R. Tocci, N. S. Widmer. Sistemas Digitais Princípios e Aplicações. 10 ed. Pearson, 2007.

#### Apostilas:

- 2. Ronaldo Hüsemann. **Apostila de VHDL**. UFRGS 2001, SADO 111
  3. Hardi Electronics. **VHDL handbook**. 2000.