

Arithmetic Logic Unit - Proiect

Structura Sistemelor de Calcul

Autor: Dîrnu Talida

Grupa: 30236

Profesor îndrumător: Șl. Dr. Ing. Florin Lișman

FACULTATEA DE AUTOMATICA SI CALCULATOARE

CTI

2 Decembrie 2023

Cuprins

1	Descrierea proiectului	2
2	Introducere. Descrierea implementării operațiilor	2
	2.1 ADUNAREA	2
	2.2 SCĂDEREA	3
	2.3 ÎNMULȚIREA	3
	2.4 ÎMPĂRȚIREA	4
3	Schema circuitului	6
4	Manual de utilizare	6
5	Rezultate experimentale	7
6	Bibliografie	8
7	Anexe	
	7.1 ANEXA 1 - Carry LookAhead Adder	8
	7.2 ANEXA 2 - Booth Multiplier	
	7.3 ANEXA 3 - Restoring Division	0

1 Descrierea proiectului

ALU este o componentă cheie a unei unități centrale de prelucrare (CPU) dintr-un computer. Este un bloc de circuit logic digital care efectuează operațiile aritmetice și logice asupra datelor.




Figure 3-19. Eight 1-bit ALU slices connected to make an 8-bit ALU. The enables and invert signals are not shown for simplicity.

Ca și funcționalități ale acestui proiect, am ales să implementez operații pe numere pe 8 biți, primul bit fiind bitul de semn. Am implementat operațiile logice AND OR, XOR și NOT pe biți, iar ca operații aritmetice adunare, scădere, înmulțire și împărțire. Se va putea realiza selecția operației dorite folosind resursele plăcii, iar rezultatul operației va fi afișat în hexazecimal pe afișorul SSD.

2 Introducere. Descrierea implementării operațiilor

Având de implementat funcționalitățile prezentate anterior, am folosit ca și resurse în mare parte materialele de laborator și cele de curs, furnizate de profesul coordonator, astfel că am selectat pentru fiecare operație implementată câte o metodă, după preferințe. În urma implementării, unele secțiuni au fost modificate în funcție de rezultatele experimentale.

2.1 ADUNAREA

Pentru adunare am utilizat un sumator pe 8 biți cu anticiparea transportului - Carry LookAhead Adder, circuit care crește viteza operației de adunare prin reducerea timpului neesar pentru generarea semnalelor de transport. În cazul acestui sumator, intrarea de transport necesară pentru un etaj este generată în mod direct, utilizând semnale de la toate etajele precedente, în loc de a se aștepta propagarea lentă a transporturilor de la un etaj la altul.




Figura 1: Schema bloc a sumatorului cu anticipare de transport pe 8 biți

Generatorul de transport anticipat convertește cele 8 seturi de semnale p, g în intrările de transport necesare pentru cele 8 sumatoare. Fiecare sumator de 1 bit produce și bitul corespunzător al sumei, în același mod ca și un sumator elementar. Ecuații:

- T(i+1) = x(i) * y(i) + (x(i) + y(i)) * T(i)
- g = generarea transportului: g(i) = x(i) * y(i)
- p = propagarea intrării de transport la ieșirea de transport: p(i) = x(i) + y(i)

Componentele necesare identificate:

- 8 module de adunare pe un singur bit(SE): acestea efectuează adunarea a doi biți, producând suma și un transport. Fiecare modul poate aduna un bit din cei 8 biți ai unui număr
- Un circuit generator de anticipare a transportului: un circuit special care evaluează transportul dintre biți în timpul adunării și decide cum să propage acest transport la biții următori
- Registre de stocare: pentru a păstra rezultatul sumei și transportul pe măsură ce adunările sunt efectuate în serie, se utilizează registre pentru a stoca și actualiza aceste valori.

Pentru operația de adunare, în entitatea principală (ALU) a fost tratat cazul de overflow. Overflow la adunare are loc atunci când avem de a face cu următoarele cazuri, care indică un rezultat incorect matematic: pozitiv + pozitiv = negativ sau negativ + negativ = pozitiv. La nivel de cod, acest lucru se întâmplă atunci când biții 7 ai operanzilor sunt identici, dar bitul 7 al rezultatului este diferit.

2.2 SCĂDEREA

Scăderea se efectuează implicit tot prin sumatorul descris mai sus. Se folosește aceeași logică, dar în loc de al doilea operand normal, se va folosi complementul său față de 2 (C2 = not(B) + 1).

Similar cu operația de adunare, avem cazul de overflow și la scădere, în următoarele cazuri: pozitiv - negativ = negativ și negativ - pozitiv = pozitiv, adică biții 7 ai operanzilor diferă, iar bitul 7 al rezultatului diferă de bitul 7 al primului operand.

2.3 ÎNMULȚIREA

Pentru înmulțire, din metodele prezentate în cadrul laboratorului, am ales să folosesc metoda Booth.

În fiecare pas al operației de înmulțire prin metoda Booth, se testează doi biți alăturați ai înmulțitorului, Yi (bitul curent) și Yi-1 (bitul testat în pasul precedent, numit și bit de referință). Bitul de referință pentru bitul cel mai puțin semnificativ al înmulțitorului este Y-1 = 0. Testarea se efectuează începând cu bitul cel mai puțin semnificativ al înmulțitorului. În funcție de valoarea biților testați YiYi-1, se realizează operațiile indicate:

- 00 deplasare produs partial la dreapta
- 01 adunare deînmulțit, deplasare produs parțial la dreapta
- 10 scădere deînmulțit, deplasare produs parțial la dreapta
- 11 deplasare produs partial la dreapta




Figura 2: Metoda Booth - Organigramă

2.4 ÎMPĂRȚIREA

Pentru împărțire, am ales metoda de împărțire cu refacerea restului parțial.

Fiecare etapă a operației de împărțire începe cu o deplasare a restului parțial la stânga cu o poziție. Se efectuează apoi scăderea împărțitorului din restul parțial, obținându-se noul rest parțial. Dacă se obține un număr pozitiv, cifra corespunzătoare a câtului este 1. Dacă se obține un număr negativ, cifra corespunzătoare a câtului este 0, împărțitorul fiind adunat la restul parțial pentru a-l reface.

Pentru obținerea unui cât cu n cifre de mărime, aceste operații se repetă de n ori. Procesul de împărțire se poate opri dacă restul parțial devine 0.




Figura 3: Împărțire cu refacerea restului parțial - Organigramă


În fiecare etapă a operației, se deplasează registrele A și Q la stânga cu o poziție (shl(A), shl(Q)), iar apoi se realizează o scădere a împărțitorului (registrul B) din restul parțial (registrul

A). Dacă rezultă un număr pozitiv în acumulator (An = 0), cifra câtului este 1, care se introduce în poziția Q0 a registrului Q. Dacă rezultatul este un număr negativ în acumulator (An = 1), cifra câtului care se introduce în poziția Q0 este 0. Deci, valoarea câtului care se obține în această etapă este: Q0 = not(An).

Componentele necesare identificate:

- 2 registre A și Q: în aceste registre se încarcă deîmpărțitul X, partea mai semnificativă fiind încărcată în registrul A
- Un registru B: aici vom încărca împărțitorul Y
- Un numărător C: se initializează cu numărul cifrelor de mărime ale împărtitorului
- Un circuit de deplasare(Shifter): pentru deplasarea la stânga în fiecare etapă a registrelor A și Q
- O unitate de adunare/scădere(Adder): pentru efectuarea scăderii împărțitorului din restul parțial

Deoarece metoda de împărțire utilizată este pentru numere fără semn, s-a efectuat împărțirea pentru reprezentarea în C2 în cazul numerelor negative, apoi câtul și restul au fost transformate după caz, conform unor reguli matematice simple: dacă doar unul dintre operanzi este negativ, câtul va fi luat în reprezentarea C2. Restul va avea semnul deîmpărțitului, astfel ca vom lua reprezentarea C2 în cazul în care bitul 7 al deîmpărțitului este 1.



3 Schema circuitului




Figura 4: Schemă ALU simplificată

Entitatea ALU va avea ca și intrări două numere pe 8 biți (in1 și in2). Deoarece înmulțirea de numere binare a n biți are ca rezultat un produs cu o lungime de până la 2*n biți, rezultatul ALU (OUTPUT) va fi un număr binar reprezentat pe 16 biți (se vor insera biți de 0 sau 1 la început acolo unde este cazul - bitul de semn).

Pentru afișarea rezultatului, folosim afișorul Seven Segment Display asociat Basys3. Interfața folosește 7 leduri asociate fiecărei cifre; fiecare cifră este activată de un semnal de anod. Toate semnalele interfeței SSD (cele 7 semnale comune de catod și 4 semnale distincte de anod) sunt active pe 0. Semnalele de catod controlează ledurile care se aprind pe acele cifre care au semnalul de anod activ.




Figura 5: SSD

4 Manual de utilizare

Selecția operației va fi făcută de pe 3 switch-uri ale Basys3 (sw(2:0)) astfel:

- 000 rezultatul operației logice INV (not) pe biți pentru primul operand
- 001 rezultatul operației logice OR pe biți între cei doi operanzi
- 010 rezultatul operației logice XOR pe biți între cei doi operanzi

- 011 rezultatul operației logice AND pe biți între cei doi operanzi parțial
- 100 rezultatul sumei dintre cei doi operanzi, cu inserarea bitului de semn pe primele 8 poziții
- 101 rezultatul diferenței dintre cei doi operanzi, cu inserarea bitului de semn pe primele 8 poziții
- 110 rezultatul înmulțirii celor doua numere (registrele A și Q concatenate)
- 111 rezultatul împărțirii celor două numere (registrele quotient și remainder concatenate, transformate în funcție de semnele celor doi operanzi)

În entitatea ALU au fost definite 6 seturi de numere pentru testare; putem selecta pentru verificare unul din acestea prin 3 switch-uri (sw(15:13)).

Ledurile 15, respectiv 0 se vor aprinde în cazul în care flagul de overflow va fi activ în urma operației de adunare, respectiv scădere, marcând faptul că operația nu se poate efectua fără pierderi pe 8 biți și rezultatul nu va fi unul corect matematic.

5 Rezultate experimentale




Figura 6: Adunare/Scădere - rezultatele simulării




Figura 7: Înmulțire prin metoda Booth - rezultatele simulării




Figura 8: Împărțire cu refacerea restului parțial - rezultatele simulării

6 Bibliografie

- 1. "Structured Computer Organization". Andrew S. Tanenbaum, p. 166 167.
- 2. "DE LA BIT LA PROCESOR. Introducere in Arhitectura Calculatoarelor", F. Oniga, p. 34-36
- 3. Notite de curs, Structure Sistemelor de Calcul, G. Sebestyen, cursul 3
- 4. Notite de curs, Structura Sistemelor de Calcul, F. Lisman
- 5. "Arhitectura Calculatoarelor", Baruch Zoltan Francisc, capitolul 6

7 Anexe

component PartialFullAdder

7.1 ANEXA 1 - Carry LookAhead Adder

```
-- Company:
   -- Engineer:
   -- Create Date: 23.11.2023 23:28:08
   -- Design Name:
   -- Module Name: CarryLookAheadAdder - Behavioral
   -- Project Name:
   -- Target Devices:
   -- Tool Versions:
   -- Description:
   -- Dependencies:
   -- Revision:
15
   -- Revision 0.01 - File Created
   -- Additional Comments:
19
20
21
   library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
23
24
   entity CarryLookAheadAdder is
25
   Port ( A : in STD_LOGIC_VECTOR (7 downto 0);
26
          B : in STD_LOGIC_VECTOR (7 downto 0);
27
          Cin : in STD_LOGIC;
28
          S : out STD_LOGIC_VECTOR (7 downto 0);
29
          Cout : out STD_LOGIC
   );
   end CarryLookAheadAdder;
32
33
   architecture Behavioral of CarryLookAheadAdder is
34
35
```

```
Port ( input1 : in STD_LOGIC;
37
             input2 : in STD_LOGIC;
38
             Cin : in STD_LOGIC;
39
             Sum : out STD_LOGIC;
40
             P : out STD_LOGIC;
             G : out STD_LOGIC);
    end component;
43
44
    signal C: STD_LOGIC_VECTOR(7 downto 1);
45
    signal P, G: STD_LOGIC_VECTOR(7 downto 0);
46
47
   begin
48
49
        PFAO: PartialFullAdder port map(A(0), B(0), Cin, S(0), P(0), G(0));
        PFA1: PartialFullAdder port map(A(1), B(1), C(1), S(1), P(1), G(1));
51
        PFA2: PartialFullAdder port map(A(2), B(2), C(2), S(2), P(2), G(2));
52
        PFA3: PartialFullAdder port map(A(3), B(3), C(3), S(3), P(3), G(3));
53
        PFA4: PartialFullAdder port map(A(4), B(4), C(4), S(4), P(4), G(4));
        PFA5: PartialFullAdder port map(A(5), B(5), C(5), S(5), P(5), G(5));
55
        PFA6: PartialFullAdder port map(A(6), B(6), C(6), S(6), P(6), G(6));
56
        PFA7: PartialFullAdder port map(A(7), B(7), C(7), S(7), P(7), G(7));
57
        C(1) \leftarrow G(0) OR
             (P(0) AND Cin);
        C(2) \leftarrow G(1) OR
60
             (P(1) AND G(0)) OR
61
             (P(1) \text{ AND } P(0) \text{ AND Cin});
62
        C(3) \le G(2) OR
63
             (P(2) AND G(1)) OR
64
             (P(2) AND P(1) AND G(0)) OR
65
             (P(2) AND P(1) AND P(0) AND Cin);
66
        C(4) \le G(3) OR
68
             (P(3) AND G(2)) OR
69
             (P(3) AND P(2) AND G(1)) OR
70
             (P(3) AND P(2) AND P(1) AND G(0)) OR
71
             (P(3) AND P(2) AND P(1) AND P(0) AND Cin);
72
73
        C(5) \le G(4) OR
74
             (P(4) AND G(3)) OR
75
             (P(4) AND P(3) AND G(2)) OR
76
             (P(4) \text{ AND } P(3) \text{ AND } P(2) \text{ AND } G(1)) \text{ OR}
77
             (P(4) \text{ AND } P(3) \text{ AND } P(2) \text{ AND } P(1) \text{ AND } G(0)) \text{ OR}
78
             (P(4) \text{ AND } P(3) \text{ AND } P(2) \text{ AND } P(1) \text{ AND } P(0) \text{ AND } Cin);
79
80
        C(6) <= G(5) OR
81
             (P(5) AND G(4)) OR
82
             (P(5) AND P(4) AND G(3)) OR
             (P(5) \text{ AND } P(4) \text{ AND } P(3) \text{ AND } G(2)) \text{ OR}
```

```
(P(5) AND P(4) AND P(3) AND P(2) AND P(1) AND G(0)) OR
86
             (P(5) AND P(4) AND P(3) AND P(2) AND P(1) AND P(0) AND Cin);
87
        C(7) <= G(6) OR
             (P(6) AND G(5)) OR
             (P(6) \text{ AND } P(5) \text{ AND } G(4)) \text{ OR}
             (P(6) AND P(5) AND P(4) AND G(3)) OR
92
             (P(6) AND P(5) AND P(4) AND P(3) AND G(2)) OR
93
             (P(6) AND P(5) AND P(4) AND P(3) AND P(2) AND G(1)) OR
94
             (P(6) AND P(5) AND P(4) AND P(3) AND P(2) AND P(1) AND G(0)) OR
95
             (P(6) AND P(5) AND P(4) AND P(3) AND P(2) AND P(1) AND P(0) AND Cin);
96
97
        Cout \leq G(7) OR
             (P(7) AND G(6)) OR
99
             (P(7) AND P(6) AND G(5)) OR
100
             (P(7) \text{ AND } P(6) \text{ AND } P(5) \text{ AND } G(4)) \text{ OR}
101
             (P(7) AND P(6) AND P(5) AND P(4) AND G(3)) OR
102
             (P(7) AND P(6) AND P(5) AND P(4) AND P(3) AND G(2)) OR
103
             (P(7) AND P(6) AND P(5) AND P(4) AND P(3) AND P(2) AND G(1)) OR
104
             (P(7) AND P(6) AND P(5) AND P(4) AND P(3) AND P(2) AND P(1) AND G(0)) OR
105
             (P(7) AND P(6) AND P(5) AND P(4) AND P(3) AND P(2) AND P(1) AND P(0) AND Cin);
106
107
    end Behavioral;
108
109
          ANEXA 2 - Booth Multiplier
    -- Company:
    -- Engineer:
    -- Create Date: 28.11.2023 14:43:03
    -- Design Name:
    -- Module Name: BoothMultiplier - Behavioral
    -- Project Name:
    -- Target Devices:
    -- Tool Versions:
    -- Description:
11
12
    -- Dependencies:
13
14
    -- Revision:
15
    -- Revision 0.01 - File Created
    -- Additional Comments:
20
```

(P(5) AND P(4) AND P(3) AND P(2) AND G(1)) OR

85

21

```
library IEEE;
22
   use IEEE.STD_LOGIC_1164.ALL;
23
24
   -- Uncomment the following library declaration if using
25
   -- arithmetic functions with Signed or Unsigned values
   --use IEEE.NUMERIC_STD.ALL;
   -- Uncomment the following library declaration if instantiating
29
   -- any Xilinx leaf cells in this code.
30
   --library UNISIM;
31
   --use UNISIM.VComponents.all;
32
33
34
   entity BoothMultiplier is
35
       Port ( clk : in STD_LOGIC;
36
               rst : in STD_LOGIC;
37
               START : in STD_LOGIC;
38
               X : in STD_LOGIC_VECTOR (7 downto 0);
39
               Y : in STD_LOGIC_VECTOR (7 downto 0);
40
               A : out STD_LOGIC_VECTOR (7 downto 0);
41
               Q : out STD_LOGIC_VECTOR (7 downto 0);
42
               STOP : out STD_LOGIC;
               ProductReady : out STD_LOGIC);
   end BoothMultiplier;
45
46
   architecture Behavioral of BoothMultiplier is
47
   signal QOQm1: std_logic_vector(1 downto 0);
48
   signal LoadB: std_logic;
49
   signal SubB: std_logic;
50
   signal RstA: std_logic;
51
   signal LoadA: std_logic;
   signal ShrAQ: std_logic;
   signal LoadQ: std_logic;
54
   signal RstQm1: std_logic;
55
   signal B: std_logic_vector(7 downto 0);
56
   signal B_complemented: std_logic_vector(7 downto 0);
57
   signal AdderResult: std_logic_vector(7 downto 0);
58
   signal Cout: std_logic;
59
   signal QQ: std_logic_vector(7 downto 0);
   signal Q_final: std_logic_vector(7 downto 0);
61
   signal Q_late: std_logic;
62
   signal ProductReadyInternal: STD_LOGIC := '0';
63
   signal Stop_internal: STD_LOGIC;
64
   signal NewSetStarted: STD_LOGIC := '0';
65
66
   component BoothUC
67
       port( clk : in STD_LOGIC;
68
               rst : in STD_LOGIC;
69
```

```
START : in STD_LOGIC;
70
                QOQm1 : in STD_LOGIC_VECTOR (1 downto 0);
71
                LoadB : out STD_LOGIC;
72
                SubB : out STD_LOGIC;
73
                RstA : out STD_LOGIC;
                LoadA : out STD_LOGIC;
                ShrAQ : out STD_LOGIC;
76
                LoadQ : out STD_LOGIC;
77
                RstQm1 : out STD_LOGIC;
78
                STOP : out STD_LOGIC);
79
    end component;
80
81
    component FDN
82
        port(
                Clk : in STD_LOGIC;
                D : in STD_LOGIC_VECTOR (7 downto 0);
84
                Rst : in STD_LOGIC;
85
                CE : in STD_LOGIC;
86
                Q : out STD_LOGIC_VECTOR (7 downto 0));
87
    end component;
88
89
    component TwosComplement
90
        port( Enable : in STD_LOGIC;
               Input : in STD_LOGIC_VECTOR (7 downto 0);
92
               Output : out STD_LOGIC_VECTOR (7 downto 0));
93
    end component;
94
95
    component CarryLookAheadAdder
96
        port(A: in STD_LOGIC_VECTOR (7 downto 0);
97
              B : in STD_LOGIC_VECTOR (7 downto 0);
98
              Cin : in STD_LOGIC;
99
              S : out STD_LOGIC_VECTOR (7 downto 0);
              Cout : out STD_LOGIC);
101
102
    end component;
103
    component RightShifter
104
        port ( Clk : in STD_LOGIC;
105
                D : in STD_LOGIC_VECTOR (7 downto 0);
106
                SIGN : in STD_LOGIC;
107
                Rst : in STD_LOGIC;
108
                Load : in STD_LOGIC;
109
                CE : in STD_LOGIC;
110
                Q : out STD_LOGIC_VECTOR (7 downto 0));
111
    end component;
112
113
    component FD
114
        port ( Clk : in STD_LOGIC;
115
                Rst : in STD_LOGIC;
116
                CE : in STD_LOGIC;
117
```

```
D : in STD_LOGIC;
118
                Q : out STD_LOGIC);
119
    end component;
120
121
    begin
122
    BOOTH_UC: BoothUC port map(clk, rst, START, QOQm1, LoadB, SubB, RstA,
123
            LoadA, ShrAQ, LoadQ, RstQm1, STOP_internal);
    BOOTH_FDN: FDN port map(clk, X, rst, LoadB, B);
125
    COMPLEMENT: TwosComplement port map(SubB, B, B_Complemented);
126
    ADDER: CarryLookAheadAdder port map(QQ, B_complemented, SubB, AdderResult, Cout);
127
    SHIFT_RIGHT_A: RightShifter port map(clk, AdderResult, QQ(7), RstA, LoadA, ShrAQ, QQ);
128
    SHIFT_RIGHT_Q: RightShifter port map(clk, Y, QQ(0), rst, LoadQ, shrAQ, Q_final);
129
    BOOTH_FD: FD port map(clk, RstQm1, shrAQ, Q_final(0), Q_late);
130
131
    QOQm1(1) <= Q_final(0);
    QOQm1(0) <= Q_late;</pre>
133
    A \leftarrow QQ;
134
    Q <= Q_final;
135
136
    end Behavioral;
137
    -- Company:
    -- Engineer:
    -- Create Date: 28.11.2023 17:59:20
    -- Design Name:
    -- Module Name: BoothUC - Behavioral
    -- Project Name:
    -- Target Devices:
    -- Tool Versions:
10
   -- Description:
    -- Dependencies:
13
    -- Revision:
15
    -- Revision 0.01 - File Created
16
    -- Additional Comments:
17
18
20
    library IEEE;
22
    use IEEE.STD_LOGIC_1164.ALL;
23
24
    -- Uncomment the following library declaration if using
25
    -- arithmetic functions with Signed or Unsigned values
26
    --use IEEE.NUMERIC_STD.ALL;
27
```

```
-- Uncomment the following library declaration if instantiating
29
   -- any Xilinx leaf cells in this code.
30
   --library UNISIM;
31
   --use UNISIM.VComponents.all;
   entity BoothUC is
        Port ( clk : in STD_LOGIC;
35
               rst : in STD_LOGIC;
36
               START : in STD_LOGIC;
37
               QOQm1 : in STD_LOGIC_VECTOR (1 downto 0);
38
               LoadB : out STD_LOGIC;
39
               SubB : out STD_LOGIC;
40
               RstA : out STD_LOGIC;
41
               LoadA : out STD_LOGIC;
42
               ShrAQ : out STD_LOGIC;
43
               LoadQ : out STD_LOGIC;
44
               RstQm1 : out STD_LOGIC;
45
               STOP : out STD_LOGIC);
46
   end BoothUC;
47
48
   architecture Behavioral of BoothUC is
49
    type state_type is (BEGIN_IT, INIT, VERIFY, ADD, SUBTRACT,
                     SHIFT, DECREMENT_C, VERIFY_C, FINISH);
51
    signal state: state_type;
52
    signal C: natural := 0;
53
   begin
54
        process(state, clk, rst)
55
        begin
56
            if rst = '1' then
                 state <= BEGIN_IT;</pre>
58
            elsif rising_edge(clk) then
                 case state is
60
                     when BEGIN_IT => if START = '1' then
61
                                           state <= INIT;</pre>
62
                                        end if;
63
                     when INIT => C <= 8;
64
                                    state <= VERIFY;</pre>
65
                     when VERIFY => if QOQm1 = "01" then
66
                                           state <= ADD;</pre>
67
                                      elsif QOQm1 = "10" then
68
                                            state <= SUBTRACT;</pre>
69
                                      else
70
                                            state <= SHIFT;</pre>
71
                                      end if:
72
                     when ADD => state <= SHIFT;
73
                     when SUBTRACT => state <= SHIFT;
74
                     when SHIFT => state <= DECREMENT_C;
75
                     when DECREMENT_C => C <= C - 1;
76
```

```
state <= VERIFY_C;</pre>
77
                     when VERIFY_C => if C = 0 then
78
                                             state <= FINISH;</pre>
79
                                       else
80
                                               state <= VERIFY;</pre>
                                       end if:
82
                     when FINISH => state <= FINISH;
83
                  end case;
84
              end if;
85
    end process;
86
87
    process(state)
88
    begin
89
        case state is
90
            when BEGIN_IT => LoadB <= '0'; SubB <= '0'; RstA <= '0'; LoadA <= '0';
91
                     ShrAQ <= '0'; LoadQ <= '0'; RstQm1 <= '0'; STOP <= '0';
92
            when INIT => LoadB <= '1'; SubB <= '0'; RstA <= '1'; LoadA <= '0';
93
                     ShrAQ <= '0'; LoadQ <= '1'; RstQm1 <= '1'; STOP <= '0';
94
            when VERIFY => LoadB <= '0'; SubB <= '0'; RstA <= '0'; LoadA <= '0';
95
                     ShrAQ <= '0'; LoadQ <= '0'; RstQm1 <= '0'; STOP <= '0';
96
            when ADD => LoadB <= '0'; SubB <= '0'; RstA <= '0'; LoadA <= '1';
97
                     ShrAQ <= '0'; LoadQ <= '0'; RstQm1 <= '0'; STOP <= '0';
            when SUBTRACT => LoadB <= '0'; SubB <= '1'; RstA <= '0'; LoadA <= '1';
99
                     ShrAQ <= '0'; LoadQ <= '0'; RstQm1 <= '0'; STOP <= '0';
100
            when SHIFT => LoadB <= '0'; SubB <= '0'; RstA <= '0'; LoadA <= '0';
101
                     ShrAQ <= '1'; LoadQ <= '0'; RstQm1 <= '0'; STOP <= '0';
102
            when DECREMENT_C => LoadB <= '0'; SubB <= '0'; RstA <= '0'; LoadA <= '0';
103
                     ShrAQ <= '0'; LoadQ <= '0'; RstQm1 <= '0'; STOP <= '0';
104
            when VERIFY_C => LoadB <= '0'; SubB <= '0'; RstA <= '0'; LoadA <= '0';
105
                     ShrAQ <= '0'; LoadQ <= '0'; RstQm1 <= '0'; STOP <= '0';
106
            when FINISH => LoadB <= '0'; SubB <= '0'; RstA <= '0'; LoadA <= '0';
107
                     ShrAQ <= '0'; LoadQ <= '0'; RstQm1 <= '0'; STOP <= '1';
108
109
        end case;
    end process;
110
111
    end Behavioral;
112
    -- Company:
 2
    -- Engineer:
    -- Create Date: 28.11.2023 19:04:43
    -- Design Name:
    -- Module Name: FDN - Behavioral
    -- Project Name:
    -- Target Devices:
 9
    -- Tool Versions:
   -- Description:
12
```

```
-- Dependencies:
14
   -- Revision:
15
   -- Revision 0.01 - File Created
   -- Additional Comments:
20
21
   library IEEE;
22
   use IEEE.STD_LOGIC_1164.ALL;
23
24
   -- Uncomment the following library declaration if using
25
   -- arithmetic functions with Signed or Unsigned values
26
   --use IEEE.NUMERIC_STD.ALL;
28
   -- Uncomment the following library declaration if instantiating
29
   -- any Xilinx leaf cells in this code.
30
   --library UNISIM;
31
   --use UNISIM.VComponents.all;
32
33
   entity FDN is
       Port ( Clk : in STD_LOGIC;
35
               D : in STD_LOGIC_VECTOR (7 downto 0);
36
               Rst : in STD_LOGIC;
37
               CE : in STD_LOGIC;
38
               Q : out STD_LOGIC_VECTOR (7 downto 0));
39
   end FDN;
40
41
   architecture Behavioral of FDN is
42
   signal QQ: std_logic_vector(7 downto 0) := "000000000";
   begin
45
   process(Clk, Rst, CE)
46
   begin
47
       if rising_edge(Clk) then
48
            if (Rst = '1') then
49
                QQ <= "00000000";
50
            elsif (CE = '1') then
51
                QQ \ll D;
52
            else
53
                QQ <= QQ;
54
            end if;
55
        end if;
56
   end process;
57
   Q <= QQ;
58
   end Behavioral;
```

```
-- Company:
   -- Engineer:
   -- Create Date: 28.11.2023 19:18:54
   -- Design Name:
   -- Module Name: TwosComplement - Behavioral
   -- Project Name:
   -- Target Devices:
   -- Tool Versions:
   -- Description:
11
12
   -- Dependencies:
   -- Revision:
15
   -- Revision 0.01 - File Created
16
   -- Additional Comments:
17
18
19
20
21
   library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
24
   -- Uncomment the following library declaration if using
25
   -- arithmetic functions with Signed or Unsigned values
26
   --use IEEE.NUMERIC_STD.ALL;
27
28
   -- Uncomment the following library declaration if instantiating
29
   -- any Xilinx leaf cells in this code.
30
   --library UNISIM;
   --use UNISIM.VComponents.all;
33
   entity TwosComplement is
34
       Port ( Enable : in STD_LOGIC;
35
               Input : in STD_LOGIC_VECTOR (7 downto 0);
36
               Output : out STD_LOGIC_VECTOR (7 downto 0));
37
   end TwosComplement;
38
39
   architecture Behavioral of TwosComplement is
40
   begin
41
42
   XOR_UNITS: for i in 0 to 7 generate
43
       Output(i) <= Enable XOR Input(i);</pre>
44
   end generate;
45
46
   end Behavioral;
```

```
-- Company:
   -- Engineer:
   -- Create Date: 28.11.2023 19:37:31
   -- Design Name:
   -- Module Name: RightShifter - Behavioral
   -- Project Name:
   -- Target Devices:
   -- Tool Versions:
   -- Description:
12
   -- Dependencies:
   -- Revision:
15
   -- Revision 0.01 - File Created
16
   -- Additional Comments:
17
19
20
21
   library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
24
   -- Uncomment the following library declaration if using
25
   -- arithmetic functions with Signed or Unsigned values
26
   --use IEEE.NUMERIC_STD.ALL;
27
28
   -- Uncomment the following library declaration if instantiating
29
   -- any Xilinx leaf cells in this code.
30
   --library UNISIM;
   --use UNISIM.VComponents.all;
33
   entity RightShifter is
34
       Port ( Clk : in STD_LOGIC;
35
               D : in STD_LOGIC_VECTOR (7 downto 0);
36
               SIGN : in STD_LOGIC;
37
               Rst : in STD_LOGIC;
38
               Load : in STD_LOGIC;
39
               CE : in STD_LOGIC;
40
               Q : out STD_LOGIC_VECTOR (7 downto 0));
41
   end RightShifter;
42
43
   architecture Behavioral of RightShifter is
44
       signal output: std_logic_vector(7 downto 0) := "000000000";
45
   begin
46
       process(Clk, Rst, CE)
47
       begin
```

```
if rising_edge(Clk) then
49
                 if (Rst = '1') then
50
                      output <= "00000000";</pre>
51
                 else if (Load = '1') then
                      output <= D;</pre>
                 else if (CE = '1') then
54
                      output <= SIGN & output(7 downto 1);</pre>
55
                 else
56
                      output <= output;</pre>
57
                 end if;
58
                 end if;
59
                 end if;
60
             end if;
61
        end process;
62
63
   Q <= output;
64
   end Behavioral;
65
   library IEEE;
1
   use IEEE.STD_LOGIC_1164.ALL;
2
   use IEEE.STD_LOGIC_ARITH.ALL;
   use IEEE.STD_LOGIC_UNSIGNED.ALL;
4
5
   entity FD is
6
        Port ( Clk : in STD_LOGIC;
7
                Rst: in STD_LOGIC;
8
                CE : in STD_LOGIC;
9
                D : in STD_LOGIC;
10
                Q : out STD_LOGIC);
11
   end FD;
12
   architecture Behavioral of FD is
   begin
15
    process(Clk)
16
       begin
17
       if(rising_edge(clk)) then
18
         if (Rst='1') then
19
           Q <= 'O';
20
         elsif (CE='1') then
^{21}
           Q \ll D;
22
         end if;
       end if;
24
25
     end process;
26
   end Behavioral;
27
```

7.3 ANEXA 3 - Restoring Division

```
-- Company:
   -- Engineer:
   -- Create Date: 30.11.2023 22:31:52
   -- Design Name:
   -- Module Name: RestoringDivision - Behavioral
   -- Project Name:
   -- Target Devices:
   -- Tool Versions:
   -- Description:
   -- Dependencies:
13
   -- Revision:
15
   -- Revision 0.01 - File Created
16
   -- Additional Comments:
   library IEEE;
22
   use IEEE.STD_LOGIC_1164.ALL;
23
   use IEEE.STD_LOGIC_UNSIGNED.ALL;
24
   use IEEE.NUMERIC_STD.ALL;
25
26
27
   -- Uncomment the following library declaration if using
   -- arithmetic functions with Signed or Unsigned values
   --use IEEE.NUMERIC_STD.ALL;
30
31
   -- Uncomment the following library declaration if instantiating
32
   -- any Xilinx leaf cells in this code.
33
   --library UNISIM;
34
   --use UNISIM.VComponents.all;
35
   entity RestoringDivision is
       Port(
38
       rst : in STD_LOGIC;
39
       X : in STD_LOGIC_VECTOR(7 downto 0);
40
       Y : in STD_LOGIC_VECTOR(7 downto 0);
41
       A : out STD_LOGIC_VECTOR(7 downto 0);
42
       Q_out : out STD_LOGIC_VECTOR(7 downto 0);
43
       clk : in STD_LOGIC
44
       );
   end RestoringDivision;
46
47
```

```
architecture Behavioral of RestoringDivision is
48
       type state_type is (INIT, LEFT_SHIFT_PRIME, SUBTRACT_B,
49
            LEFT_SHIFT, ADD_B, SPLIT_AQ, ASSIGN_QO, SUBTRACT_C, VERIFY_C, FINISH);
50
       signal state: state_type := INIT;
51
       signal next_state: state_type := LEFT_SHIFT;
       signal AQ: std_logic_vector(15 downto 0);
       signal A_temp: std_logic_vector(7 downto 0);
       signal Q_temp: std_logic_vector(7 downto 0);
55
       signal C: natural := 0;
56
       signal Cout_Sum: std_logic;
57
       signal Cout_Diff: std_logic;
       signal Sum: std_logic_vector(7 downto 0);
59
       signal Diff: std_logic_vector(7 downto 0);
       signal Y_Complemented: std_logic_vector(7 downto 0);
61
       signal SubB: std_logic;
62
63
       component CarryLookAheadAdder
64
            port(A: in STD_LOGIC_VECTOR(7 downto 0);
65
                 B : in STD_LOGIC_VECTOR(7 downto 0);
66
                 Cin : in STD_LOGIC;
67
                 S : out STD_LOGIC_VECTOR(7 downto 0);
68
                 Cout : out STD_LOGIC
       );
70
       end component;
71
72
       component TwosComplement
73
            port( Enable : in STD_LOGIC;
74
                  Input : in STD_LOGIC_VECTOR (7 downto 0);
75
                  Output : out STD_LOGIC_VECTOR (7 downto 0));
76
       end component;
77
80
   COMPLEMENT: TwosComplement port map('1', Y, Y_Complemented);
81
   ADDER: CarryLookAheadAdder port map(
82
    A \Rightarrow A_{temp}
83
    B \Rightarrow Y,
84
    Cin => '0',
85
    S => Sum,
86
    Cout => Cout_Sum);
   SUBTRACTOR: CarryLookAheadAdder port map(
88
     A => A_{temp}
89
     B => Y_Complemented,
90
     Cin => '1',
91
     S => Diff,
92
     Cout => Cout_Diff);
93
95
```

```
process(clk, rst, state)
96
    begin
97
         if (rst = '1') then
98
              state <= INIT;</pre>
99
         elsif rising_edge(clk) then
100
              case state is
                   when INIT =>
102
                        C <= 8;
103
                        A_temp <= "00000000";
104
                        AQ \ll "00000000" \& X;
105
                        Q_temp <= X;
106
                        state <= LEFT_SHIFT;</pre>
107
108
                    when LEFT_SHIFT =>
109
                        AQ <= A_temp & Q_temp;
110
                        state <= LEFT_SHIFT_PRIME;</pre>
111
112
                    when LEFT_SHIFT_PRIME =>
113
                        AQ \leftarrow AQ(14 \text{ downto } 0) \& '0';
114
                        state <= SPLIT_AQ;</pre>
115
116
                    when SPLIT_AQ =>
117
                        A_temp <= AQ(15 downto 8);
118
                        Q_temp <= AQ(7 downto 0);
119
                        state <= SUBTRACT_B;</pre>
120
121
                    when SUBTRACT_B =>
122
                        A_temp <= Diff;
123
                        state <= ASSIGN_Q0;</pre>
124
125
                    when ASSIGN_QO =>
126
                        if (A_{temp}(7) = '1') then
127
                             Q_temp(0) <= '0';
128
                             state <= ADD_B;</pre>
129
                         else
130
                             Q_temp(0) <= '1';
131
                             state <= SUBTRACT_C;</pre>
132
                         end if;
133
134
                    when ADD_B =>
135
                        A_temp <= Sum;
136
                        state <= SUBTRACT_C;</pre>
137
138
                    when SUBTRACT_C =>
139
                        C <= C - 1;
140
                        state <= VERIFY_C;</pre>
141
142
                    when VERIFY_C =>
143
```

```
if C = 0 then
144
                           state <= FINISH;</pre>
145
                       else
146
                           state <= LEFT_SHIFT;</pre>
147
                       end if;
148
149
                   when FINISH =>
150
                       Q_out <= Q_temp;
151
                       A <= A_temp;
152
             end case;
153
         end if;
154
    end process;
155
156
   end Behavioral;
157
```